JPH0832237A - 多層配線セラミック基板およびビアフィル形成方法 - Google Patents
多層配線セラミック基板およびビアフィル形成方法Info
- Publication number
- JPH0832237A JPH0832237A JP16845294A JP16845294A JPH0832237A JP H0832237 A JPH0832237 A JP H0832237A JP 16845294 A JP16845294 A JP 16845294A JP 16845294 A JP16845294 A JP 16845294A JP H0832237 A JPH0832237 A JP H0832237A
- Authority
- JP
- Japan
- Prior art keywords
- via fill
- insulator
- signal line
- conductor layer
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】多層配線セラミック基板の製造において、電気
メッキを使用しビアフィルを形成することにより、層間
接続部におけるセパレーションの発生を防ぎ上層導体層
との間の接続信頼性の向上を図る。 【構成】セラミック基板１上に信号線導体層２ａを形成
し、セラミック基板１および信号線導体層２ａの上に無
機絶縁ペーストを使用して印刷，乾燥を行い絶縁体を形
成し、露光，現像を行ってスルーホールを形成する。そ
の後約９００°Ｃの炉において絶縁体を約１時間程焼成
し、焼結絶縁体５ａを形成し同時にスルーホール６を得
る。そして、スルーホール６に電気メッキを使用しメッ
キビアフィル３ａを形成する。
メッキを使用しビアフィルを形成することにより、層間
接続部におけるセパレーションの発生を防ぎ上層導体層
との間の接続信頼性の向上を図る。 【構成】セラミック基板１上に信号線導体層２ａを形成
し、セラミック基板１および信号線導体層２ａの上に無
機絶縁ペーストを使用して印刷，乾燥を行い絶縁体を形
成し、露光，現像を行ってスルーホールを形成する。そ
の後約９００°Ｃの炉において絶縁体を約１時間程焼成
し、焼結絶縁体５ａを形成し同時にスルーホール６を得
る。そして、スルーホール６に電気メッキを使用しメッ
キビアフィル３ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線セラミック基
板およびその製造方法に関し、特に、無機系の厚膜材料
の層間接続部の構造の改良による多層配線セラミック基
板およびビアフィル形成方法に関する。
板およびその製造方法に関し、特に、無機系の厚膜材料
の層間接続部の構造の改良による多層配線セラミック基
板およびビアフィル形成方法に関する。
【０００２】
【従来の技術】従来のビアフィル形成は、無機系の厚膜
材料を使用しフォトリソグラフィ技術を使用し、コファ
イヤー方法または厚膜印刷方法により行われている。
材料を使用しフォトリソグラフィ技術を使用し、コファ
イヤー方法または厚膜印刷方法により行われている。
【０００３】従来の多層配線セラミック基板およびその
ビアフィル形成方法について図面を参照して説明する。
ビアフィル形成方法について図面を参照して説明する。
【０００４】まず、コファイヤ−方法の例について説明
する。
する。
【０００５】図３は従来例のコファイヤ−方法によるビ
アフィル形成方法を用いて製造された多層配線セラミッ
ク基板の断面模式図、図４は図３の一部を拡大して示す
断面模式図、図５は従来例の多層配線セラミック基板の
コファイヤ−方法によるビアフィル形成方法を示す断面
模式図である。
アフィル形成方法を用いて製造された多層配線セラミッ
ク基板の断面模式図、図４は図３の一部を拡大して示す
断面模式図、図５は従来例の多層配線セラミック基板の
コファイヤ−方法によるビアフィル形成方法を示す断面
模式図である。
【０００６】図５（ａ）に示すように、まずセラミック
基板１上に信号線導体層２ａを形成する。図５（ｂ）に
示すように、信号線導体層２ａが形成されたセラミック
基板１上に無機絶縁材料の絶縁体を形成し、その後通常
の露光，現象を行いスルーホールを形成する。その後こ
のスルーホールにＡｕまたはＣｕの無機導体ペーストを
コンタクト印刷により埋め込み、無機ビアフィルを形成
する。その後コファイヤ−方法により、約９００°Ｃの
焼成炉にて約１時間焼成し、前記絶縁体および前記無機
ビアフィルを焼結し、焼結絶縁体５ａおよび無機焼結ビ
アフィル９ａを形成する。そして、その無機焼結ビアフ
ィル９ａの上に信号線導体層２ｂ（図３）を形成し、上
記と同じ工程を繰り返し、焼結絶縁体５ｂおよび無機焼
結ビアフィル９ｂを形成し、上層の無機焼結ビアフィル
９ｂの上にリードパッド４を形成する。
基板１上に信号線導体層２ａを形成する。図５（ｂ）に
示すように、信号線導体層２ａが形成されたセラミック
基板１上に無機絶縁材料の絶縁体を形成し、その後通常
の露光，現象を行いスルーホールを形成する。その後こ
のスルーホールにＡｕまたはＣｕの無機導体ペーストを
コンタクト印刷により埋め込み、無機ビアフィルを形成
する。その後コファイヤ−方法により、約９００°Ｃの
焼成炉にて約１時間焼成し、前記絶縁体および前記無機
ビアフィルを焼結し、焼結絶縁体５ａおよび無機焼結ビ
アフィル９ａを形成する。そして、その無機焼結ビアフ
ィル９ａの上に信号線導体層２ｂ（図３）を形成し、上
記と同じ工程を繰り返し、焼結絶縁体５ｂおよび無機焼
結ビアフィル９ｂを形成し、上層の無機焼結ビアフィル
９ｂの上にリードパッド４を形成する。
【０００７】しかし、この焼成を行うことにより、無機
絶縁材料に、その特性である収縮が反応し、なおかつ絶
縁体と無機ビアフィルの同時焼成であるため、図５
（ｃ）に示すようなセパレ−ション１１が発生すること
がある。セパレ−ション１１は、図３の信号線導体層２
ａおよび２ｂの間の絶縁層の膜厚の規定、例えば、６０
μｍを満足させるために１５μｍの積層を４回繰り返し
ても改善されず、そのまま信号線導体層２ｂを形成する
と、図４に示すように、接続不良部１０が発生し不良に
なることがある。
絶縁材料に、その特性である収縮が反応し、なおかつ絶
縁体と無機ビアフィルの同時焼成であるため、図５
（ｃ）に示すようなセパレ−ション１１が発生すること
がある。セパレ−ション１１は、図３の信号線導体層２
ａおよび２ｂの間の絶縁層の膜厚の規定、例えば、６０
μｍを満足させるために１５μｍの積層を４回繰り返し
ても改善されず、そのまま信号線導体層２ｂを形成する
と、図４に示すように、接続不良部１０が発生し不良に
なることがある。
【０００８】次に、厚膜印刷方法の例について説明す
る。
る。
【０００９】図６は従来例の厚膜印刷方法によるビアフ
ィル形成方法を用いて製造された多層配線セラミック基
板の断面模式図である。
ィル形成方法を用いて製造された多層配線セラミック基
板の断面模式図である。
【００１０】まず、上述したように信号線導体層２ａが
形成されたセラミック基板１上に無機絶縁材料の絶縁体
を形成し、その後通常の露光，現象を行いスルーホール
を形成し、その後前記絶縁体を焼結して焼結絶縁体５ａ
を形成する。その後スルーホールのパターンが形成され
たメッシュスクリーン１２を厚膜印刷装置のスクリーン
ホルダーにセットし、また、スルーホールのある焼結絶
縁体５ａが形成されているセラミック基板１を厚膜印刷
装置の基板ホルダーにセットする。そして、厚膜印刷装
置によりスクリーンホルダーと基板ホルダーとが一定の
間隔にセットされることによりメッシュスクリーン１２
とセラミック基板１上の焼結絶縁体５ａとに一定の間隔
が保たれる。その後メッシュスクリーン１２に圧力を加
えてパターン開口部１３より焼結絶縁体５ａのスルーホ
ールに、ＡｕまたはＣｕの無機導体ペーストを吐出させ
てビアフィル１４を形成する。この場合、例えば、６０
μｍの膜厚の絶縁層にビアフィルを形成しようとしてパ
ターン開口部１３よりスルーホールに無機導体ペースト
を吐出させると、無機導体ペーストが焼結絶縁体５ａと
メッシュスクリーン１２との間に滲みでて、無機導体ペ
ーストによるビアフィル１４の厚さが、例えば、８０μ
ｍぐらいになってしまったり、無機導体ペーストが横に
はみ出して、隣接するビアフィル１４に接近してしまう
ことがある。
形成されたセラミック基板１上に無機絶縁材料の絶縁体
を形成し、その後通常の露光，現象を行いスルーホール
を形成し、その後前記絶縁体を焼結して焼結絶縁体５ａ
を形成する。その後スルーホールのパターンが形成され
たメッシュスクリーン１２を厚膜印刷装置のスクリーン
ホルダーにセットし、また、スルーホールのある焼結絶
縁体５ａが形成されているセラミック基板１を厚膜印刷
装置の基板ホルダーにセットする。そして、厚膜印刷装
置によりスクリーンホルダーと基板ホルダーとが一定の
間隔にセットされることによりメッシュスクリーン１２
とセラミック基板１上の焼結絶縁体５ａとに一定の間隔
が保たれる。その後メッシュスクリーン１２に圧力を加
えてパターン開口部１３より焼結絶縁体５ａのスルーホ
ールに、ＡｕまたはＣｕの無機導体ペーストを吐出させ
てビアフィル１４を形成する。この場合、例えば、６０
μｍの膜厚の絶縁層にビアフィルを形成しようとしてパ
ターン開口部１３よりスルーホールに無機導体ペースト
を吐出させると、無機導体ペーストが焼結絶縁体５ａと
メッシュスクリーン１２との間に滲みでて、無機導体ペ
ーストによるビアフィル１４の厚さが、例えば、８０μ
ｍぐらいになってしまったり、無機導体ペーストが横に
はみ出して、隣接するビアフィル１４に接近してしまう
ことがある。
【００１１】
【発明が解決しようとする課題】上述した従来の多層配
線セラミック基板の製造方法におけるビアフィル形成方
法は、絶縁体とビアフィルとを常にコファイヤー方法に
より形成しているため絶縁体とビアフィルとの間にセパ
レーションが生じ、上層の積層を実施しても、絶縁体と
ビアフィルとの間のセパレーションは改善されず、上層
パターン、例えば、信号線との接続性において信頼性が
低下するという欠点がある。
線セラミック基板の製造方法におけるビアフィル形成方
法は、絶縁体とビアフィルとを常にコファイヤー方法に
より形成しているため絶縁体とビアフィルとの間にセパ
レーションが生じ、上層の積層を実施しても、絶縁体と
ビアフィルとの間のセパレーションは改善されず、上層
パターン、例えば、信号線との接続性において信頼性が
低下するという欠点がある。
【００１２】また、厚膜印刷方法によりビアフィルを形
成する場合においては、セパレーションは生じないが、
高密度配線、例えば、スルーホールのピッチが１５０μ
ｍ以下の多層化には、ビアフィルの膜厚制御が困難にな
り無機導体ペーストによる凹凸ができてしまうため、信
号線導体層やリードパッドの平坦化が図れず、また、隣
接するビアフィルとの間にショート等の不良が発生する
という欠点がある。
成する場合においては、セパレーションは生じないが、
高密度配線、例えば、スルーホールのピッチが１５０μ
ｍ以下の多層化には、ビアフィルの膜厚制御が困難にな
り無機導体ペーストによる凹凸ができてしまうため、信
号線導体層やリードパッドの平坦化が図れず、また、隣
接するビアフィルとの間にショート等の不良が発生する
という欠点がある。
【００１３】
【課題を解決するための手段】本発明の目的は、絶縁体
形成完了後に絶縁体により形成されたスルーホール部に
収縮のない電気メッキを行うことにより、絶縁体とビア
フィルの間のセパレーションの発生を防ぎ、かつ、高密
度積層を可能にする多層配線セラミック基板およびビア
フィル形成方法を提供することにある。
形成完了後に絶縁体により形成されたスルーホール部に
収縮のない電気メッキを行うことにより、絶縁体とビア
フィルの間のセパレーションの発生を防ぎ、かつ、高密
度積層を可能にする多層配線セラミック基板およびビア
フィル形成方法を提供することにある。
【００１４】そのため、本発明の多層配線セラミック基
板は、セラミック基板と、セラミック基板上に形成され
た第一の信号線導体層と、セラミック基板および第一の
信号線導体層上に形成され第一のスルーホールが設けら
れた第一の焼結絶縁体と、導体金属による電気メッキに
より第一のスルーホールを充填するように形成され第一
の信号線導体層と接続された第一のメッキビアフィル
と、第一の焼結絶縁体の表面に第一のメッキビアフィル
と接続して形成された第二の信号線導体層と、第一の焼
結絶縁体および第二の信号線導体層上に形成され第二の
スルーホールが設けられた第二の焼結絶縁体と、導体金
属による電気メッキにより第二のスルーホールを充填す
るように形成され第二の信号線導体層と接続された第二
のメッキビアフィルと、第二の焼結絶縁体の表面に第二
のメッキビアフィルと接続して形成された第三の信号線
導体層とを有することを特徴としている。
板は、セラミック基板と、セラミック基板上に形成され
た第一の信号線導体層と、セラミック基板および第一の
信号線導体層上に形成され第一のスルーホールが設けら
れた第一の焼結絶縁体と、導体金属による電気メッキに
より第一のスルーホールを充填するように形成され第一
の信号線導体層と接続された第一のメッキビアフィル
と、第一の焼結絶縁体の表面に第一のメッキビアフィル
と接続して形成された第二の信号線導体層と、第一の焼
結絶縁体および第二の信号線導体層上に形成され第二の
スルーホールが設けられた第二の焼結絶縁体と、導体金
属による電気メッキにより第二のスルーホールを充填す
るように形成され第二の信号線導体層と接続された第二
のメッキビアフィルと、第二の焼結絶縁体の表面に第二
のメッキビアフィルと接続して形成された第三の信号線
導体層とを有することを特徴としている。
【００１５】本発明の多層配線セラミック基板のビアフ
ィル形成方法は、絶縁体に形成されたスルーホールに電
気メッキを使用しビアフィルを形成することを特徴とし
ている。
ィル形成方法は、絶縁体に形成されたスルーホールに電
気メッキを使用しビアフィルを形成することを特徴とし
ている。
【００１６】本発明の多層配線セラミック基板のビアフ
ィル形成方法は、電気メッキをＡｕまたはＣｕで行って
もよい。
ィル形成方法は、電気メッキをＡｕまたはＣｕで行って
もよい。
【００１７】
【実施例】次に、本発明の実施例を図面を参照して説明
する。
する。
【００１８】図１は本発明の多層配線セラミック基板の
一実施例を示す断面模式図である。
一実施例を示す断面模式図である。
【００１９】図１は、セラミック基板１上に、２層の焼
結絶縁体５ａ，５ｂと、２層の信号線導体層２ａ，２ｂ
と、１層のリードパッド４が構成された場合の例を示
す。メッキビアフィル３ａ，３ｂは、焼結絶縁体５ａ，
５ｂに形成されたスルーホール全体を埋めるようにＡｕ
またはＣｕにより電気メッキを行うことにより得られる
もので、セパレーションのない層間接続部となる。ここ
で、信号線導体層の一つであるリードパッド４はＩＣな
どの外部部品と接続される。
結絶縁体５ａ，５ｂと、２層の信号線導体層２ａ，２ｂ
と、１層のリードパッド４が構成された場合の例を示
す。メッキビアフィル３ａ，３ｂは、焼結絶縁体５ａ，
５ｂに形成されたスルーホール全体を埋めるようにＡｕ
またはＣｕにより電気メッキを行うことにより得られる
もので、セパレーションのない層間接続部となる。ここ
で、信号線導体層の一つであるリードパッド４はＩＣな
どの外部部品と接続される。
【００２０】この実施例の多層配線セラミック基板を製
造するためのメッキビアフィル３ａ，３ｂの形成方法を
以下に工程順に説明する。
造するためのメッキビアフィル３ａ，３ｂの形成方法を
以下に工程順に説明する。
【００２１】図２は本発明のビアフィル形成方法の一実
施例を示す断面模式図である。
施例を示す断面模式図である。
【００２２】図２（ａ）に示すように、アルミナを材料
とする外形８０ｍｍ×８０ｍｍ、厚さ２ｍｍのセラミッ
ク基板１の上に、材料としてＡｕまたはＣｕを使用して
電気メッキを行うことにより線幅５０μｍ、厚さ１０μ
ｍの信号線導体層２ａを形成する。信号線導体層２ａの
形成は通常のフォトリソグラフィ技術を用いて行う。
とする外形８０ｍｍ×８０ｍｍ、厚さ２ｍｍのセラミッ
ク基板１の上に、材料としてＡｕまたはＣｕを使用して
電気メッキを行うことにより線幅５０μｍ、厚さ１０μ
ｍの信号線導体層２ａを形成する。信号線導体層２ａの
形成は通常のフォトリソグラフィ技術を用いて行う。
【００２３】次に、上記工程完了後、図２（ｂ）に示す
ように、感光性を有する無機絶縁ペーストを使用してス
クリーン印刷法により印刷，乾燥を行い絶縁体を形成
し、その後通常のフォトリソグラフィ技術によりスルー
ホールのパターンが形成されたマスクを使用して露光，
現像を行いスルーホールを形成する。その後約９００°
Ｃの炉において絶縁体を約１時間程焼成し、焼結絶縁体
５ａを形成し同時にスルーホール６を得る。この焼結絶
縁体５ａの膜厚は、１回当りで約１５μｍ形成されるた
め、絶縁層の膜厚が３０μｍを必要とする場合は、２回
繰り返し３０μｍを確保する。その後焼結絶縁体５ａに
ＰｄまたはＣｕによるスパッタ膜７ａを形成し、そのス
パッタ膜７ａ上をドライフィルム（図示せず）で覆い、
スルーホール６の形成時に使用したマスクと同一マスク
を使用して通常のフォトリソグラフィ技術によりスルー
ホール６と同一の位置にドライフィルムの開口部８を形
成する。
ように、感光性を有する無機絶縁ペーストを使用してス
クリーン印刷法により印刷，乾燥を行い絶縁体を形成
し、その後通常のフォトリソグラフィ技術によりスルー
ホールのパターンが形成されたマスクを使用して露光，
現像を行いスルーホールを形成する。その後約９００°
Ｃの炉において絶縁体を約１時間程焼成し、焼結絶縁体
５ａを形成し同時にスルーホール６を得る。この焼結絶
縁体５ａの膜厚は、１回当りで約１５μｍ形成されるた
め、絶縁層の膜厚が３０μｍを必要とする場合は、２回
繰り返し３０μｍを確保する。その後焼結絶縁体５ａに
ＰｄまたはＣｕによるスパッタ膜７ａを形成し、そのス
パッタ膜７ａ上をドライフィルム（図示せず）で覆い、
スルーホール６の形成時に使用したマスクと同一マスク
を使用して通常のフォトリソグラフィ技術によりスルー
ホール６と同一の位置にドライフィルムの開口部８を形
成する。
【００２４】次に、図２（ｃ）に示すように、ドライフ
ィルムの開口部８よりスルーホール６にＡｕまたはＣｕ
による電気メッキを行い、メッキビアフィル３ａを形成
する。このＡｕまたはＣｕメッキによるメッキビアフィ
ル３ａの膜厚は、本実施例での絶縁層の膜厚が３０μｍ
で形成されているため、３０μｍにするのが望ましいが
若干薄め、例えば、２５μｍの膜厚であっても問題はな
い。電気メッキを行った後に、スルーホール６内の焼結
絶縁体５ａとメッキビアフィル３の間以外に形成されて
いるスパッタ膜７ａをウエットエッチングにより除去す
る。
ィルムの開口部８よりスルーホール６にＡｕまたはＣｕ
による電気メッキを行い、メッキビアフィル３ａを形成
する。このＡｕまたはＣｕメッキによるメッキビアフィ
ル３ａの膜厚は、本実施例での絶縁層の膜厚が３０μｍ
で形成されているため、３０μｍにするのが望ましいが
若干薄め、例えば、２５μｍの膜厚であっても問題はな
い。電気メッキを行った後に、スルーホール６内の焼結
絶縁体５ａとメッキビアフィル３の間以外に形成されて
いるスパッタ膜７ａをウエットエッチングにより除去す
る。
【００２５】ここで、メッキビアフィル３ａがＣｕで、
信号線導体層２ｂがＡｕのように異なる材料の場合は、
図２（ｄ）に示すように、新たなスパッタ膜７ｂをＰｄ
またはＣｕで形成し、図２（ｅ）に示すように、信号線
導体層２ｂを形成したあと信号線導体層２ｂの下面にあ
るスパッタ膜７ｂ以外のスパッタ膜７ｂをウエットエッ
チングにより除去する。
信号線導体層２ｂがＡｕのように異なる材料の場合は、
図２（ｄ）に示すように、新たなスパッタ膜７ｂをＰｄ
またはＣｕで形成し、図２（ｅ）に示すように、信号線
導体層２ｂを形成したあと信号線導体層２ｂの下面にあ
るスパッタ膜７ｂ以外のスパッタ膜７ｂをウエットエッ
チングにより除去する。
【００２６】また、メッキビアフィル３ａがＣｕで、信
号線導体層２ｂがＣｕのように同一材料の場合には、図
２（ｆ）に示すように、メッキビアフィル３ａを形成し
た後の焼結絶縁体５ａの上にあるスパッタ膜７ａはその
まま使用し、そのスパッタ膜７ａとメッキビアフィル３
ａとの上に信号線導体層２ｂを形成し、その後、図２
（ｇ）に示すように、ウエットエッチングにより信号線
導体層２ｂの下面にあるスパッタ膜７ａ以外のスパッタ
膜７ａを除去してもよい。
号線導体層２ｂがＣｕのように同一材料の場合には、図
２（ｆ）に示すように、メッキビアフィル３ａを形成し
た後の焼結絶縁体５ａの上にあるスパッタ膜７ａはその
まま使用し、そのスパッタ膜７ａとメッキビアフィル３
ａとの上に信号線導体層２ｂを形成し、その後、図２
（ｇ）に示すように、ウエットエッチングにより信号線
導体層２ｂの下面にあるスパッタ膜７ａ以外のスパッタ
膜７ａを除去してもよい。
【００２７】後は図２（ａ）〜図２（ｄ）に示した１層
目の工程を繰り返すことにより２層目を形成する。
目の工程を繰り返すことにより２層目を形成する。
【００２８】このように、以上説明したメッキビアフィ
ル形成方法により製造されたメッキビアフィル３ａ，３
ｂと従来の技術で製造された無機焼結ビアフィル９ａ，
９ｂを比較しても判るように、焼結絶縁体５ａ，５ｂと
メッキビアフィル３ａ，３ｂの間のセパレーションの発
生を防ぎ接続信頼性の高い多層配線セラミック基板を安
定して製造することができる。
ル形成方法により製造されたメッキビアフィル３ａ，３
ｂと従来の技術で製造された無機焼結ビアフィル９ａ，
９ｂを比較しても判るように、焼結絶縁体５ａ，５ｂと
メッキビアフィル３ａ，３ｂの間のセパレーションの発
生を防ぎ接続信頼性の高い多層配線セラミック基板を安
定して製造することができる。
【００２９】
【発明の効果】以上説明したように、本発明の多層配線
セラミック基板およびビアフィル形成方法は、多層配線
セラミック基板の製造における層間接続部であるビアフ
ィル形成工程において、電気メッキを使用してビアフィ
ルの形成を行うことにより、セパレーションが無く信号
線導体層やリードパッドが平坦化され、接続信頼性が高
い高密度の多層配線セラミック基板およびその形成方法
を提供することができるという効果を奏する。
セラミック基板およびビアフィル形成方法は、多層配線
セラミック基板の製造における層間接続部であるビアフ
ィル形成工程において、電気メッキを使用してビアフィ
ルの形成を行うことにより、セパレーションが無く信号
線導体層やリードパッドが平坦化され、接続信頼性が高
い高密度の多層配線セラミック基板およびその形成方法
を提供することができるという効果を奏する。
【図１】本発明の多層配線セラミック基板の一実施例を
示す断面模式図である。
示す断面模式図である。
【図２】分図（ａ），（ｂ），（ｃ），（ｄ），
（ｅ），（ｆ），（ｇ）はそれぞれ本発明のビアフィル
形成方法の一実施例における各工程を示す断面模式図で
ある。
（ｅ），（ｆ），（ｇ）はそれぞれ本発明のビアフィル
形成方法の一実施例における各工程を示す断面模式図で
ある。
【図３】従来例のコファイヤ−方法によるビアフィル形
成方法を用いて製造された多層配線セラミック基板の断
面模式図である。
成方法を用いて製造された多層配線セラミック基板の断
面模式図である。
【図４】図３の一部を拡大して示す断面模式図である。
【図５】分図（ａ），（ｂ），（ｃ）はそれぞれ従来例
の多層配線セラミック基板のコファイヤ−方法によるビ
アフィル形成方法における各工程を示す断面模式図であ
る。
の多層配線セラミック基板のコファイヤ−方法によるビ
アフィル形成方法における各工程を示す断面模式図であ
る。
【図６】従来例の厚膜印刷方法によるビアフィル形成方
法を用いて製造された多層配線セラミック基板の断面模
式図である。
法を用いて製造された多層配線セラミック基板の断面模
式図である。
１ セラミック基板 ２ａ，２ｂ 信号線導体層 ３ａ，３ｂ メッキビアフィル ４ リードパッド ５ａ，５ｂ 焼結絶縁体 ６ スルーホール ７ａ，７ｂ スパッタ膜 ８ ドライフィルムの開口部
Claims (3)
- 【請求項１】 セラミック基板と、前記セラミック基板
上に形成された第一の信号線導体層と、前記セラミック
基板および前記第一の信号線導体層上に形成され第一の
スルーホールが設けられた第一の焼結絶縁体と、導体金
属による電気メッキにより前記第一のスルーホールを充
填するように形成され前記第一の信号線導体層と接続さ
れた第一のメッキビアフィルと、前記第一の焼結絶縁体
の表面に前記第一のメッキビアフィルと接続して形成さ
れた第二の信号線導体層と、前記第一の焼結絶縁体およ
び前記第二の信号線導体層上に形成され第二のスルーホ
ールが設けられた第二の焼結絶縁体と、導体金属による
電気メッキにより前記第二のスルーホールを充填するよ
うに形成され前記第二の信号線導体層と接続された第二
のメッキビアフィルと、前記第二の焼結絶縁体の表面に
前記第二のメッキビアフィルと接続して形成された第三
の信号線導体層とを有することを特徴とする多層配線セ
ラミック基板。 - 【請求項２】 絶縁体に形成されたスルーホールに電気
メッキを使用しビアフィルを形成することを特徴とする
ビアフィル形成方法。 - 【請求項３】 前記電気メッキをＡｕまたはＣｕで行う
ことを特徴とする請求項２記載のビアフィル形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16845294A JPH0832237A (ja) | 1994-07-20 | 1994-07-20 | 多層配線セラミック基板およびビアフィル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16845294A JPH0832237A (ja) | 1994-07-20 | 1994-07-20 | 多層配線セラミック基板およびビアフィル形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832237A true JPH0832237A (ja) | 1996-02-02 |
Family
ID=15868377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16845294A Pending JPH0832237A (ja) | 1994-07-20 | 1994-07-20 | 多層配線セラミック基板およびビアフィル形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832237A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327224A (ja) * | 1992-05-22 | 1993-12-10 | Dainippon Printing Co Ltd | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 |
-
1994
- 1994-07-20 JP JP16845294A patent/JPH0832237A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327224A (ja) * | 1992-05-22 | 1993-12-10 | Dainippon Printing Co Ltd | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736521A (en) | Process for manufacturing a ceramic multi-layer substrate | |
| JP2001320171A (ja) | 多層配線基板及び半導体装置 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| KR20010072143A (ko) | 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPH0653660A (ja) | 配線層の平坦化方法 | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH09326556A (ja) | 多層配線基板及びその製造方法 | |
| JP2005079144A (ja) | 多層配線基板およびプローブカード | |
| JPH0832237A (ja) | 多層配線セラミック基板およびビアフィル形成方法 | |
| US6353997B1 (en) | Layer build-up method for manufacturing multi-layer board | |
| JPH0736468B2 (ja) | 導電性転写部材 | |
| JP2009200294A (ja) | 積層基板およびその製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JP2006147932A (ja) | 多層配線基板及びその製造方法 | |
| JPH0433398A (ja) | 感光性ポリイミド層の形成方法 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH02210893A (ja) | 回路基板の製造方法 | |
| JP2001044631A (ja) | 多層基板 | |
| JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
| JP2022138469A (ja) | 多層配線基板及びその製造方法 | |
| JP2002344137A (ja) | 厚膜多層基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970121 |