JPS5850437B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPS5850437B2
JPS5850437B2 JP53160312A JP16031278A JPS5850437B2 JP S5850437 B2 JPS5850437 B2 JP S5850437B2 JP 53160312 A JP53160312 A JP 53160312A JP 16031278 A JP16031278 A JP 16031278A JP S5850437 B2 JPS5850437 B2 JP S5850437B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
multilayer wiring
printing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53160312A
Other languages
English (en)
Other versions
JPS5586197A (en
Inventor
克昶 粟根
孝 貫井
勝 岩崎
成夫 中武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP53160312A priority Critical patent/JPS5850437B2/ja
Publication of JPS5586197A publication Critical patent/JPS5586197A/ja
Publication of JPS5850437B2 publication Critical patent/JPS5850437B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Drying Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は、半導体結晶上にトランジスタ、ダイオード、
抵抗等を形成し、その表面を8102等から成る保護膜
で被覆し、更にその上に配線形成した集積回路チップ等
の電子部品を、厚膜、薄膜等から成る導体回路層、絶縁
層等が積層された多層基板上に取付ける部品搭載用多層
配線基板の製造技術に関するものである。
一般に導体回路の多層配線の態様としては、多層プリン
ト基板を用いる方式、薄膜技術を用いる方式、印刷技術
を用いる方式等がある。
このうち印刷技術を用いる方式について更に詳しく分設
すれば ■ セラミック基板に導体と絶縁層を交互に印刷、焼成
して厚膜多層配線とする方法。
■ グリーンセラミック基板に導体を印刷し、これを積
層接着して焼結する積層セラミックとする方法。
■ グリーンセラミック基板に導体と絶縁層を交互に印
刷し、最後に焼結するグリーンシート印刷法。
等に区分される。
第1図は従来の代表的な部品搭載多層基板の工程図であ
る。
上記の■の印刷技術を用い、配線形成を行なう場合の製
造工程について特にIC搭載厚膜多層基板のプロセスを
例にとって第1図とともに以下に詳説する。
第1図aはセラミ−ツク、若しくはガラス等のリジッド
基板1上に導体ペーストをスクリーン印刷することによ
り下部配線2を形成する工程を示す。
同すは、更にリジッド基板1上に、絶縁ペーストのスク
リーン印刷により、多数のスルーホール用の孔3、及び
チップ取付は用の孔4を有する絶縁層5を形成する工程
を示す。
同Cは絶縁層5の上に導体ペーストのスクリーン印刷に
よりスルーホールコンタクト及び上部配線6を形成する
工程を示す。
下部配線2はスルーホール用孔3を介して上部配線6と
電気的に接続される。
そして上記第1図すと同Cの操作工程を繰り返すことに
よって導体層、絶縁層が交互に多層化された基板が製作
される。
第1図dはチップ取付用の孔4に配置された集積回路チ
ップ7のダイボンド、ワイヤーボンドを行なう工程を示
す。
即ち集積回路チップ7はリード線を介して、下部配線2
と電気的に接続され、リジット基板1上に固定される。
同eは保護コート8若しくはキャップシールを必要に応
じて全面又は一部に施し、下部配線2にアウターリード
9を取付ける工程を示す。
以上によりIC搭載多層配線基板が製作される。
しかしながら上記製造工程を介して製作されたIC搭載
多層配線基板は次の如き欠点を有する。
■ スクリーン印刷では印刷時の押圧(印圧)を受けた
ペーストがメツシュ間を通り抜け、基板に付着した後ス
クリーンが離れるというプロセスによって配線が形成さ
れる。
従って印刷のライン幅精度はスクリーンメツシュ、ペー
スト粘度、スキージスピード、マシーン精度等の条件に
より決定され、現在の技術では最小ライン幅は100μ
m近辺が限界と考えられる。
■ 上記導体配線と下部導体配線を連結するためのスル
ーホール部は、絶縁層印刷時にスクリーンメツシュ間を
ペーストが通過しない所として存在する。
この際下部導体配線は、スルーホールコンタクトに必要
な程度に十分露出していなければならず、このため、ス
ルーホール孔の大きさとしては20011m以上の径が
必要となり、従って下部導体配線の配線ピッチを小さく
したり、上部導体配線の配線パターン可能域を充分に確
保する上で、大きな支障をきたすことになり、高密度実
装が困難となる。
■ スクリーン印刷に於て、ペーストはメツシュ間を通
り抜け、その後、レベリングプロセスを経ることにより
、メツシュ間を通り抜けたペースト粒は全て連続的に連
結されるはずであるが、実際には(例えばペーストね径
の大きい時、粘度が高い時、ゴミ等が存在する時など)
メツシュ間を通過しなかった部分がいわゆる“ピンホー
ル″等の欠陥を生起することとなる。
絶縁層の如く広面積の層を印刷する場合には、この様な
欠陥発生の可能性が強く、従って、上記欠陥を含有する
層に高電圧が印加された場合、ブレークダウンの大きな
原因となる他、マイグレーションを生じ、リーク電流の
増加を招来する。
ここの様な“ピンホール”を無くすためにはペーストを
繰り返し印刷することが必要となり、工程が繁雑となる
上記問題点を解決するため、絶縁層としてポリイミドフ
ィルム、ポリアミドフィルム、FEP(フッ化エチレン
プロピレン)、接着剤材のフィルムシート等の有機物を
用いた種々のIC搭載用配線基板が報告されている。
これらは高絶縁性有機物であるため“ピンホール″等は
全く存在せず高密度実装を可能とする。
即ち絶縁層は非常に薄くすることができ、エツチングに
よりスルーホール孔を形成する場合、このスルーホール
孔は非常に小さい径に設定することが可能である。
例えば絶縁層として25μm厚のポリイミドフィルムを
用いた場合、スルーホール孔の直径は70μm程度で充
分実施に供し得る。
前記高絶縁性有機物から成る絶縁層にスルーホール孔を
形成する場合には、一般にヒドラジンやアルカリ溶液等
による湿式エツチングが実用化されている。
しかしながらこの方法に於いては以下に述べる如き問題
が生じる。
(1)高絶縁性有機物にはエツチングが困難な物質があ
る。
(2)エッチャントとしてヒドラジンを用いる場合には
公害上の問題が生じる。
(3)配線材料としてエッチャントに犯されないものを
選択しなければならず自由度に劣る。
これらの問題点を解決する為に酸素ガスを用いたプラズ
マエツチングによるスルーホールの孔あけが考えられる
が、この方式を用いた場合、従来のゴム系(有機系)レ
ジストでマスキングすると02プラズマでエツチングさ
れてしまいマスクとしての効果がない。
また、金属膜をマスクに用いる為には、それらの膜作製
に蒸着、フォトエツチングプロセスが必要となり工程が
繁雑となるとともにエツチングされたエツジの端部切れ
が顕著となり(エツチング面が急勾配になる)ステップ
カバレッジが得られ難いという欠点を有する。
本発明は上記欠点を解消し非常になだらかな(ある傾斜
をもった)プラズマエツチング面を呈する新規有用な多
層配線基板の製造方法を提供することを目的とし、多層
配線基板の絶縁層として有機物フィルムを用いた多層配
線基板に於いて、前記配線間のスルーホール孔形成時に
02プラズマを用い、そのマスクとして蒸着、フォトエ
ツチングプロセス簡略化の為に印刷レジストを採用し、
その印刷レジストとして有機物質と無機物質の混合物を
用いたことを特徴とするものである。
一般の無機物(金属膜等)をプラズマエツチング用レジ
スト10として用いた場合、第2図に示す如<02プラ
ズマは完全にマスキングされ、第3図に示す如くマスク
の存在しないA部分のみエツチングされる。
従ってスルーホール形状に於いては僅かなサイズエッチ
はあるもののエツチング面の傾斜角θは非常に大きくな
る。
また前述した如く有機系のレジストではそれ自体02プ
ラズマにすべてエツチングされマスキング効果はない。
以下本発明の一実施例について図面を参照しながら詳説
する。
第1図に示す如き多層配線基板を作製する際の絶縁層5
のエツチング方式は有機物と無機物の混合体をレジスト
10′として用い更に印刷にて絶縁層5上に塗布するも
のでありレジスト10′の“ダレ″が生じスルーホール
孔3周辺は第4図に示す如くレジストは徐々に薄くなっ
ていく。
従ってこの場合は薄いレジスト部(B部)では有機物で
あつた部分が02プラズマによりエツチングされエツチ
ング中にいわゆるポーラス(多孔質)な膜になりマスキ
ング効果は薄れ、このレジストの直下でも若干エツチン
グされる様になる。
また、C部は厚いため完全にマスキングされ得る。
この結果エツチング完了時には第5図に示す如く第2図
に比べθは小さくなり上部配線を形成した時のステップ
カバレッジは非常に良好なものとなり、上部下部配線間
の導通を確実に得ることができる。
尚、リジッド基板1は放熱を考慮して金属板とすること
もできる。
【図面の簡単な説明】
第1図は従来の多層配線基板の製造工程図である。 第2図及び第3図は無機物質を02プラズマレジストと
した場合のエツチング方式を説明する説明図である。 第4図及び第5図は本発明の1実施例を示す説明図であ
る。 1・・・・・・リジッド基板、2・・・・・・下部配線
、3・・・・・・スルーホール孔、5・・・・・・絶縁
層、10,10’・・・・・・レジスト。

Claims (1)

    【特許請求の範囲】
  1. 1 高絶縁性有機物フィルムから成る絶縁層を介して多
    層に配線パターンが形成された多層配線基板の製造方法
    に於いて、前記絶縁層に有機物質と無機物質を混合した
    印刷レジストをマスクし、プラズマエツチングを介して
    スルーホール孔を形成する工程を具備して成り、前記ス
    ルーホール孔を介して前記配線パターン間の導通を得る
    ことを特徴とする多層配線基板の製造方法。
JP53160312A 1978-12-25 1978-12-25 多層配線基板の製造方法 Expired JPS5850437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53160312A JPS5850437B2 (ja) 1978-12-25 1978-12-25 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53160312A JPS5850437B2 (ja) 1978-12-25 1978-12-25 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5586197A JPS5586197A (en) 1980-06-28
JPS5850437B2 true JPS5850437B2 (ja) 1983-11-10

Family

ID=15712226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53160312A Expired JPS5850437B2 (ja) 1978-12-25 1978-12-25 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS5850437B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61207095A (ja) * 1985-03-11 1986-09-13 イビデン株式会社 薄型icカ−ド用プリント配線基板
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法

Also Published As

Publication number Publication date
JPS5586197A (en) 1980-06-28

Similar Documents

Publication Publication Date Title
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
KR0155877B1 (ko) 다층 회로기판 및 그 제조방법
JPS62216259A (ja) 混成集積回路の製造方法および構造
JPS5850437B2 (ja) 多層配線基板の製造方法
US5219607A (en) Method of manufacturing printed circuit board
JPH066031A (ja) プリント配線板の製造方法
JPH08116150A (ja) 電極配線および抵抗素子の形成方法
JPH06152104A (ja) セラミック回路基板の製造方法
JP2863358B2 (ja) セラミック多層基板
JPH0361358B2 (ja)
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2003304060A (ja) 両面回路基板の製造法
JPH02139993A (ja) 印刷配線基板の製造方法
JP2681205B2 (ja) 膜素子付プリント配線板
KR100204612B1 (ko) 인쇄회로기판에서의 인쇄방법
JPH0537128A (ja) 配線基板の製造方法
JPH10144815A (ja) ボールグリッドアレイパッケージによるrfモジュール形成方法
JP2710492B2 (ja) 多層印刷配線基板の製造方法
JP2003347711A (ja) プリント回路板
JPS6346592B2 (ja)
JPH0548269A (ja) 多層配線基板の製造方法
JPH08255969A (ja) プリント基板装置
JPH066028A (ja) プリント配線板の製造方法
JPH0342498B2 (ja)
JPS62210691A (ja) 多層配線板の製造方法