JPH0342498B2 - - Google Patents
Info
- Publication number
- JPH0342498B2 JPH0342498B2 JP59190959A JP19095984A JPH0342498B2 JP H0342498 B2 JPH0342498 B2 JP H0342498B2 JP 59190959 A JP59190959 A JP 59190959A JP 19095984 A JP19095984 A JP 19095984A JP H0342498 B2 JPH0342498 B2 JP H0342498B2
- Authority
- JP
- Japan
- Prior art keywords
- dam
- wiring layer
- layer
- wiring
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000007788 liquid Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体装置用配線基板、特に半田バン
プ電極を有する半導体装置をフエースダウンボン
ドする際に用いる配線基板の製造方法に関する。
プ電極を有する半導体装置をフエースダウンボン
ドする際に用いる配線基板の製造方法に関する。
(ロ) 従来の技術
半導体装置の配線基板への接続方法はボンデイ
ングワイヤによるものとフエースダウンによるも
のとがある。フエーズダウン方式は半導体装置に
半田バンプ電極を形成し、半導体装置を裏返して
配線基板へ固着するものである。
ングワイヤによるものとフエースダウンによるも
のとがある。フエーズダウン方式は半導体装置に
半田バンプ電極を形成し、半導体装置を裏返して
配線基板へ固着するものである。
具体的に第４図イ，ロ，ハを参照して説明する
（特公昭54−34313号公報H01L23／48）。第４図
はイではセラミツク基板１１上に任意のパターン
配線層１２を形成する。配線層１２はMo（モリ
ブテン）−Ｗ（タングステン）等の高融点金属を含
む導電ペーストを印刷して形成する。配線層１２
の先端部は半導体装置１４のバンプ電極１５に対
応する位置まで近接して延在されている。第４図
ロでは配線層１２上にダム１３を形成している。
ダム１３はガラスペーストを配線層１２の先端部
のボンデイングパツド部１６を囲んでその外側に
配線層１２を横切るように印刷焼成して形成され
る。第４図ハでは半田バンプ電極１５を有する半
導体チツプ１４を配線層１２のボンデイングパツ
ド部１６上に載置して加熱処理し、半田バンプ電
極１５を溶融して配線層１２との接続を完了す
る。なおダム１３は半田の広がりを規制し、適当
な高さの半田バンプを維持する。
（特公昭54−34313号公報H01L23／48）。第４図
はイではセラミツク基板１１上に任意のパターン
配線層１２を形成する。配線層１２はMo（モリ
ブテン）−Ｗ（タングステン）等の高融点金属を含
む導電ペーストを印刷して形成する。配線層１２
の先端部は半導体装置１４のバンプ電極１５に対
応する位置まで近接して延在されている。第４図
ロでは配線層１２上にダム１３を形成している。
ダム１３はガラスペーストを配線層１２の先端部
のボンデイングパツド部１６を囲んでその外側に
配線層１２を横切るように印刷焼成して形成され
る。第４図ハでは半田バンプ電極１５を有する半
導体チツプ１４を配線層１２のボンデイングパツ
ド部１６上に載置して加熱処理し、半田バンプ電
極１５を溶融して配線層１２との接続を完了す
る。なおダム１３は半田の広がりを規制し、適当
な高さの半田バンプを維持する。
(ハ) 発明が解決しようとする問題点
斯上の方法ではダム１３をガラスペーストで形
成するため800〜900℃の焼成工程が必要である。
配線基板をセラミツクとする場合はこの高温に耐
え得るが、アルミニウム基板表面を陽極酸化して
アルミナ膜で被覆した配線基板等を用いる場合は
ガラスペーストのダムは使用できない。
成するため800〜900℃の焼成工程が必要である。
配線基板をセラミツクとする場合はこの高温に耐
え得るが、アルミニウム基板表面を陽極酸化して
アルミナ膜で被覆した配線基板等を用いる場合は
ガラスペーストのダムは使用できない。
そこで永久ホトレジスト層をダムとして用いる
ことを考えた。永久ホトレジストには液状レジス
トとフイルム状レジストがある。第２図は液状レ
ジストを用いたダム構造を示す。１１は絶縁基
板、１２は銅箔をエツチングして形成した配線
層、１７は液状レジストを露光現象して形成した
ダムである。図面から明らかな様に液状のため配
線層１２上に厚く付着できず、適当なダムを形成
できない。第３図はフイルム状レジストを用いた
ダム構造を示す。１１は絶縁基板、１２は銅箔を
エツチングして形成した配線層、１８はフイルム
状レジストをロールコートした後露光現象して形
成したダムである。図面から明らかな様にフイル
ム状のため配線層１２の側面にすき間ができ、こ
こに薬品等が残存して配線層１２や半導体チツプ
等に悪影響を及ぼす。
ことを考えた。永久ホトレジストには液状レジス
トとフイルム状レジストがある。第２図は液状レ
ジストを用いたダム構造を示す。１１は絶縁基
板、１２は銅箔をエツチングして形成した配線
層、１７は液状レジストを露光現象して形成した
ダムである。図面から明らかな様に液状のため配
線層１２上に厚く付着できず、適当なダムを形成
できない。第３図はフイルム状レジストを用いた
ダム構造を示す。１１は絶縁基板、１２は銅箔を
エツチングして形成した配線層、１８はフイルム
状レジストをロールコートした後露光現象して形
成したダムである。図面から明らかな様にフイル
ム状のため配線層１２の側面にすき間ができ、こ
こに薬品等が残存して配線層１２や半導体チツプ
等に悪影響を及ぼす。
(ハ) 問題点を解決するための手段
本発明は斯点に鑑みてなされた液状レジストと
フイルム状レジストの両者を組み合せてダムを形
成することにより、従来の欠点を除去するもので
ある。
フイルム状レジストの両者を組み合せてダムを形
成することにより、従来の欠点を除去するもので
ある。
(ホ) 作用
本発明では液状レジストを配線層間に充填して
平坦化し、その上にフイルム状レジストをコート
して所定の厚みを有するダムを形成している。
平坦化し、その上にフイルム状レジストをコート
して所定の厚みを有するダムを形成している。
(ハ) 実施例
第１図Ａは本発明による半導体装置用配線基板
の上面図を示す。１は絶縁基板、２は配線層、３
はダムである。絶縁基板１はアルミニウム基板の
表面を陽極酸化して酸化アルミニウム被膜で被覆
したものを用い、基板１表面に貼着した銅箔を所
望のパターンにエツチングして配線層２を形成す
る。配線層２の各先端はボンデイングパツド４と
供し、半導体チツプ（図示せず）の半田バンプ電
極と対応する位置に設けられている。ダム３は配
線層２のボンデイングパツド４の外側に設けられ
ている。
の上面図を示す。１は絶縁基板、２は配線層、３
はダムである。絶縁基板１はアルミニウム基板の
表面を陽極酸化して酸化アルミニウム被膜で被覆
したものを用い、基板１表面に貼着した銅箔を所
望のパターンにエツチングして配線層２を形成す
る。配線層２の各先端はボンデイングパツド４と
供し、半導体チツプ（図示せず）の半田バンプ電
極と対応する位置に設けられている。ダム３は配
線層２のボンデイングパツド４の外側に設けられ
ている。
第１図Ｂイ，ロ，ハに本発明による半導体装置
用配線基板の製造方法の断面図を示す。
用配線基板の製造方法の断面図を示す。
本発明の第１の工程は第１図Ｂイに示す如く、
絶縁基板１上に半導体チツプの半田バンプ電極に
対応して配線層２を形成することにある。本工程
では絶縁基板１としてアルミニウム基板の表面を
陽極酸化してアルミニウム被膜で被覆したものを
用い、絶縁基板１全面に約35μ厚の銅箔を貼つた
後ホトエツチング技術により約100μ巾の任意の
パターンの配線層２を形成する。配線層２の先端
部はボンデイングパツド４として用い、半導体チ
ツプの半田バンプ電極が固着される領域となる。
絶縁基板１上に半導体チツプの半田バンプ電極に
対応して配線層２を形成することにある。本工程
では絶縁基板１としてアルミニウム基板の表面を
陽極酸化してアルミニウム被膜で被覆したものを
用い、絶縁基板１全面に約35μ厚の銅箔を貼つた
後ホトエツチング技術により約100μ巾の任意の
パターンの配線層２を形成する。配線層２の先端
部はボンデイングパツド４として用い、半導体チ
ツプの半田バンプ電極が固着される領域となる。
本発明の第２の工程は第１図Ｂロ，ハに示す如
く、配線層２のボンデイングパツド４を囲む様に
ダム３を形成することにある。本工程は本発明の
特徴とする工程であり、先ず第１図Ｂロに示す如
く基板１全面に液状レジスト層５をスピンオンに
より塗布する。液状レジスト層５は液体であるの
で配線層２間のくぼみ部分に良く充填でき、配線
層２間を平坦化する様に付着できる。この結果配
線層２と液状レジスト層５でほぼ平坦面を形成で
きる。液状レジスト層５はベイキングされた後、
第１図Ｂハに示す如くその上にフイルム状レジス
ト層６をロールコートして付着する。フイルム状
レジスト層６はポリエステルフイルム上に感光性
レジストを塗布乾燥したもので一定の厚みを有す
る。フイルム状レジスト層６により配線層２上に
一定の厚みのレジスト層を形成できる。然る後露
光現象を行い配線層２のボンデイングパツド４の
外側の両レジスト層５，６を残してダム３を形成
する。従つてダム３の内側には約100μ巾で150μ
ほど突出した形状のボンデイングパツド４が形成
される。
く、配線層２のボンデイングパツド４を囲む様に
ダム３を形成することにある。本工程は本発明の
特徴とする工程であり、先ず第１図Ｂロに示す如
く基板１全面に液状レジスト層５をスピンオンに
より塗布する。液状レジスト層５は液体であるの
で配線層２間のくぼみ部分に良く充填でき、配線
層２間を平坦化する様に付着できる。この結果配
線層２と液状レジスト層５でほぼ平坦面を形成で
きる。液状レジスト層５はベイキングされた後、
第１図Ｂハに示す如くその上にフイルム状レジス
ト層６をロールコートして付着する。フイルム状
レジスト層６はポリエステルフイルム上に感光性
レジストを塗布乾燥したもので一定の厚みを有す
る。フイルム状レジスト層６により配線層２上に
一定の厚みのレジスト層を形成できる。然る後露
光現象を行い配線層２のボンデイングパツド４の
外側の両レジスト層５，６を残してダム３を形成
する。従つてダム３の内側には約100μ巾で150μ
ほど突出した形状のボンデイングパツド４が形成
される。
斯上した本発明の配線基板には周知の如くボン
デイングパツド４に半田チツプの半田バンプ電極
を当接させて加熱し、半導体チツプを固着してい
る。
デイングパツド４に半田チツプの半田バンプ電極
を当接させて加熱し、半導体チツプを固着してい
る。
(ト) 発明の効果
本発明の第１の効果はダム３を永久レジストで
形成するので、基板を高温で処理する必要がなく
様々の種類の基板へ利用できる。またホトレジス
ト技術を使用するので極めて微細構造にも活用で
きる。
形成するので、基板を高温で処理する必要がなく
様々の種類の基板へ利用できる。またホトレジス
ト技術を使用するので極めて微細構造にも活用で
きる。
本発明の第２の効果はレジストを液状レジスト
層５とフイルム状レジスト層６で形成するので、
配線層２を一定の厚み以上で完全に被覆してダム
３を形成できる。
層５とフイルム状レジスト層６で形成するので、
配線層２を一定の厚み以上で完全に被覆してダム
３を形成できる。
第１図Ａは本発明による半導体装置用配線基板
を説明する上面図、第１図Ｂイ，ロ，ハは本発明
の製造方法を説明する断面図、第２図および第３
図は従来のダムの形成方法を説明する断面図、第
４図イ，ロ，ハは一般的なフエイスダウンボンド
を説明する断面図である。 主な図番の説明、１は絶縁基板、２は配線層、
３はダムである。
を説明する上面図、第１図Ｂイ，ロ，ハは本発明
の製造方法を説明する断面図、第２図および第３
図は従来のダムの形成方法を説明する断面図、第
４図イ，ロ，ハは一般的なフエイスダウンボンド
を説明する断面図である。 主な図番の説明、１は絶縁基板、２は配線層、
３はダムである。
Claims (1)
- １ 絶縁基板上に半導体装置の半田バンプ電極に
対応して配線層を形成する工程と該配線層の前記
半田バンプ電極と当接する部分を囲むようにダム
を形成する工程とを具備する半導体装置用配線基
板の製造方法に於いて、前記ダムを液状レジスト
層とフイルム状レジスト層を付着した後露光現像
して形成することを特徴とする半導体装置用配線
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190959A JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190959A JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61179545A JPS61179545A (ja) | 1986-08-12 |
| JPH0342498B2 true JPH0342498B2 (ja) | 1991-06-27 |
Family
ID=16266519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190959A Granted JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61179545A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691128B2 (ja) * | 1988-05-10 | 1994-11-14 | 日本電気株式会社 | 電子機器装置 |
-
1984
- 1984-09-12 JP JP59190959A patent/JPS61179545A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61179545A (ja) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JP4813794B2 (ja) | 半導体素子装置及び半導体素子装置を製造する方法 | |
| US3412456A (en) | Production method of semiconductor devices | |
| JPH01266786A (ja) | 混成集積回路の製造方法 | |
| JP3083845B2 (ja) | 半導体装置 | |
| JPH0342498B2 (ja) | ||
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JP2869907B2 (ja) | 半導体装置の接続構造 | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| JPS6359535B2 (ja) | ||
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JP3395926B2 (ja) | 電極装置 | |
| JPS5850437B2 (ja) | 多層配線基板の製造方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPS6381951A (ja) | 半導体装置の製造方法 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JPS63166249A (ja) | 金属突起物およびその製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPS61260648A (ja) | 半導体装置の実装方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH04323842A (ja) | 回路部品搭載用中間基板の製造法 | |
| JPH0361358B2 (ja) | ||
| JPS63215045A (ja) | フイルムキヤリヤ |