JPS6381951A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6381951A
JPS6381951A JP61225981A JP22598186A JPS6381951A JP S6381951 A JPS6381951 A JP S6381951A JP 61225981 A JP61225981 A JP 61225981A JP 22598186 A JP22598186 A JP 22598186A JP S6381951 A JPS6381951 A JP S6381951A
Authority
JP
Japan
Prior art keywords
resist mask
flip
chip
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61225981A
Other languages
English (en)
Inventor
Ken Okuya
謙 奥谷
Kanji Otsuka
寛治 大塚
Tamotsu Tanaka
扶 田中
Toshihiko Sato
俊彦 佐藤
Tsuneo Kobayashi
恒雄 小林
Shigeo Kuroda
黒田 重雄
Yoshiaki Emoto
江本 義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61225981A priority Critical patent/JPS6381951A/ja
Publication of JPS6381951A publication Critical patent/JPS6381951A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、フリップチップ方
式半導体装置の突起電極の形成技術に適用して有効な技
術に関するものである。
〔従来技術〕
大型コンピュータ等に使用される半導体装置として、例
えば、内層配線を有するセラミックベースの上にLSI
等の半導体チップを塔載する際、この半導体チップとセ
ラミックベースの内層配線とを半田等の突起電極を介し
て、電気的に接続するフリップチップ方式半導体装置が
ある。
このようなフリップチップ方式半導体装置における突起
電極の形成方法は、半導体のウェハ上に配線を施し、そ
の配線の電極部にCr/ Cu/ A u等のバリアメ
タルを施し、その上に金属製マスクを押え板で押えて半
田を蒸着して突起電極(以下、バンプという)を形成し
ている。
〔発明が解決しようとする問題点〕
しかしながら、前記のようなバンプ形成方法を゛検討し
た結果、次に示す問題点があることを見い出した。
(1)前記金属製マスクの加工精度の限界が低いためバ
ンプピッチの微細化に限界がある。
(2)前記金属製マスクの位置合せが困難である。
(3)前記金/jcmマスクの浮き上りを防止するため
の押え板が必要であり、その押え板のため半導体チップ
全面にバンプを形成することができない。
本発明の目的は、半導体チップ全面にバンプを形成する
ことができる技術を提供することにある。
本発明の他の目的は、半導体チップ上のバンプ密度を向
上することができる技術を提供するごとにある。
本発明の他の目的は、逆台形状断面部を有するレジスト
マスクを形成することができる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は2本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、リフトオフ法を用いるフリップチップ方式半
導体装置の製造方法であって、半導体チップ上にレジス
トマスクを形成し、該レジストマスクを介してバンプ用
金属を蒸着し、前記レジストマスクを除去し、該レジス
トマスクを除去した後にウェットバック処理(前記バン
プ用半田を溶融させてボール形状バンプを形成する処理
)を行うフリップチップ方式半導体装置の製造方法であ
る。
前記レジストマスクは、逆台形状断面部を有するレジス
トマスクであり、その逆台形状断面部の形成は、一回感
光法又は一回感光法による逆テーパ断面形状作成法で行
うものである。
〔作用〕
前記した手段によれば、リフトオフ法を用いるフリップ
チップ方式半導体装置の製造方法において、半導体チッ
プ上にレジストマスクを形成し、該レジストマスクを介
してバンプ用半田を蒸着し。
前記レジストマスクを除去し、該レジストマスクを除去
した後にウェットバック処理を行うことにより、金属マ
スク及び押え板を用いることなく半田ボール形状電極を
形成することができるので。
半導体チップ全面にバンプを形成することができる。
また、前記レジストマスクを一回感光法又は先ず強くて
細い光ビームを照射し、その照射部位の上からさらに弱
くて太い光ビームを照射する一回感光法による逆テーパ
断面形状作成法で形成することにより、逆台形状断面部
を有する1ノジストマスクを形成することができるので
、バンプ密度を向上することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための全図において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
〔実施例〕
第1図は、本発明の実施例に係るフリップチップ方式半
導体装置の外観構成を示す斜視図、第2図は、第1図に
示す■−■切断線で切った断面図、 第3図は、第1図に示す半導体チップの概略構成を示す
裏側から見た斜視図、 第4図は、第1図に示す半導体チップのバンプ部分の概
略構成を示す断面図、 第5図乃至第9図は、本発明の一実施例の第3図に示す
フリップチップ方式半導体チップの製造方法を説明する
ための各工程における断面図である。
本実施例に係るフリップチップ方式半導体装置における
半導体チップ1は、回路素子が形成された一生面側に、
第3図に示すように、バンプ2及び封止部材としての結
合部材3が設けられている。
結合部材3は、半導体チップ1の表面の回路素子形成部
分を囲むように構成される。特に制限されないが、第3
図の場合、結合部材3は、半導体チップ1の一生面の周
辺部に設けられている。
配線基板4は、多層配線層と、その配線層に結合され、
かつ半導体チップ1のバンプと対応される電極及び半導
体チップ1の前記結合部材3と実質的に同じパターンに
された結合層とを持つ。
結合層は、特に制限されないが、配線基板4の前記電極
と同じ構成にされる。配線基板4において、特に制限さ
れないが、その配線層は、貫通配線技術によって、配線
基板4の下面にまで延長されている。配線基板4の下面
には、必要に応じて、外部端子としての半田から成るバ
ンプ5が設けられている。
半導体チップ1は、配線基板4上に置かれ、かつそれに
おけるバンプ2及び結合部材3がその後加熱溶融される
ことによって、配線基板4に固定もしくは塔載されてい
る。
この構成に従うと、半導体チップ1と結合部材3と配線
基板4とによって、1つの密閉空間が構成される。半導
体チップ1は、それ自体が、一種の封止キャップとして
機能される。半導体チップ1を構成する単結晶シリコン
のような半導体材料それ自体は、半導体素子の特性に影
響を与える汚染物に対し、良好な遮へい体を構成する。
それ故に、半導体チップ1の主面の回路素子形成部分は
、半導体チップ1それ自体、結合部材3及び配線基板4
によって、実質的にハーメチックシールされることにな
る。
前記配線基板4の材料は、例えば、アルミナセラミック
から成る。配線基板の配線層及び結合層は、モリブデン
からなるようなメタライズ層から構成され、その電極部
分及び結合層の表面には、半田のようなろう材に対する
ぬれ性の確保のために、例えば、金メッキ層が形成され
ている。
特に制限されないが、結合部材3は、前記へ−メチック
封止のための構造体の一部とされるとともに1例えば、
半導体チップ1に形成された回路のための接地端子とさ
れる。この構成は、低い配線インピーダンスをもって半
導体チップ1に接地電位を与えることを可能とする。バ
ンプ2と結合部材3とは、同じ構成にされる。
半導体チップ1は、第4図に示すように、シリコン単結
晶から成るような半導体チップ本体IAと、その表面に
フィールド絶縁膜(図示しない)を介して形成された蒸
着アルミニウムから成るような配線層もしくは導体層I
Bと、パッシベーション膜に形成されたコンタクトホー
ル部において、前記導体層に形成されたアンダーバリア
メタル層ICと、かかるアンダーバリアメタル層ICに
結合された半田(Pb/Sn)からなるバンプ2及び結
合部材とを持つ、アンダーバリアメタル層ICは例えば
、クロム層とその上に形成されたニッケル層とかかるニ
ッケル層上に形成された金層とから構成される。
半導体チップ1は、それにおけるバンプ2及び結合部材
が一旦加熱溶融され、その結果としてバンプ2及び結合
部材と配線基板4の金層のような金属層4Cとが結合さ
れることによって、配線基板4に固定される。
次に、本発明の一実施例のフリップチップ方式半導体チ
ップの製造方法の各工程における半導体チップのバンプ
の望ましい製造方法を第5図乃至第8図を用いて説明す
る。
なお、以下の製造工程は、半導体チップに分割される前
の半導体ウェハに対して適用される。第5図乃至第8図
は、1つの半導体チップのみを示している。
まず、その表面に1回路素子、導体層、アンダーバリア
メタル層等が形成された半導体チップを用意し、次に、
第5図に示すように、半導体チップ本体IA上にホトレ
ジスト膜11を形成する。このホトレジスト膜11は、
テープ状のドライフィルムレジスト又は液状レジストを
用いる。
次に、第6図に示すように、ホトレジスト膜11を選択
露光、現像することにより、逆台形状断面部を有するレ
ジストマスク(逆テーパ断面形状のレジストマスク)1
2となす。次に、第7図に示すように、前記レジストマ
スク12の上から、バンプとするための半田(Pb/S
n)のようなバンブ用金属工3を蒸着法、スパッタ法等
によって付着する。
その後、第8図に示すように、レジストマスク12を除
去し、その後ウェットバック処理を行って第9図に示す
ように、半田ボール形状のバンプ2を形成することがで
きるので、半導体チップ全面にバンプを形成することが
できる。
前記その断面が台形となるような穴を有するレジストマ
スク(逆テーパ断面形状のレジストマスク)12は、第
】0図に示すように、前記ホトレジスト膜11に光マス
ク21を介して光ビームnを一回照射して逆台形状断面
の感光部1iAを形成した後、現像することにより、第
1】−図に示すようなレジストマスク12の逆テーパ断
面形状部12Aが形成される(このレジストマスク形成
法を以下一回感光法という)。
前記ホトレジスト膜11は、特に制限されないが、例え
ば、厚さ40μ扉のネガフィルムレジストを用いるいこ
の一回感光法の原理は、ネガ1ノジスト11内での光の
吸収によりネガホトレジスト11の上部は、はぼ完全に
感光し6下部は感光度が低い(例えば、上部の感光度を
3−00%とすると、下部の感光部は25%程度である
)ので、光ビームηを一回照射しただけで逆台形状断面
の感光部11Aが形成される。ネガレジストは感光部分
が現像後に残るので、前記ネガホトレジスト11を現像
した時、感光部11Aは逆台形状断面がそのまま残って
、レジストマスク12の逆テーパ断面形状部12Aが形
成される。そして、そのテーパ角度θはネガレジストの
厚さと光ビームの強度に依存する。
また、第12図に示すように、−回目は強くて細い光ビ
ーム22Aを照射してネガホトレジスト11に帯状の感
光部11Bを形成し、その帯状の感光部11Bの上から
弱くて太い光ビーム22Bを照射して(二回目照射)第
13図に示すような感光部11Gを形成した後、現像す
ると、第14図に示すような逆テーパ断面形状部12A
′が形成される。
このように、二回感光法を用いると、狭照射野でオーバ
露光してネガホトレジスト11の下部まで感光させ、広
照射野でアンダ露光してネガホトレジスト11の途中ま
で感光するので、逆台形状断面の感光部11A′が形成
される。ネガレジストは感光部分が現像後に残るので、
前記ネガホトレジスト11を現像した時、感光部11A
′は逆台形状断面がそのまま残って、第1,4図に示す
ようなレジストマスク12の逆テーパ断面形状部12A
′が形成される。この逆テーパ断面形状部12Aの上部
の幅aと下部の幅すの寸法は、それぞれ−回目及び二回
目の照射野幅を調整することよって制御することができ
る。
以上の説明かられかるように、本実施例によれば、リフ
トオフ法を用いるフリップチップ方式半導体装置の製造
方法において、半島体チップ1上にレジストマスク12
を形成し、該レジストマスク12を介してバンプ用金属
13を蒸着し、前記レジストマスク12を除去し、該レ
ジストマスク12を除去した後にウェットバック処理を
行うことにより、金属マスク及び押え板を用いることな
く半田ボール形状バンプ2を形成することができるので
、半導体チップ全面にバンプ2を形成することができる
また、前記レジストマスク12を一回感光法又は二回感
光法による逆テーパ断面形状作成法で形晟することによ
り、その断面が逆台形状部(台形状断面の穴が形成され
るような形状)を有するレジストマスク12を形成する
ことができるので、バンプ2の密度を向上することがで
きる・ 前記バンプ2は、半田バンプ以外に、次のような共晶金
属を用いてもよい6例えば、金(Au)バンプとその表
面にメッキされた錫(Sn)メッキ層とから構成するこ
とができる。この場合、共晶温度以上の加熱により、共
晶反応によって形成される金・錫合金が一定のろう材と
なるので、半導体チップ1と配線基板4とを結合するこ
とができる。
以上、本発明を実施例にもとずき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
半導体チップは、例えばマザーチップに形成される回路
素子等に対する単なる配線構造体として利用されても良
い。
〔発明の効果〕
以上、説明したように1本発明によれば、以下に述べる
ような効果を得ることができる。
(1)リフトオフ法を用いるフリップチップ方式半導体
装置の製造方法において、半導体チップ上にレジストマ
スクを形成し、該レジストマスクを介してバンプ形成用
半田を蒸着し、前記レジストマスクを除去し、該レジス
トマスクを除去した後にウェットバック処理を行うこと
により、金属マスク及び押え板を用いることなく半田ボ
ール形状バンプを形成することができるので、半導体チ
ップ全面にバンプを形成することができる。
(2)前記レジストマスクを一回感光法又は二回感光法
による逆テーパ断面形状作成法で形成することにより、
その断面が逆台形状部(台形状断面の穴が形成されるよ
うな形状)を有するレジストマスクを形成することがで
きるので、バンプの密度を向上することができる。
【図面の簡単な説明】
第1図は、本発明の実施例に係るフリップチップ方式半
導体装置の外観構成を示す斜視図、第2図は、第1図に
示す■−■切断線で切った断面図、 第3図は、第1図に示す半導体チップの概略構成を示す
裏側から見た斜視図、 第4図は、第1図に示す半導体チップのバンプ部分の概
略構成を示す断面図、 第5図乃至第9図は1本発明の一実施例の第3図に示す
フリップチップ方式半導体チップの製造方法を説明する
ための各工程における断面図である。 第10図及び第11図は、本発明のレジストマスクの製
造法の一実施例を説明するための断面図、第12図乃至
第14図は、本発明のレジストマスクの製造法の他の実
施例を説明するための断面図である。 図中、1・・・半導体チップ、2,5・・・バンプ、3
・・・結合部材、4・・・配線基板、11・・・ホトレ
ジスト膜、12・・・レジストマスク、13・・・バン
プ用金属、21・・・光第  1  図 第2図 5ハ゛〉フ゛ 第  3  図 ■ 第  4  図 /Cハ゛リアIのし 第  5  図 第  6  図 第  7  図 第  8  図 第  9  図 第1o図 第11図 第12図

Claims (1)

  1. 【特許請求の範囲】 1、リフトオフ法を用いるフリップチップ方式半導体装
    置の製造方法であって、半導体チップ上にレジストマス
    クを形成する工程と、該レジストマスクを介して突起電
    極用金属を蒸着する工程と、前記レジストマスクを除去
    する工程と、該レジストマスクを除去した後にボール形
    状突起電極を形成する工程を具備してなることを特徴と
    するフリップチップ方式半導体装置の製造方法。 2、前記半導体チップ上にレジストマスクを形成する工
    程は、リフトオフ法を用いるフリップチップ方式半導体
    装置の製造方法におけるメタライズ形成後、そのメタラ
    イズ膜の上にレジスト膜を形成し、そのレジスト膜を感
    光、現像処理するプロセスであることを特徴とする特許
    請求の範囲第1項に記載のフリップチップ方式半導体装
    置の製造方法。 3、前記レジストマスクは、逆台形状断面部を有するこ
    とを特徴とする特許請求の範囲第1項又は第2項に記載
    のフリップチップ方式半導体装置の製造方法。 4、前記逆台形状断面部を有するレジストマスクを形成
    する工程は、一回感光法による逆テーパ断面形状作成法
    であることを特徴とする特許請求の範囲第3項に記載の
    フリップチップ方式半導体装置の製造方法。 5、前記逆台形状断面部を有するレジストマスクを形成
    する工程は、先ず強くて細い光ビームを照射し、その照
    射部位の上からさらに弱くて太い光ビームを照射する二
    回感光法による逆テーパ断面形状作成法であることを特
    徴とする特許請求の範囲第3項に記載のフリップチップ
    方式半導体装置の製造方法。 6、前記ボール形状電極を形成する工程は、ウェットバ
    ック処理法を用いることを特徴とする特許請求の範囲第
    1項乃至第5項の各項に記載のフリップチップ方式半導
    体装置の製造方法。
JP61225981A 1986-09-26 1986-09-26 半導体装置の製造方法 Pending JPS6381951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61225981A JPS6381951A (ja) 1986-09-26 1986-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61225981A JPS6381951A (ja) 1986-09-26 1986-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6381951A true JPS6381951A (ja) 1988-04-12

Family

ID=16837919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61225981A Pending JPS6381951A (ja) 1986-09-26 1986-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6381951A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2006131991A (ja) * 2004-10-05 2006-05-25 Mikuni Kogyo:Kk 微細金属バンプの形成方法
JP2007012970A (ja) * 2005-07-01 2007-01-18 Mejiro Precision:Kk レジストパターンの断面形状を制御することができる露光装置及び露光方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2006131991A (ja) * 2004-10-05 2006-05-25 Mikuni Kogyo:Kk 微細金属バンプの形成方法
JP2007012970A (ja) * 2005-07-01 2007-01-18 Mejiro Precision:Kk レジストパターンの断面形状を制御することができる露光装置及び露光方法

Similar Documents

Publication Publication Date Title
US7579692B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
US5137845A (en) Method of forming metal contact pads and terminals on semiconductor chips
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
TWI474416B (zh) 微電子封裝組件及其製作方法
KR100216642B1 (ko) 반도체장치 및 그 제조방법
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP4477213B2 (ja) 回路基板及び回路基板の製造方法
JP3435403B2 (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法
US6763585B2 (en) Method for producing micro bump
JPS6381951A (ja) 半導体装置の製造方法
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JPH02280334A (ja) 半導体装置及びその製造方法
JP3640781B2 (ja) 半導体装置及びその製造方法
JPH11204677A (ja) 半導体装置およびその製造方法
JPH01238044A (ja) 半導体装置
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置
JP2004319792A (ja) 半導体装置及び半導体装置の製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JPH0344933A (ja) 半導体装置
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
KR100212496B1 (ko) 플립칩용 반도체 장치의 제조방법
JPH10335382A (ja) バンプ付icチップ及びそのバンプ形成方法