JPS61179545A - 半導体装置用配線基板の製造方法 - Google Patents
半導体装置用配線基板の製造方法Info
- Publication number
- JPS61179545A JPS61179545A JP59190959A JP19095984A JPS61179545A JP S61179545 A JPS61179545 A JP S61179545A JP 59190959 A JP59190959 A JP 59190959A JP 19095984 A JP19095984 A JP 19095984A JP S61179545 A JPS61179545 A JP S61179545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dam
- resist
- resist layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置用配線基板、特に半田バンプ電極を
有する半導体装置をフェースダウンボンドする際に用い
る配線基板の製造方法に関する。
有する半導体装置をフェースダウンボンドする際に用い
る配線基板の製造方法に関する。
（ロ）従来の技術
半導体装置の配線基板への接続方法はボンディングワイ
ヤによるものとフェースダウンによるものどがある。フ
ェースダウン方式は半導体装置に半田バンプ電極を形成
し、半導体装置を裏返して配線基板へ固着するものであ
る。
ヤによるものとフェースダウンによるものどがある。フ
ェースダウン方式は半導体装置に半田バンプ電極を形成
し、半導体装置を裏返して配線基板へ固着するものであ
る。
具体的に第４図（イ）仲）（／→を参照して説明する（
特公昭５４−３４３１３号公報ＨＯＩＬ ２３／４８）
。
特公昭５４−３４３１３号公報ＨＯＩＬ ２３／４８）
。
第４図（イ）ではセラミック基板αυ上に任意のパター
ンに配線層α２を形成する。配線層α２はＭｏ （モリ
ブデン）−Ｗ（タングステン）等の高融点金属を含む導
電ペーストを印刷して形成する。配線層α２の先端部は
半導体装置α４のバンプ電極Ｑ５１に対応する位置まで
近接して延在されている。第４図（ロ）では配線層αシ
上にダム（１３）を形成している。ダム（１３１はガラ
スペーストを配線層α２の先端部のポンディングパッド
部（１６１を囲んでその外側に配線層α３を横切るよう
に印刷焼成して形成される。第４図←→では半田バンプ
電極α９を有する半導体チップαａを配線層０２のポン
ディングパッド部ｕｅ上に載置して加熱処理し、半田バ
ンプ電極住９を溶融して配線層Ｑすとの接続を完了する
。なおダムａ暗ま半田の広がりを規制し、適当な高さの
半田バンプな維持する。
ンに配線層α２を形成する。配線層α２はＭｏ （モリ
ブデン）−Ｗ（タングステン）等の高融点金属を含む導
電ペーストを印刷して形成する。配線層α２の先端部は
半導体装置α４のバンプ電極Ｑ５１に対応する位置まで
近接して延在されている。第４図（ロ）では配線層αシ
上にダム（１３）を形成している。ダム（１３１はガラ
スペーストを配線層α２の先端部のポンディングパッド
部（１６１を囲んでその外側に配線層α３を横切るよう
に印刷焼成して形成される。第４図←→では半田バンプ
電極α９を有する半導体チップαａを配線層０２のポン
ディングパッド部ｕｅ上に載置して加熱処理し、半田バ
ンプ電極住９を溶融して配線層Ｑすとの接続を完了する
。なおダムａ暗ま半田の広がりを規制し、適当な高さの
半田バンプな維持する。
←う 発明が解決しようとする問題点
斯上の方法ではダム０３１をガラスペーストで形成する
ため８００〜９００℃の焼成工程が必要である。配線基
板をセラミックとする場合はこの高温に耐え得るが、ア
ルミニウム基板表面を陽極酸化してアルミナ膜で被覆し
た配線基板等を用いる場合はガラスペーストのダムは使
用できない。
ため８００〜９００℃の焼成工程が必要である。配線基
板をセラミックとする場合はこの高温に耐え得るが、ア
ルミニウム基板表面を陽極酸化してアルミナ膜で被覆し
た配線基板等を用いる場合はガラスペーストのダムは使
用できない。
そこで永久ホトレジスト層をダムとして用いることを考
えた。永久ホトレジストには液状レジストとフィルム状
レジストがある。第２図は液状レジストを用いたダム構
造を示す。αυは絶縁基板、（１２は銅箔をエツチング
して形成した配線層、αηは液状レジストを露光現像し
て形成したダムである。
えた。永久ホトレジストには液状レジストとフィルム状
レジストがある。第２図は液状レジストを用いたダム構
造を示す。αυは絶縁基板、（１２は銅箔をエツチング
して形成した配線層、αηは液状レジストを露光現像し
て形成したダムである。
図面から明らかな様に液状のため配線層（１２上に厚く
付着できず、適当なダムを形成兎さない。第３図はフィ
ルム状レジストを用いたダム構造を示す。
付着できず、適当なダムを形成兎さない。第３図はフィ
ルム状レジストを用いたダム構造を示す。
Ｕυは絶縁基板、α２は銅箔をエツチングして形成した
配線ノー、賭はフィルム状レジストをロールコートした
後露光現像して形成したダムである。図面から明らかな
様にフィルム状のため配線層Ｑ４の側面にすき間ができ
、ここに薬品等が残存して配線層ａｚや半導体チップ等
に悪影響を及ぼす。
配線ノー、賭はフィルム状レジストをロールコートした
後露光現像して形成したダムである。図面から明らかな
様にフィルム状のため配線層Ｑ４の側面にすき間ができ
、ここに薬品等が残存して配線層ａｚや半導体チップ等
に悪影響を及ぼす。
に）問題点を解決するための手段
本発明は断点に鑑みてなされ液状レジストとフィルム状
レジストの両者を組み合せてダムを形成することにより
、従来の欠点を除去するものである。
レジストの両者を組み合せてダムを形成することにより
、従来の欠点を除去するものである。
（ホ）作用
本発明では液状レジストを配線層間に充填して平坦化し
、その上にフィルム状レジストをコートして所定の厚み
を有するダムを形成している。
、その上にフィルム状レジストをコートして所定の厚み
を有するダムを形成している。
（へ）実施例
第１図Ａに本発明による半導体装置用配線基板の上面図
を示す。（１）は絶縁基板、（２）は配線層、（３）は
ダムである。絶縁基板（１）はアルミニウム基板の表面
を陽極酸化して酸化アルミニウム被膜で被覆したものを
用い、基板（１）表面に貼着した銅箔を所望のパターン
にエツチングして配線層（２）を形成する。配線層（２
）の各先端はポンディングパッド（４）と供し、半導体
チップ（図示せず）の半田バンプ電極と対応する位置に
設けられている。ダム（３）は配線層（２）のボンディ
ングバンド（４）の外側に設けられている。
を示す。（１）は絶縁基板、（２）は配線層、（３）は
ダムである。絶縁基板（１）はアルミニウム基板の表面
を陽極酸化して酸化アルミニウム被膜で被覆したものを
用い、基板（１）表面に貼着した銅箔を所望のパターン
にエツチングして配線層（２）を形成する。配線層（２
）の各先端はポンディングパッド（４）と供し、半導体
チップ（図示せず）の半田バンプ電極と対応する位置に
設けられている。ダム（３）は配線層（２）のボンディ
ングバンド（４）の外側に設けられている。
第１図Ｂ（イ）（ロ）←→に本発明による半導体装置用
配線基板の製造方法の断面図を示す。
配線基板の製造方法の断面図を示す。
本発明の第１の工程は第１図Ｂ（イ）に示す如く、絶縁
基板（１）上に半導体チップの半田バンプ電極に対応し
て配線層（２）を形成することにある。本工程では絶縁
基板（１）としてアルミニウム基板の表面を陽極酸化し
て酸化アルミニウム被膜で被覆したものを用い、絶縁基
板（１）全面に約３５μ厚の銅箔を貼った後ホトエツチ
ング技術により約１００μ巾の任意のパターンの配線層
（２）を形成する。配線層（２）の先端部はポンディン
グパッド（４）として用い、半導体チップの半田バンプ
電極が固着される領域となる。
基板（１）上に半導体チップの半田バンプ電極に対応し
て配線層（２）を形成することにある。本工程では絶縁
基板（１）としてアルミニウム基板の表面を陽極酸化し
て酸化アルミニウム被膜で被覆したものを用い、絶縁基
板（１）全面に約３５μ厚の銅箔を貼った後ホトエツチ
ング技術により約１００μ巾の任意のパターンの配線層
（２）を形成する。配線層（２）の先端部はポンディン
グパッド（４）として用い、半導体チップの半田バンプ
電極が固着される領域となる。
本発明の第２の工程は第１図Ｂ（ロ）（））に示す如く
、配線層（２）のポンディングパッド（４）を囲む様に
ダム（３）を形成することにある。本工程は本発明の特
徴とする工程であり、先ず第１図Ｂ（ロ）に示す如く基
板（１）全面に液状レジス）７＠（５）をスピンオンに
より塗布する。液状レジスト層（５）は液体であるので
配線層（２）間のくぼみ部分に良く充填でき、配線層（
２）間を平坦化する様に付着できる。この結果配線層（
２）と液状レジスト層（５）でほぼ平坦面を形成できる
。
、配線層（２）のポンディングパッド（４）を囲む様に
ダム（３）を形成することにある。本工程は本発明の特
徴とする工程であり、先ず第１図Ｂ（ロ）に示す如く基
板（１）全面に液状レジス）７＠（５）をスピンオンに
より塗布する。液状レジスト層（５）は液体であるので
配線層（２）間のくぼみ部分に良く充填でき、配線層（
２）間を平坦化する様に付着できる。この結果配線層（
２）と液状レジスト層（５）でほぼ平坦面を形成できる
。
液状レジスト層（５）はペイキングされた後、第１図Ｂ
（）→に示す如くその上にフィルム状レジスト層（６）
をロールコートして付着する。フィルム状レジスト層（
６）はポリエステルフィルム上に感光性レジストを塗布
乾燥したもので一定の厚みを有する。フィルム状レジス
ト層（６）により配線層（２）上に一定の厚みのレジス
ト層を形成できる。然る後露光現像を行い配線層（２）
のポンディングパッド（４）の外側の両レジスト層（５
）（６）を残してダム（３）を形成する。従ってダム（
３）の内側には約１００μ巾で１５０μはど突出した形
状のポンディングパッド（４）が形成される。
（）→に示す如くその上にフィルム状レジスト層（６）
をロールコートして付着する。フィルム状レジスト層（
６）はポリエステルフィルム上に感光性レジストを塗布
乾燥したもので一定の厚みを有する。フィルム状レジス
ト層（６）により配線層（２）上に一定の厚みのレジス
ト層を形成できる。然る後露光現像を行い配線層（２）
のポンディングパッド（４）の外側の両レジスト層（５
）（６）を残してダム（３）を形成する。従ってダム（
３）の内側には約１００μ巾で１５０μはど突出した形
状のポンディングパッド（４）が形成される。
斯上した本発明の配線基板には周知の如くポンディング
パッド（４）Ｋ半田チップの半田バンプ電極な当接させ
て加熱し、半導体チップを固着している。
パッド（４）Ｋ半田チップの半田バンプ電極な当接させ
て加熱し、半導体チップを固着している。
（ト）発明の効果
本発明の第１の効果はダム（３）を永久レジストで形成
するので、基板を高温で処理する必要がなく様々な種類
の基板へ利用できる。またホトレジスト技術を使用する
ので極めて微細構造にも活用できる。
するので、基板を高温で処理する必要がなく様々な種類
の基板へ利用できる。またホトレジスト技術を使用する
ので極めて微細構造にも活用できる。
本発明の第２の効果はレジストを液状レジスト層（５）
とフィルム状レジスト層（６）で形成するので、配線層
（２）を一定の厚み以上で完全に被覆してダム（３）を
形成できろ。
とフィルム状レジスト層（６）で形成するので、配線層
（２）を一定の厚み以上で完全に被覆してダム（３）を
形成できろ。
第１面Ａは本発明による半導体装置用配線基板を説明す
る上面図、第１図Ｂ（イ）（ロ）（）→は本発明の製造
方法を説明する断面図、第２図および第３図は従来のダ
ムの形成方法を説明する断面図、第４図（イ）（ロ）（
ハ）は一般的なツーイスダウンボンドな説明する断面図
である。 主な図番の説明 （１）は絶縁基板、（２）は配線層、（３）はダムであ
る１第１図Ｂ（イ） 第１ 図Ｂ（ノリ 第４図（４） 第 ４ 図（口ン 第４図（ハ） １ｂ １６ 昭和６１年２り？ダ日 １、事件の表示 昭和５９年特許願第１９０９５９号 ２、発明の名称 半導体装置用配線基板の製造方法 ３、補正をする者 事件との関係 特許出願人 連絡先：を話（東京）８３５−１１１１特許センター駐
在中川５、補正命令の日付（発送日） 昭和６１年１月２８日 ６、補正の対象 明細書中、１図面の簡単な説明」の欄。 ７、補正の内容 明細書第７頁第１３行目、「第１面Ａ」とあるのを、′
第１図Ａ、と補正する。 以上
る上面図、第１図Ｂ（イ）（ロ）（）→は本発明の製造
方法を説明する断面図、第２図および第３図は従来のダ
ムの形成方法を説明する断面図、第４図（イ）（ロ）（
ハ）は一般的なツーイスダウンボンドな説明する断面図
である。 主な図番の説明 （１）は絶縁基板、（２）は配線層、（３）はダムであ
る１第１図Ｂ（イ） 第１ 図Ｂ（ノリ 第４図（４） 第 ４ 図（口ン 第４図（ハ） １ｂ １６ 昭和６１年２り？ダ日 １、事件の表示 昭和５９年特許願第１９０９５９号 ２、発明の名称 半導体装置用配線基板の製造方法 ３、補正をする者 事件との関係 特許出願人 連絡先：を話（東京）８３５−１１１１特許センター駐
在中川５、補正命令の日付（発送日） 昭和６１年１月２８日 ６、補正の対象 明細書中、１図面の簡単な説明」の欄。 ７、補正の内容 明細書第７頁第１３行目、「第１面Ａ」とあるのを、′
第１図Ａ、と補正する。 以上
Claims (1)
- （１）絶縁基板上に半導体装置の半田バンプ電極に対応
して配線層を形成する工程と該配線層の前記半田バンプ
電極と当接する部分を囲むようにダムを形成する工程と
を具備する半導体装置用配線基板の製造方法に於いて、
前記ダムを液状レジスト層とフィルム状レジスト層を付
着した後露光現像して形成することを特徴とする半導体
装置用配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190959A JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190959A JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61179545A true JPS61179545A (ja) | 1986-08-12 |
| JPH0342498B2 JPH0342498B2 (ja) | 1991-06-27 |
Family
ID=16266519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190959A Granted JPS61179545A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置用配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61179545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283843A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電子機器装置 |
-
1984
- 1984-09-12 JP JP59190959A patent/JPS61179545A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283843A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電子機器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342498B2 (ja) | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JP4813794B2 (ja) | 半導体素子装置及び半導体素子装置を製造する方法 | |
| JPH01266786A (ja) | 混成集積回路の製造方法 | |
| JPS61179545A (ja) | 半導体装置用配線基板の製造方法 | |
| JP3699980B2 (ja) | はんだレジスト及びその形成方法並びにはんだ供給方法 | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS646554B2 (ja) | ||
| JPH05251512A (ja) | エリアテープ上への金属バンプの形成方法 | |
| JPS62285432A (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPS63252447A (ja) | 半導体素子の突起電極形成方法 | |
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02249248A (ja) | 混成集積回路装置の製造方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JP3586988B2 (ja) | 半導体素子搭載用基板とその製造方法および半導体装置 | |
| JPH023626Y2 (ja) | ||
| JPH09139394A (ja) | 半導体装置 | |
| CN115394738A (zh) | 键合焊点制作方法 | |
| JPS5828846A (ja) | ボンデイング端子電極 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPS63166249A (ja) | 金属突起物およびその製造方法 | |
| JPS58175839A (ja) | 半導体装置 |