JPS5828846A - ボンデイング端子電極 - Google Patents
ボンデイング端子電極Info
- Publication number
- JPS5828846A JPS5828846A JP12658081A JP12658081A JPS5828846A JP S5828846 A JPS5828846 A JP S5828846A JP 12658081 A JP12658081 A JP 12658081A JP 12658081 A JP12658081 A JP 12658081A JP S5828846 A JPS5828846 A JP S5828846A
- Authority
- JP
- Japan
- Prior art keywords
- bonding terminal
- bonding
- terminal electrode
- lead
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ビームリードＩＣやテープキャリアＩＣなど
のボンディング端子電極、特に、微細な多数の電極が配
列されてなるセラミック基板上のボンディング端子電極
の構造に関する。、従来、との種のボンディング端子電
極Ｕ１１．平面なセラミック基板−１−に厚膜印刷法、
′＋：だは。
のボンディング端子電極、特に、微細な多数の電極が配
列されてなるセラミック基板上のボンディング端子電極
の構造に関する。、従来、との種のボンディング端子電
極Ｕ１１．平面なセラミック基板−１−に厚膜印刷法、
′＋：だは。
グ１ルーンシート法と呼ばれる処理を施すことによって
形成される。この方法によれば、アルミナを主成分と１
〜だ粉末に有機バインダーを混合してシー１・状に成形
した未焼結セラミックシートに、Ｗ（タングステン）や
ＭＯ（モリブデン）などの耐熱性金属の粉末を主成分と
した導体ベーストのスクリーン印刷したものを焼結せし
め。
形成される。この方法によれば、アルミナを主成分と１
〜だ粉末に有機バインダーを混合してシー１・状に成形
した未焼結セラミックシートに、Ｗ（タングステン）や
ＭＯ（モリブデン）などの耐熱性金属の粉末を主成分と
した導体ベーストのスクリーン印刷したものを焼結せし
め。
表面にメッキなどが施される。１−がし、高密度による
接続が要求されるために電極の間隔および幅が小さく々
ると、パターンエツジのダレなどが生じ、第１図の平面
図にＩ）および側断面図（１））に見られるように、セ
ラミック基板１−１−のボンディング端子電極２の断面
が山伏になる。そして、この山状になった電極２に１（
）のリード６を熱圧着ボンディングする際、リード３を
一４二から押しつけると、リード６がボンディングψ１
１１１子電極２からずれたり１曲がっプｔすして、隣接
するボンディング端子電極やリードとの間に短絡が生ず
るという欠点があった。寸だ、電極の間隔が狭いために
、高精度の位置合せによって正確に［Ｃを固定しなけれ
ばならず、調整工数の増大により製造コストが高くなる
ばかりでなく、セラミック基板のそりやボンディング端
子電極とボンディングエソジの不平行に」二ってボンデ
ィング圧力がバラツギ、それがボンディング強度に不均
一を生せしめるという欠点があった。
接続が要求されるために電極の間隔および幅が小さく々
ると、パターンエツジのダレなどが生じ、第１図の平面
図にＩ）および側断面図（１））に見られるように、セ
ラミック基板１−１−のボンディング端子電極２の断面
が山伏になる。そして、この山状になった電極２に１（
）のリード６を熱圧着ボンディングする際、リード３を
一４二から押しつけると、リード６がボンディングψ１
１１１子電極２からずれたり１曲がっプｔすして、隣接
するボンディング端子電極やリードとの間に短絡が生ず
るという欠点があった。寸だ、電極の間隔が狭いために
、高精度の位置合せによって正確に［Ｃを固定しなけれ
ばならず、調整工数の増大により製造コストが高くなる
ばかりでなく、セラミック基板のそりやボンディング端
子電極とボンディングエソジの不平行に」二ってボンデ
ィング圧力がバラツギ、それがボンディング強度に不均
一を生せしめるという欠点があった。
本発明の目的は、ボンディング端子電極の両サイドのエ
ツジに絶縁材を形成することによって、上記の欠点を除
去し、製作が容易、かつボンディング強度の均−外信軸
性の高いボンディング端子電極を提供するととにある。
ツジに絶縁材を形成することによって、上記の欠点を除
去し、製作が容易、かつボンディング強度の均−外信軸
性の高いボンディング端子電極を提供するととにある。
本発明によれば、ビームリードＩＣ，テープキャリアＴ
Ｃなどのリードが熱圧着ボンディングされ、セラミック
基板」二に整列された複数個のボンディング端子電極に
於いて、前記整列されたボンディング端子電極の両サイ
ドのエツジに。
Ｃなどのリードが熱圧着ボンディングされ、セラミック
基板」二に整列された複数個のボンディング端子電極に
於いて、前記整列されたボンディング端子電極の両サイ
ドのエツジに。
前記ボンディングされた１（１のリー ド’１Ｍ＋！
、１−りも広く前記ボンティング端子室１夕の表面４残
！７て。
、１−りも広く前記ボンティング端子室１夕の表面４残
！７て。
前％Ｅ２Ｔ（’、のり一ド厚の６０％乃至７０％の高さ
に相当するレベルで絶縁旧を形成１−７］こことをＩｌ
、ｌｊ徴とするボンディング端子電極がイ：Ｉられる。
に相当するレベルで絶縁旧を形成１−７］こことをＩｌ
、ｌｊ徴とするボンディング端子電極がイ：Ｉられる。
次に１本発明によるボンディング端子電極について１図
面を参照して訂細に説明Ｊ−る３、第２図（ａ）および
（１））は１本発明による実施例のそれぞれ平面図およ
び側断面図を示したものである。図において、アルミナ
ｊ＋ｌＪ、Ａｌ１１の上にｉ１複数個のボンディング端
子電極２か整列され／こ状態で形成されている。１（！
の複数のり一ド６はそれぞれのボンディング端子組１１
夕２の上に１１７−行に熱電着されている。そして、電
極２の両サイドのエツジ（２０，２１および２２．７３
に、１．って示される）は１図に示すように、ＩＣのリ
ード厚の３０％乃至７０％の高さに相当するレベル寸で
それぞれ絶縁月４に」：って保護されている。この状態
において、ボンティング端子電極２の露出部分の幅は、
ＴＣのリード３の幅」：りも広く取った方がよい。
面を参照して訂細に説明Ｊ−る３、第２図（ａ）および
（１））は１本発明による実施例のそれぞれ平面図およ
び側断面図を示したものである。図において、アルミナ
ｊ＋ｌＪ、Ａｌ１１の上にｉ１複数個のボンディング端
子電極２か整列され／こ状態で形成されている。１（！
の複数のり一ド６はそれぞれのボンディング端子組１１
夕２の上に１１７−行に熱電着されている。そして、電
極２の両サイドのエツジ（２０，２１および２２．７３
に、１．って示される）は１図に示すように、ＩＣのリ
ード厚の３０％乃至７０％の高さに相当するレベル寸で
それぞれ絶縁月４に」：って保護されている。この状態
において、ボンティング端子電極２の露出部分の幅は、
ＴＣのリード３の幅」：りも広く取った方がよい。
絶縁材４を形成するには、厚膜印刷法。
またはグリーンシート印刷法など１通常の厚膜絶縁ヘ−
スト、１だはアルミナペーストを用いたスクリーン印刷
、焼成などの周知技術により容易に実現できる。また、
絶縁材４の高さは。
スト、１だはアルミナペーストを用いたスクリーン印刷
、焼成などの周知技術により容易に実現できる。また、
絶縁材４の高さは。
必要があれば、研摩力とによって調整することができる
。
。
端子電極２とを熱圧着ボンディングするときのり一ド乙
のずれや曲りは、絶縁材４によって短絡などの発生から
保護される。寸だ、ボンディング端子電極２に対するＩ
Ｃのリード３の位置合ぜが、絶縁月４によりガイドされ
るために容易と寿る。さらに、上記のように選定された
絶縁材４の高さを基準にすれば、 ＮＯのリードをボ
ンディングしたときのリードの変形度が小さい範囲に限
定されるから、熱圧着ボンディングに於けるボンディン
グ強度が強く、かつ均一化されて、信頼性の高い接続が
得られる。
のずれや曲りは、絶縁材４によって短絡などの発生から
保護される。寸だ、ボンディング端子電極２に対するＩ
Ｃのリード３の位置合ぜが、絶縁月４によりガイドされ
るために容易と寿る。さらに、上記のように選定された
絶縁材４の高さを基準にすれば、 ＮＯのリードをボ
ンディングしたときのリードの変形度が小さい範囲に限
定されるから、熱圧着ボンディングに於けるボンディン
グ強度が強く、かつ均一化されて、信頼性の高い接続が
得られる。
以上の説明により明らかなように１本発明によれば、ボ
ンティング端子電極の両型イドの部分にエツジを蔽う」
こうに絶縁刊を形成することによって、多数の微細なリ
ードを短絡などの危険から保護することができるばかり
でなく、製作が容易で、かつボンディング強度が１勺−
化される点において、信頼性よＰ」：ひ経済性を向−１
−ずべく得られる効果は大きい、３
ンティング端子電極の両型イドの部分にエツジを蔽う」
こうに絶縁刊を形成することによって、多数の微細なリ
ードを短絡などの危険から保護することができるばかり
でなく、製作が容易で、かつボンディング強度が１勺−
化される点において、信頼性よＰ」：ひ経済性を向−１
−ずべく得られる効果は大きい、３
第１図（、）および（＋、） ｉｄｌ、ボンディング端
子電極の従来例の構造を示すそれぞれ乎面Ｉシｌお」：
び細断面図、第２図（ａ）および（１））は１本発明に
よる実施例の構造を示すそれぞれ平面図：Ｉｌ；−Ｊ：
び側断面図である。 図において、１はセラミック基板、２はボンディング端
子電極、３ｉｄＴＣのリ−１・、４は絶縁材、 ２０
，２１，２２．２３＆；ｌ、ボンディング端子電極のエ
ツジである。
子電極の従来例の構造を示すそれぞれ乎面Ｉシｌお」：
び細断面図、第２図（ａ）および（１））は１本発明に
よる実施例の構造を示すそれぞれ平面図：Ｉｌ；−Ｊ：
び側断面図である。 図において、１はセラミック基板、２はボンディング端
子電極、３ｉｄＴＣのリ−１・、４は絶縁材、 ２０
，２１，２２．２３＆；ｌ、ボンディング端子電極のエ
ツジである。
Claims (1)
- １、ビームリードＩＣ，テープキャリアＩＣなどのり−
トが熱圧着ボンディングされ、セラミック基板上に整列
された複数個のボンディング端子電極に於いて、前記整
列されたボンディング端子電極の両サイドのエツジに、
前記ボンディングされたＩＣのリード幅よりも広く前記
ボンディング端子電極の表面を残して、前記ＩＣのリー
ド厚の３０％乃至７０％の高さに和光するレベルで絶縁
材を形成したことを特徴とするボンディング端子電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12658081A JPS5828846A (ja) | 1981-08-14 | 1981-08-14 | ボンデイング端子電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12658081A JPS5828846A (ja) | 1981-08-14 | 1981-08-14 | ボンデイング端子電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828846A true JPS5828846A (ja) | 1983-02-19 |
Family
ID=14938683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12658081A Pending JPS5828846A (ja) | 1981-08-14 | 1981-08-14 | ボンデイング端子電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828846A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143776A1 (en) * | 1998-07-22 | 2001-10-10 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
| JPWO2017199712A1 (ja) * | 2016-05-16 | 2019-02-14 | 株式会社村田製作所 | セラミック電子部品 |
-
1981
- 1981-08-14 JP JP12658081A patent/JPS5828846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143776A1 (en) * | 1998-07-22 | 2001-10-10 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
| EP1143776A4 (en) * | 1998-07-22 | 2006-05-03 | Ibiden Co Ltd | PRINTED PCB AND THEIR MANUFACTURING PROCESS |
| JPWO2017199712A1 (ja) * | 2016-05-16 | 2019-02-14 | 株式会社村田製作所 | セラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336551A (en) | Thick-film printed circuit board and method for producing the same | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| JPS5828846A (ja) | ボンデイング端子電極 | |
| JP2005268672A (ja) | 基板 | |
| JP3736961B2 (ja) | セラミックス基板 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP3091378B2 (ja) | セラミック多層基板 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2005210041A (ja) | 配線基板 | |
| JPH11126853A (ja) | 厚膜回路基板の製造方法 | |
| JP2005136235A (ja) | 配線基板 | |
| JP3801843B2 (ja) | 配線基板の製造方法 | |
| JP3252758B2 (ja) | 配線基板及びその製造方法 | |
| JP2678489B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JPH0957903A (ja) | 多層セラミックス基板およびその製造方法 | |
| JP3373274B2 (ja) | 半導体装置 | |
| JP2004200615A (ja) | 多数個取り配線基板 | |
| JPH01313948A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS58178540A (ja) | 半導体装置 | |
| JPS5954297A (ja) | グリ−ンシ−ト印刷配線基板の製造方法 | |
| JPS6047496A (ja) | セラミツク基板 | |
| JPH0342498B2 (ja) | ||
| JPH02303161A (ja) | 密着型イメージセンサの製造方法 |