JPH11126853A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH11126853A JPH11126853A JP9292411A JP29241197A JPH11126853A JP H11126853 A JPH11126853 A JP H11126853A JP 9292411 A JP9292411 A JP 9292411A JP 29241197 A JP29241197 A JP 29241197A JP H11126853 A JPH11126853 A JP H11126853A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- bonding pad
- silver
- gold
- based conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 金系導体から成るボンディングパッドと銀系
導体或いは銀−白金系導体から成る厚膜回路との接続部
分に、膜厚が異常に薄くなる部分や空洞が発生しない厚
膜回路基板の製造方法を提供する。 【解決手段】 導体層形成工程により導体回路１８、２
０がセラミック基板１２上に固着されるのに先立って、
ボンディングパッド層形成工程により、チップボンディ
ングパッド１４およびワイヤボンディングパッド１６が
セラミック基板１２上に固着されるので、金系導体から
成るチップボンディングパッド１４およびワイヤボンデ
ィングパッド１６と銀系導体或いは銀−白金系導体から
成る導体回路１８、２０との境界部分が異常に薄くなっ
たり、或いは接続部分に空洞の無い厚膜回路基板１０が
得られる。したがって、電気的な信頼性が高められると
ともに、ワイヤボンデイング適性が低下したりするとい
う問題が解消される。
導体或いは銀−白金系導体から成る厚膜回路との接続部
分に、膜厚が異常に薄くなる部分や空洞が発生しない厚
膜回路基板の製造方法を提供する。 【解決手段】 導体層形成工程により導体回路１８、２
０がセラミック基板１２上に固着されるのに先立って、
ボンディングパッド層形成工程により、チップボンディ
ングパッド１４およびワイヤボンディングパッド１６が
セラミック基板１２上に固着されるので、金系導体から
成るチップボンディングパッド１４およびワイヤボンデ
ィングパッド１６と銀系導体或いは銀−白金系導体から
成る導体回路１８、２０との境界部分が異常に薄くなっ
たり、或いは接続部分に空洞の無い厚膜回路基板１０が
得られる。したがって、電気的な信頼性が高められると
ともに、ワイヤボンデイング適性が低下したりするとい
う問題が解消される。
Description
【０００１】
【発明の属する技術分野】本発明は、金系導体からなる
ボンディングパッド層とそのボンディングパッド層と重
複させられることにより電気的に接続される銀系若しく
は銀白金系の導体からなる導体回路層とを基板上に有す
る厚膜回路基板の製造方法に関するものである。
ボンディングパッド層とそのボンディングパッド層と重
複させられることにより電気的に接続される銀系若しく
は銀白金系の導体からなる導体回路層とを基板上に有す
る厚膜回路基板の製造方法に関するものである。
【０００２】
【従来の技術】ＩＣチップ、ダイオードチップ、或いは
トランジスタチップなどの半導体チップを厚膜回路基板
の上に搭載する方法として、半導体チップ上のボンディ
ングパッドと厚膜回路基板上のボンディングパッドとの
間を熱圧着或いは超音波を用いて金線で接続するワイヤ
ボンディング法が知られている。このようなワイヤボン
ディング法では、厚膜側のボンディングパッドは接続の
信頼性を高めるために金系導体で構成することが望まれ
る。この場合、一般に厚膜回路基板が高価となることを
避けるために、ワイヤボンディングされるボンディング
パッドには金系導体が用いられ、他の導体回路部分は銀
系導体或いは銀−白金系導体が用いられる場合がある。
一般にパラジウムは高価であることから、銀−パラジウ
ム系導体よりは銀系導体或いは銀−白金系導体が用いら
れる場合が多くなる傾向にある。
トランジスタチップなどの半導体チップを厚膜回路基板
の上に搭載する方法として、半導体チップ上のボンディ
ングパッドと厚膜回路基板上のボンディングパッドとの
間を熱圧着或いは超音波を用いて金線で接続するワイヤ
ボンディング法が知られている。このようなワイヤボン
ディング法では、厚膜側のボンディングパッドは接続の
信頼性を高めるために金系導体で構成することが望まれ
る。この場合、一般に厚膜回路基板が高価となることを
避けるために、ワイヤボンディングされるボンディング
パッドには金系導体が用いられ、他の導体回路部分は銀
系導体或いは銀−白金系導体が用いられる場合がある。
一般にパラジウムは高価であることから、銀−パラジウ
ム系導体よりは銀系導体或いは銀−白金系導体が用いら
れる場合が多くなる傾向にある。
【０００３】
【発明が解決しようとする課題】ところで、従来では、
銀系厚膜導体ペースト或いは銀−白金系厚膜導体ペース
トが印刷され且つ焼成されることにより上記銀系導体或
いは銀−白金系導体から成る厚膜導体回路が基板上に形
成され、その後に、金系厚膜導体ペーストが印刷され且
つ焼成されることにより、金系導体から成るボンディン
グパッドがその厚膜導体回路の上に重ねられて形成され
ていた。しかしながら、このような従来の厚膜回路基板
によれば、金系導体から成るボンディングパッドと銀系
導体或いは銀−白金系導体から成る厚膜回路との接続部
分では、膜厚が異常に薄くなる部分が発生したり或いは
厚膜の中に大きな空洞が発生し、電気的な信頼性が低下
したり或いはワイヤボンデイング適性が低下したりする
という問題があった。
銀系厚膜導体ペースト或いは銀−白金系厚膜導体ペース
トが印刷され且つ焼成されることにより上記銀系導体或
いは銀−白金系導体から成る厚膜導体回路が基板上に形
成され、その後に、金系厚膜導体ペーストが印刷され且
つ焼成されることにより、金系導体から成るボンディン
グパッドがその厚膜導体回路の上に重ねられて形成され
ていた。しかしながら、このような従来の厚膜回路基板
によれば、金系導体から成るボンディングパッドと銀系
導体或いは銀−白金系導体から成る厚膜回路との接続部
分では、膜厚が異常に薄くなる部分が発生したり或いは
厚膜の中に大きな空洞が発生し、電気的な信頼性が低下
したり或いはワイヤボンデイング適性が低下したりする
という問題があった。
【０００４】本発明は以上の事情を背景として為された
ものであり、その目的とするところは、金系導体から成
るボンディングパッドと銀系導体或いは銀−白金系導体
から成る厚膜回路との接続部分に、膜厚が異常に薄くな
る部分や空洞が発生しない厚膜回路基板の製造方法を提
供することにある。
ものであり、その目的とするところは、金系導体から成
るボンディングパッドと銀系導体或いは銀−白金系導体
から成る厚膜回路との接続部分に、膜厚が異常に薄くな
る部分や空洞が発生しない厚膜回路基板の製造方法を提
供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の要旨とするところは、金線をボンディングす
るために金系導体からなるボンディングパッド層と、そ
のボンディングパッド層と重複させられることにより電
気的に接続される銀系導体若しくは銀白金系導体からな
る導体回路層とを基板上に有する厚膜回路基板の製造方
法であって、(a) 金系の導体ペーストを前記基板の上に
印刷し且つ焼成することにより、前記ボンディングパッ
ド層を形成するボンディングパッド層形成工程と、(b)
そのボンディングパッド層形成工程により形成されたボ
ンディングパッド層の上に、銀系若しくは銀白金系の導
体ペーストを印刷し且つ焼成することにより、前記導体
回路層を形成する導体層形成工程とを、含むことにあ
る。
の本発明の要旨とするところは、金線をボンディングす
るために金系導体からなるボンディングパッド層と、そ
のボンディングパッド層と重複させられることにより電
気的に接続される銀系導体若しくは銀白金系導体からな
る導体回路層とを基板上に有する厚膜回路基板の製造方
法であって、(a) 金系の導体ペーストを前記基板の上に
印刷し且つ焼成することにより、前記ボンディングパッ
ド層を形成するボンディングパッド層形成工程と、(b)
そのボンディングパッド層形成工程により形成されたボ
ンディングパッド層の上に、銀系若しくは銀白金系の導
体ペーストを印刷し且つ焼成することにより、前記導体
回路層を形成する導体層形成工程とを、含むことにあ
る。
【０００６】
【発明の効果】このようにすれば、ボンディングパッド
層形成工程により前記ボンディングパッド層が形成され
た後、そのボンディングパッド層の上に、導体層形成工
程により前記導体回路層が形成されるので、金系導体か
ら成るボンディングパッドと銀系導体或いは銀−白金系
導体から成る厚膜回路との接続部分に、膜厚が異常に薄
くなる部分や空洞が発生しない厚膜回路基板が得られ
る。
層形成工程により前記ボンディングパッド層が形成され
た後、そのボンディングパッド層の上に、導体層形成工
程により前記導体回路層が形成されるので、金系導体か
ら成るボンディングパッドと銀系導体或いは銀−白金系
導体から成る厚膜回路との接続部分に、膜厚が異常に薄
くなる部分や空洞が発生しない厚膜回路基板が得られ
る。
【０００７】
【発明の好適な実施の形態】以下、本発明が適用された
厚膜回路基板１０の構成および製造方法を詳細に説明す
る。
厚膜回路基板１０の構成および製造方法を詳細に説明す
る。
【０００８】図１の厚膜回路基板１０は、たとえばアル
ミナを主成分とするアルミナ基板のようなセラミック基
板１２と、そのセラミック基板１２上に形成されたチッ
プボンデングパッド１４およびワイヤボンデイングパッ
ド１６と、それらチップボンデングパット１４およびワ
イヤボンデイングパッド１６に一端部が重ねられること
によりそれぞれ接続された導体回路１８および２０とを
備えている。上記チップボンデングパット１４およびワ
イヤボンデイングパッド１６は、金系導体を含む厚膜材
料から十μm 程度の厚みに形成され、上記導体回路１８
および２０は、銀系厚膜材料若しくは銀−白金系厚膜材
料にて十μm 程度の厚みに形成されている。
ミナを主成分とするアルミナ基板のようなセラミック基
板１２と、そのセラミック基板１２上に形成されたチッ
プボンデングパッド１４およびワイヤボンデイングパッ
ド１６と、それらチップボンデングパット１４およびワ
イヤボンデイングパッド１６に一端部が重ねられること
によりそれぞれ接続された導体回路１８および２０とを
備えている。上記チップボンデングパット１４およびワ
イヤボンデイングパッド１６は、金系導体を含む厚膜材
料から十μm 程度の厚みに形成され、上記導体回路１８
および２０は、銀系厚膜材料若しくは銀−白金系厚膜材
料にて十μm 程度の厚みに形成されている。
【０００９】上記チップボンデングパッド１４上には、
ＩＣチップ、ダイオードチップ、或いはトランジスタチ
ップなどの半導体チップ２４が、たとえば金−シリコン
共晶合金層を介して、或いは導電性接着剤を介してその
裏面が接着される。また、上記半導体チップ２４の上面
とワイヤボンデイングパッド１６とには、数十μm 程度
の径を有する金ワイヤ２６の両端部が、たとえば熱圧着
或いは熱超音波圧着によりそれぞれ接着される。
ＩＣチップ、ダイオードチップ、或いはトランジスタチ
ップなどの半導体チップ２４が、たとえば金−シリコン
共晶合金層を介して、或いは導電性接着剤を介してその
裏面が接着される。また、上記半導体チップ２４の上面
とワイヤボンデイングパッド１６とには、数十μm 程度
の径を有する金ワイヤ２６の両端部が、たとえば熱圧着
或いは熱超音波圧着によりそれぞれ接着される。
【００１０】上記のように構成された厚膜回路基板１０
は、たとえば図２に示す工程が実施されることにより製
造される。図２において、金パッド印刷工程３０では、
たとえば金粒子（金粉）、結合剤としてのガラスフリッ
ト、ペースト化するための樹脂および溶剤が混練された
金系厚膜導体ペーストを用いてスクリーン印刷されるこ
とにより、前記チップボンディングパッド１４およびワ
イヤボンディングパッド１６に対応する所定厚みの金パ
ターンがセラミック基板１２上に印刷され、且つ乾燥さ
れる。続く金パッド焼成工程３２では、たとえば厚膜焼
成炉を用いて８５０°Ｃ程度の温度で焼成されることに
より、チップボンディングパッド１４およびワイヤボン
ディングパッド１６がセラミック基板１２上に固着され
る。上記金パッド印刷工程３０および金パッド焼成工程
３２は、金系の導体ペーストを用いて印刷し且つ焼成す
ることによりボンディングパッド層をセラミック基板１
２上に形成するボンディングパッド層形成工程に対応し
ている。
は、たとえば図２に示す工程が実施されることにより製
造される。図２において、金パッド印刷工程３０では、
たとえば金粒子（金粉）、結合剤としてのガラスフリッ
ト、ペースト化するための樹脂および溶剤が混練された
金系厚膜導体ペーストを用いてスクリーン印刷されるこ
とにより、前記チップボンディングパッド１４およびワ
イヤボンディングパッド１６に対応する所定厚みの金パ
ターンがセラミック基板１２上に印刷され、且つ乾燥さ
れる。続く金パッド焼成工程３２では、たとえば厚膜焼
成炉を用いて８５０°Ｃ程度の温度で焼成されることに
より、チップボンディングパッド１４およびワイヤボン
ディングパッド１６がセラミック基板１２上に固着され
る。上記金パッド印刷工程３０および金パッド焼成工程
３２は、金系の導体ペーストを用いて印刷し且つ焼成す
ることによりボンディングパッド層をセラミック基板１
２上に形成するボンディングパッド層形成工程に対応し
ている。
【００１１】導体印刷工程３４では、たとえば銀粒子
（銀粉）、或いは銀粒子および白金粒子（銀白金粉）、
結合剤としてのガラスフリット、ペースト化するための
樹脂および溶剤が混練された銀系或いは銀白金系厚膜導
体ペーストを用いてスクリーン印刷されることにより、
前記導体回路１８、２０に対応する所定厚みの導体パタ
ーンがセラミック基板１２上であって前記チップボンデ
ィングパッド１４およびワイヤボンディングパッド１６
の一部に重ねた状態で印刷され、且つ乾燥される。続く
導体焼成工程３６では、たとえば厚膜焼成炉を用いて８
５０°Ｃ程度の温度で焼成されることにより、導体回路
１８、２０がセラミック基板１２上に固着される。上記
導体印刷工程３４および導体焼成工程３６は、銀系或い
は銀白金系の導体ペーストを用いて印刷し且つ焼成する
ことにより導体回路層をセラミック基板１２上に形成す
る導体層形成工程に対応している。
（銀粉）、或いは銀粒子および白金粒子（銀白金粉）、
結合剤としてのガラスフリット、ペースト化するための
樹脂および溶剤が混練された銀系或いは銀白金系厚膜導
体ペーストを用いてスクリーン印刷されることにより、
前記導体回路１８、２０に対応する所定厚みの導体パタ
ーンがセラミック基板１２上であって前記チップボンデ
ィングパッド１４およびワイヤボンディングパッド１６
の一部に重ねた状態で印刷され、且つ乾燥される。続く
導体焼成工程３６では、たとえば厚膜焼成炉を用いて８
５０°Ｃ程度の温度で焼成されることにより、導体回路
１８、２０がセラミック基板１２上に固着される。上記
導体印刷工程３４および導体焼成工程３６は、銀系或い
は銀白金系の導体ペーストを用いて印刷し且つ焼成する
ことにより導体回路層をセラミック基板１２上に形成す
る導体層形成工程に対応している。
【００１２】抵抗体印刷工程３８では、たとえば抵抗体
材料としての酸化ルテニウム粒子（酸化ルテニウム粉、
或いはルテニウム酸ビスマス粉）、結合剤としてのガラ
スフリット、ペースト化するための樹脂および溶剤が混
練された厚膜抵抗ペーストを用いてスクリーン印刷され
ることにより、図示しない抵抗体に対応する所定厚みの
抵抗体パターンがセラミック基板１２上であって導体回
路１８、２０の一部に重ねた状態で印刷され、且つ乾燥
される。続く抵抗焼成工程４０では、たとえば厚膜焼成
炉を用いて８５０°Ｃ程度の温度で焼成されることによ
り、抵抗体がセラミック基板１２上に固着される。
材料としての酸化ルテニウム粒子（酸化ルテニウム粉、
或いはルテニウム酸ビスマス粉）、結合剤としてのガラ
スフリット、ペースト化するための樹脂および溶剤が混
練された厚膜抵抗ペーストを用いてスクリーン印刷され
ることにより、図示しない抵抗体に対応する所定厚みの
抵抗体パターンがセラミック基板１２上であって導体回
路１８、２０の一部に重ねた状態で印刷され、且つ乾燥
される。続く抵抗焼成工程４０では、たとえば厚膜焼成
炉を用いて８５０°Ｃ程度の温度で焼成されることによ
り、抵抗体がセラミック基板１２上に固着される。
【００１３】保護ガラス印刷工程４２では、たとえば保
護層を構成するガラスフリット、ペースト化するための
樹脂および溶剤が混練された厚膜ガラスペーストを用い
てスクリーン印刷されることにより、図示しない保護層
に対応する所定厚みの保護パターンががセラミック基板
１２上に印刷され、且つ乾燥される。続く保護ガラス焼
成工程４４では、たとえば厚膜焼成炉を用いて５００°
Ｃ程度の温度で焼成されることにより、保護ガラス層が
セラミック基板１２上であって上記抵抗体層および導体
層の上に固着される。
護層を構成するガラスフリット、ペースト化するための
樹脂および溶剤が混練された厚膜ガラスペーストを用い
てスクリーン印刷されることにより、図示しない保護層
に対応する所定厚みの保護パターンががセラミック基板
１２上に印刷され、且つ乾燥される。続く保護ガラス焼
成工程４４では、たとえば厚膜焼成炉を用いて５００°
Ｃ程度の温度で焼成されることにより、保護ガラス層が
セラミック基板１２上であって上記抵抗体層および導体
層の上に固着される。
【００１４】上述の工程を経て製造された厚膜回路基板
１０においては、導体層形成工程により導体回路１８、
２０がセラミック基板１２上に固着されるのに先立っ
て、ボンディングパッド層形成工程により、チップボン
ディングパッド１４およびワイヤボンディングパッド１
６がセラミック基板１２上に固着されるので、金系導体
から成るチップボンディングパッド１４およびワイヤボ
ンディングパッド１６と銀系導体或いは銀−白金系導体
から成る導体回路１８、２０との境界部分が異常に薄く
なったり、或いは接続部分に空洞の無い厚膜回路基板１
０が得られる。したがって、電気的な信頼性が高められ
るとともに、ワイヤボンデイング適性が低下したりする
という問題が解消される。
１０においては、導体層形成工程により導体回路１８、
２０がセラミック基板１２上に固着されるのに先立っ
て、ボンディングパッド層形成工程により、チップボン
ディングパッド１４およびワイヤボンディングパッド１
６がセラミック基板１２上に固着されるので、金系導体
から成るチップボンディングパッド１４およびワイヤボ
ンディングパッド１６と銀系導体或いは銀−白金系導体
から成る導体回路１８、２０との境界部分が異常に薄く
なったり、或いは接続部分に空洞の無い厚膜回路基板１
０が得られる。したがって、電気的な信頼性が高められ
るとともに、ワイヤボンデイング適性が低下したりする
という問題が解消される。
【００１５】因みに、図３は、上記図１および図２に示
す厚膜回路基板１０と同様の条件で本発明者等が実験し
た試料５０を示している。図４は、図３の金系導体パタ
ーン５２と銀系或いは銀白金系導体パターン５４との重
なり部分の断面の１０００倍の電子顕微鏡写真を簡単に
示す図である。上記試料５０の一面には、前記チップボ
ンディングパッド１４およびワイヤボンディングパッド
１６と同様の材質および工程によりセラミック基板５２
の上に形成された金系導体パターン５４と、前記導体回
路１８、２０と同様の材質および工程によりその金系導
体パターン５４の一端部の上に重ねた状態で形成された
銀系或いは銀白金系導体パターン５６が設けられてい
る。これら図３および図４に示すように、金系導体パタ
ーン５２と銀系或いは銀白金系導体パターン５４との重
なり部分は、互いに緻密な組織で連続させられており、
何らの空洞も存在しない。
す厚膜回路基板１０と同様の条件で本発明者等が実験し
た試料５０を示している。図４は、図３の金系導体パタ
ーン５２と銀系或いは銀白金系導体パターン５４との重
なり部分の断面の１０００倍の電子顕微鏡写真を簡単に
示す図である。上記試料５０の一面には、前記チップボ
ンディングパッド１４およびワイヤボンディングパッド
１６と同様の材質および工程によりセラミック基板５２
の上に形成された金系導体パターン５４と、前記導体回
路１８、２０と同様の材質および工程によりその金系導
体パターン５４の一端部の上に重ねた状態で形成された
銀系或いは銀白金系導体パターン５６が設けられてい
る。これら図３および図４に示すように、金系導体パタ
ーン５２と銀系或いは銀白金系導体パターン５４との重
なり部分は、互いに緻密な組織で連続させられており、
何らの空洞も存在しない。
【００１６】これに対し、図５は、上記金系導体パター
ン５２と銀系或いは銀白金系導体パターン５４との重な
りを逆とした従来の工程と同様の試料６０を示す図３に
対応する図であり、図６は、図５の金系導体パターン５
２と銀系或いは銀白金系導体パターン５４との重なり部
分の断面の１０００倍の電子顕微鏡写真を簡単に示す図
である。上記図５に示すように、金系導体パターン５２
と銀系或いは銀白金系導体パターン５４との境界部分の
金系導体パターン５２の膜厚が大幅に薄くなるとともに
それらの重なり部分の表面には不規則な大きな凹凸６２
が形成され、また図６の断面に示すように、金系導体パ
ターン５２と銀系或いは銀白金系導体パターン５４との
重なり部分には、複数の巨大な空洞６４が形成されてい
る。銀系或いは銀白金系導体パターン５４は体積収縮が
大きく、後から重ねられる金系導体パターン５２と合金
化し易いという性質があると考えられる。
ン５２と銀系或いは銀白金系導体パターン５４との重な
りを逆とした従来の工程と同様の試料６０を示す図３に
対応する図であり、図６は、図５の金系導体パターン５
２と銀系或いは銀白金系導体パターン５４との重なり部
分の断面の１０００倍の電子顕微鏡写真を簡単に示す図
である。上記図５に示すように、金系導体パターン５２
と銀系或いは銀白金系導体パターン５４との境界部分の
金系導体パターン５２の膜厚が大幅に薄くなるとともに
それらの重なり部分の表面には不規則な大きな凹凸６２
が形成され、また図６の断面に示すように、金系導体パ
ターン５２と銀系或いは銀白金系導体パターン５４との
重なり部分には、複数の巨大な空洞６４が形成されてい
る。銀系或いは銀白金系導体パターン５４は体積収縮が
大きく、後から重ねられる金系導体パターン５２と合金
化し易いという性質があると考えられる。
【００１７】以上、本発明の一実施例を図面を用いて説
明したが、本発明はその他の態様においても適用され
る。
明したが、本発明はその他の態様においても適用され
る。
【００１８】たとえば、前述の実施例の厚膜回路基板１
０は、抵抗体および保護ガラス層を備えていたが、それ
ら抵抗体および保護ガラス層を備えないものであっても
よく、反対に、たとえば絶縁層や上側導体層などの他の
厚膜層が備えられたものであっても差し支えない。すな
わち、前述の厚膜回路基板１０は、４回の焼成を経て製
造されるものであったが、３回以下の焼成、或いは５回
以上の焼成を経て製造されるものであっても差し支えな
い。
０は、抵抗体および保護ガラス層を備えていたが、それ
ら抵抗体および保護ガラス層を備えないものであっても
よく、反対に、たとえば絶縁層や上側導体層などの他の
厚膜層が備えられたものであっても差し支えない。すな
わち、前述の厚膜回路基板１０は、４回の焼成を経て製
造されるものであったが、３回以下の焼成、或いは５回
以上の焼成を経て製造されるものであっても差し支えな
い。
【００１９】なお、上述したのはあくまでも本発明の一
実施例であり、本発明はその趣旨をその主旨を逸脱しな
い範囲において種々の変更が加えられ得るものである。
実施例であり、本発明はその趣旨をその主旨を逸脱しな
い範囲において種々の変更が加えられ得るものである。
【図１】本発明が適用された厚膜回路基板の要部を説明
する断面図である。
する断面図である。
【図２】図１の実施例の厚膜回路基板の製造工程を説明
する工程図である。
する工程図である。
【図３】図１の厚膜回路基板におけるチップボンディン
グパッドおよびワイヤボンディングパッドと同様の材質
および工程によりセラミック基板の上に形成された金系
導体パターンの上に、図１の導体回路と同様の材質およ
び工程によりその金系導体パターンの一端部の上に重ね
た状態で形成された銀系或いは銀白金系導体パターンを
形成した試料の要部を示す平面図である。
グパッドおよびワイヤボンディングパッドと同様の材質
および工程によりセラミック基板の上に形成された金系
導体パターンの上に、図１の導体回路と同様の材質およ
び工程によりその金系導体パターンの一端部の上に重ね
た状態で形成された銀系或いは銀白金系導体パターンを
形成した試料の要部を示す平面図である。
【図４】図３の試料の要部断面を拡大した電子顕微鏡写
真を簡単に説明する図である。
真を簡単に説明する図である。
【図５】図１の厚膜回路基板におけるチップボンディン
グパッドおよびワイヤボンディングパッドと同様の材質
および工程によりセラミック基板の上に形成された金系
導体パターンの下に、図１の導体回路と同様の材質およ
び工程によりその金系導体パターンの一端部の上に重ね
た状態で形成された銀系或いは銀白金系導体パターンを
形成した試料の要部を示す平面図である。
グパッドおよびワイヤボンディングパッドと同様の材質
および工程によりセラミック基板の上に形成された金系
導体パターンの下に、図１の導体回路と同様の材質およ
び工程によりその金系導体パターンの一端部の上に重ね
た状態で形成された銀系或いは銀白金系導体パターンを
形成した試料の要部を示す平面図である。
【図６】図５の試料の要部断面を拡大した電子顕微鏡写
真を簡単に説明する図である。
真を簡単に説明する図である。
１０：厚膜回路基板 １２：セラミック基板 １４：チップボンディングパッド（ボンディングパッド
層） １６：ワイヤボンディングパッド（ボンディングパッド
層） １８、２０：導体回路（導体回路層） ３０：金バッド印刷工程、３２：金バッド焼成工程（ボ
ンディングパッド層形成工程） ３４：導体印刷工程、３６：導体焼成工程（導体層形成
工程）
層） １６：ワイヤボンディングパッド（ボンディングパッド
層） １８、２０：導体回路（導体回路層） ３０：金バッド印刷工程、３２：金バッド焼成工程（ボ
ンディングパッド層形成工程） ３４：導体印刷工程、３６：導体焼成工程（導体層形成
工程）
Claims (1)
- 【請求項１】 金線をボンディングするために金系導体
からなるボンディングパッド層と、該ボンディングパッ
ド層と重複させられることにより電気的に接続される銀
系導体若しくは銀白金系導体からなる導体回路層とを基
板上に有する厚膜回路基板の製造方法であって、 金系の導体ペーストを前記基板の上に印刷し且つ焼成す
ることにより、前記ボンディングパッド層を形成するボ
ンディングパッド層形成工程と、 該ボンディングパッド層形成工程により形成されたボン
ディングパッド層の上に、銀系若しくは銀白金系の導体
ペーストを印刷し且つ焼成することにより、前記導体回
路層を形成する導体層形成工程と、 を、含むことを特徴とする厚膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9292411A JPH11126853A (ja) | 1997-10-24 | 1997-10-24 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9292411A JPH11126853A (ja) | 1997-10-24 | 1997-10-24 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126853A true JPH11126853A (ja) | 1999-05-11 |
Family
ID=17781446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9292411A Pending JPH11126853A (ja) | 1997-10-24 | 1997-10-24 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126853A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216602A (ja) * | 2011-03-31 | 2012-11-08 | Rohm Co Ltd | Ｌｅｄ光源基板およびｌｅｄランプ |
| US9726357B2 (en) | 2013-02-06 | 2017-08-08 | Sharp Kabushiki Kaisha | Light-emitting device |
| CN110613167A (zh) * | 2019-09-17 | 2019-12-27 | 深圳市新宜康科技股份有限公司 | 雾化器微孔陶瓷加热装置及其制备工艺 |
| KR20220029023A (ko) * | 2020-09-01 | 2022-03-08 | 정라파엘 | 엑스선 튜브의 제조 방법 |
-
1997
- 1997-10-24 JP JP9292411A patent/JPH11126853A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216602A (ja) * | 2011-03-31 | 2012-11-08 | Rohm Co Ltd | Ｌｅｄ光源基板およびｌｅｄランプ |
| US9726357B2 (en) | 2013-02-06 | 2017-08-08 | Sharp Kabushiki Kaisha | Light-emitting device |
| CN110613167A (zh) * | 2019-09-17 | 2019-12-27 | 深圳市新宜康科技股份有限公司 | 雾化器微孔陶瓷加热装置及其制备工艺 |
| KR20220029023A (ko) * | 2020-09-01 | 2022-03-08 | 정라파엘 | 엑스선 튜브의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5227583A (en) | Ceramic package and method for making same | |
| JPH06342853A (ja) | 半導体素子用パッケージ | |
| JPH11126853A (ja) | 厚膜回路基板の製造方法 | |
| JP3896333B2 (ja) | 厚膜多層配線基板 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP2667486B2 (ja) | セラミックス回路基板 | |
| JP3080491B2 (ja) | 配線パターン | |
| JP3250941B2 (ja) | 配線基板 | |
| JP3270803B2 (ja) | 配線基板 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP2828578B2 (ja) | 半導体装置 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH05166868A (ja) | ワイヤボンディング用印刷配線基板 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0365034B2 (ja) | ||
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 | |
| JPH0312988A (ja) | 金導体厚膜印刷配線基板 | |
| JP2000208895A (ja) | 配線基板およびその製造方法 |