JP2828578B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2828578B2 JP2828578B2 JP5295314A JP29531493A JP2828578B2 JP 2828578 B2 JP2828578 B2 JP 2828578B2 JP 5295314 A JP5295314 A JP 5295314A JP 29531493 A JP29531493 A JP 29531493A JP 2828578 B2 JP2828578 B2 JP 2828578B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor element
- lead terminals
- metallized wiring
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピューター等の情報
処理装置に実装される半導体装置に関し、より詳細には
半導体素子を樹脂でモールドして成る半導体装置に関す
るものである。
処理装置に実装される半導体装置に関し、より詳細には
半導体素子を樹脂でモールドして成る半導体装置に関す
るものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
実装される樹脂モールドタイプの半導体装置は半導体素
子と、上面に半導体素子が搭載される搭載部及び該搭載
部周辺から外周部に向かって延びる複数個のメタライズ
配線層を有する絶縁基体と、前記メタライズ配線層の絶
縁基体外周部にロウ付け接合される複数個の外部リード
端子と、エポキシ等の樹脂から成るモールド樹脂とから
構成されており、絶縁基体の搭載部に半導体素子をロウ
材を介し固定するとともに、半導体素子の各電極をメタ
ライズ配線層にボンディングワイヤを介して電気的に接
続し、しかる後、これを所定の治具内にセットするとと
もに治具内にエポキシ等の液状樹脂を滴下注入し、注入
した樹脂を１８０℃程度の温度、１００ｋｇｆ／ｃｍ2
の圧力を加えて熱硬化させ、半導体素子、絶縁基体及び
外部リード端子の一部をモールド樹脂で被覆することに
よって製作されている。
実装される樹脂モールドタイプの半導体装置は半導体素
子と、上面に半導体素子が搭載される搭載部及び該搭載
部周辺から外周部に向かって延びる複数個のメタライズ
配線層を有する絶縁基体と、前記メタライズ配線層の絶
縁基体外周部にロウ付け接合される複数個の外部リード
端子と、エポキシ等の樹脂から成るモールド樹脂とから
構成されており、絶縁基体の搭載部に半導体素子をロウ
材を介し固定するとともに、半導体素子の各電極をメタ
ライズ配線層にボンディングワイヤを介して電気的に接
続し、しかる後、これを所定の治具内にセットするとと
もに治具内にエポキシ等の液状樹脂を滴下注入し、注入
した樹脂を１８０℃程度の温度、１００ｋｇｆ／ｃｍ2
の圧力を加えて熱硬化させ、半導体素子、絶縁基体及び
外部リード端子の一部をモールド樹脂で被覆することに
よって製作されている。
【０００３】かかる従来の半導体装置は半導体素子及び
外部リード端子の一部をエポキシ樹脂等のモールド樹脂
で被覆した後、外部リード端子を折り曲げ金型により下
方に折り曲げ、各外部リード端子の折り曲げた先端部を
外部電気回路に接続することによって内部の半導体素子
を外部電気回路に電気的に接続するようになっている。
外部リード端子の一部をエポキシ樹脂等のモールド樹脂
で被覆した後、外部リード端子を折り曲げ金型により下
方に折り曲げ、各外部リード端子の折り曲げた先端部を
外部電気回路に接続することによって内部の半導体素子
を外部電気回路に電気的に接続するようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂で被覆する際、モールド樹脂
が硬化する時に中心方向に向かう大きな収縮が生じ、こ
れが四角形状を成す絶縁基体の上面で、外周部の略全周
にわたってロウ付けされている各外部リード端子に作用
し、絶縁基体の各角部側にロウ付けされている外部リー
ド端子にはねじれのある大きな反りを、また絶縁基体の
各辺中央部にロウ付けされている外部リード端子にはね
じれの少ない小さな反りを発生させ、各外部リード端子
に不均一の変形を起こさせる。そのためこの各外部リー
ド端子を外部電気回路に接続するために折り曲げ金型に
より下方に折り曲げると、前記外部リード端子は不均一
に変形を起こしているため、先端が不揃いとなり、その
結果、全ての外部リード端子を外部電気回路に正確、且
つ確実に接続することが困難となる欠点を有していた。
来の半導体装置は絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂で被覆する際、モールド樹脂
が硬化する時に中心方向に向かう大きな収縮が生じ、こ
れが四角形状を成す絶縁基体の上面で、外周部の略全周
にわたってロウ付けされている各外部リード端子に作用
し、絶縁基体の各角部側にロウ付けされている外部リー
ド端子にはねじれのある大きな反りを、また絶縁基体の
各辺中央部にロウ付けされている外部リード端子にはね
じれの少ない小さな反りを発生させ、各外部リード端子
に不均一の変形を起こさせる。そのためこの各外部リー
ド端子を外部電気回路に接続するために折り曲げ金型に
より下方に折り曲げると、前記外部リード端子は不均一
に変形を起こしているため、先端が不揃いとなり、その
結果、全ての外部リード端子を外部電気回路に正確、且
つ確実に接続することが困難となる欠点を有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子を折り曲げた際、各外部
リード端子の先端が揃うのを可能とし、各外部リード端
子を外部電気回路に正確、且つ確実に電気的に接続する
ことができる半導体装置を提供することにある。
で、その目的は外部リード端子を折り曲げた際、各外部
リード端子の先端が揃うのを可能とし、各外部リード端
子を外部電気回路に正確、且つ確実に電気的に接続する
ことができる半導体装置を提供することにある。
【０００６】
【０００７】
【課題を解決するための手段】本発明は、主面中央部に
半導体素子が搭載された四角形状の絶縁基体と、前記絶
縁基体の主面から側面の厚さ方向中央域にかけて被着さ
れ、半導体素子の電極が電気的に接続される複数のメタ
ライズ配線層と、前記各メタライズ配線層に取着される
多数の外部リード端子と、前記絶縁基体、半導体素子、
メタライズ配線層及び外部リード端子の一部を被覆する
モールド樹脂とから成る半導体装置であって、前記外部
リード端子はメタライズ配線層のうち絶縁基体側面の厚
さ方向中央域の領域に取着され、絶縁基体の厚さ方向の
中央域からモールド樹脂外に延出していることを特徴と
するものである。
半導体素子が搭載された四角形状の絶縁基体と、前記絶
縁基体の主面から側面の厚さ方向中央域にかけて被着さ
れ、半導体素子の電極が電気的に接続される複数のメタ
ライズ配線層と、前記各メタライズ配線層に取着される
多数の外部リード端子と、前記絶縁基体、半導体素子、
メタライズ配線層及び外部リード端子の一部を被覆する
モールド樹脂とから成る半導体装置であって、前記外部
リード端子はメタライズ配線層のうち絶縁基体側面の厚
さ方向中央域の領域に取着され、絶縁基体の厚さ方向の
中央域からモールド樹脂外に延出していることを特徴と
するものである。
【０００８】
【作用】本発明の半導体装置においては外部リード端子
をモールド樹脂の収縮が小さい絶縁基体の厚さ方向の中
央域から外部に延出させたため、各外部リード端子には
モールド樹脂の収縮に伴う大きな力が作用し不均一な変
形を起こさせることはほとんどなく、その結果これによ
って各外部リード端子を折り曲げ金型で折り曲げた時、
各外部リード端子の先端はその全てが揃い、各外部リー
ド端子を外部電気回路に正確、且つ確実に電気的に接続
することが可能となる。
をモールド樹脂の収縮が小さい絶縁基体の厚さ方向の中
央域から外部に延出させたため、各外部リード端子には
モールド樹脂の収縮に伴う大きな力が作用し不均一な変
形を起こさせることはほとんどなく、その結果これによ
って各外部リード端子を折り曲げ金型で折り曲げた時、
各外部リード端子の先端はその全てが揃い、各外部リー
ド端子を外部電気回路に正確、且つ確実に電気的に接続
することが可能となる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【００１０】図１は本発明の半導体装置の一実施例を示
す断面図であり、１は絶縁基体、２は半導体素子であ
る。
す断面図であり、１は絶縁基体、２は半導体素子であ
る。
【００１１】前記絶縁基体１はその上面中央部に半導体
素子２を搭載するための搭載部１ａを有し、該搭載部１
ａには半導体素子２が樹脂、ガラス等の接着材を介し固
定されている。
素子２を搭載するための搭載部１ａを有し、該搭載部１
ａには半導体素子２が樹脂、ガラス等の接着材を介し固
定されている。
【００１２】前記絶縁基体１は窒化アルミニウム質焼結
体、酸化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等のセラミックス材料、或いはエポキシ
樹脂等の有機材料から成り、例えば窒化アルミニウム質
焼結体から成る場合には、主原料としての窒化アルミニ
ウム（ＡｌＮ）粉末に焼結助剤としてのイットリア（Ｙ
2 Ｏ3 ）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）
及び適当な有機溶剤、溶媒を添加混合して原料粉末を調
整し、次に前記原料粉末を所定の金型内に充填するとと
もにこれを一定の圧力で押圧して成形し、しかる後、前
記成形体を約１８００℃の温度で焼成することによって
製作される。
体、酸化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等のセラミックス材料、或いはエポキシ
樹脂等の有機材料から成り、例えば窒化アルミニウム質
焼結体から成る場合には、主原料としての窒化アルミニ
ウム（ＡｌＮ）粉末に焼結助剤としてのイットリア（Ｙ
2 Ｏ3 ）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）
及び適当な有機溶剤、溶媒を添加混合して原料粉末を調
整し、次に前記原料粉末を所定の金型内に充填するとと
もにこれを一定の圧力で押圧して成形し、しかる後、前
記成形体を約１８００℃の温度で焼成することによって
製作される。
【００１３】また前記窒化アルミニウム質焼結体から成
る絶縁基体１はその上面の半導体素子搭載部１ａ周辺よ
り側面の厚さ方向中央域にかけて複数のメタライズ配線
層３が被着されており、該メタライズ配線層３の半導体
素子搭載部１ａ周辺には半導体素子２の各電極がボンデ
ィングワイヤ４を介して電気的に接続され、また絶縁基
体１の側面で厚さ方向の中央域に位置する領域には外部
電気回路と接続される外部リード端子５が銀ロウ等のロ
ウ材を介して取着される。
る絶縁基体１はその上面の半導体素子搭載部１ａ周辺よ
り側面の厚さ方向中央域にかけて複数のメタライズ配線
層３が被着されており、該メタライズ配線層３の半導体
素子搭載部１ａ周辺には半導体素子２の各電極がボンデ
ィングワイヤ４を介して電気的に接続され、また絶縁基
体１の側面で厚さ方向の中央域に位置する領域には外部
電気回路と接続される外部リード端子５が銀ロウ等のロ
ウ材を介して取着される。
【００１４】前記メタライズ配線層３は例えばタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを絶縁基体１となる成形体に予
め従来周知のスクリーン印刷法等により印刷塗布してお
くことによって絶縁基体１上面の半導体素子搭載部１ａ
周辺から側面の厚さ方向中央域にかけて被着形成され
る。
テン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを絶縁基体１となる成形体に予
め従来周知のスクリーン印刷法等により印刷塗布してお
くことによって絶縁基体１上面の半導体素子搭載部１ａ
周辺から側面の厚さ方向中央域にかけて被着形成され
る。
【００１５】尚、前記メタライズ配線層３はその露出す
る表面にニッケル、金等の良導電性で、且つ耐蝕性に優
れた金属をメッキ法により１. ０乃至２０. ０μｍの厚
みに層着させておくとメタライズ配線層３の酸化腐食を
有効に防止することができるとともにメタライズ配線層
３とボンディングワイヤ４との接続及びメタライズ配線
層３と外部リード端子５とのロウ付けを極めて強固なも
のとなすことができる。従って、前記メタライズ配線層
３の酸化腐食を防止し、メタライズ配線層３とボンディ
ングワイヤ４との接続及びメタライズ配線層３と外部リ
ード端子５とのロウ付けを強固とするにはメタライズ配
線層３の露出する表面にニッケル、金等を１. ０乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
る表面にニッケル、金等の良導電性で、且つ耐蝕性に優
れた金属をメッキ法により１. ０乃至２０. ０μｍの厚
みに層着させておくとメタライズ配線層３の酸化腐食を
有効に防止することができるとともにメタライズ配線層
３とボンディングワイヤ４との接続及びメタライズ配線
層３と外部リード端子５とのロウ付けを極めて強固なも
のとなすことができる。従って、前記メタライズ配線層
３の酸化腐食を防止し、メタライズ配線層３とボンディ
ングワイヤ４との接続及びメタライズ配線層３と外部リ
ード端子５とのロウ付けを強固とするにはメタライズ配
線層３の露出する表面にニッケル、金等を１. ０乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
【００１６】また前記メタライズ配線層３にロウ付けさ
れる外部リード端子５は搭載する半導体素子２を外部電
気回路に接続する作用を為し、外部リード端子５を外部
電気回路に接続することによって搭載される半導体素子
２はメタライズ配線層３及び外部リード端子５を介し外
部電気回路と電気的に接続されることとなる。
れる外部リード端子５は搭載する半導体素子２を外部電
気回路に接続する作用を為し、外部リード端子５を外部
電気回路に接続することによって搭載される半導体素子
２はメタライズ配線層３及び外部リード端子５を介し外
部電気回路と電気的に接続されることとなる。
【００１７】前記メタライズ配線層３にロウ付けされた
外部リード端子５はコバール金属（ＦｅーＮｉーＣｏ合
金）や４２アロイ（鉄ーニッケル合金）等の金属材料か
ら成り、コバール金属等のインゴット（塊）を圧延加工
法や打ち抜き加工法、折り曲げ加工法等、従来周知の金
属加工法を採用することによって所定の形状に形成さ
れ、絶縁基体１の側面中央域（絶縁基体１の厚さ方向の
中央域）において、絶縁基体１の側面に対し垂直方向に
ロウ付けされる。
外部リード端子５はコバール金属（ＦｅーＮｉーＣｏ合
金）や４２アロイ（鉄ーニッケル合金）等の金属材料か
ら成り、コバール金属等のインゴット（塊）を圧延加工
法や打ち抜き加工法、折り曲げ加工法等、従来周知の金
属加工法を採用することによって所定の形状に形成さ
れ、絶縁基体１の側面中央域（絶縁基体１の厚さ方向の
中央域）において、絶縁基体１の側面に対し垂直方向に
ロウ付けされる。
【００１８】
【００１９】前記上面に半導体素子２及び外部リード端
子５が接合固定された絶縁基体１は更に外部リード端子
５の一部を残してエポキシ樹脂等のモールド樹脂６で被
覆され、半導体素子２を外気から完全に遮断することに
よって最終製品としての半導体装置となる。
子５が接合固定された絶縁基体１は更に外部リード端子
５の一部を残してエポキシ樹脂等のモールド樹脂６で被
覆され、半導体素子２を外気から完全に遮断することに
よって最終製品としての半導体装置となる。
【００２０】前記半導体素子や外部リード端子５等のモ
ールド樹脂６による被覆は、上面に半導体素子２が、側
面に外部リード端子５が接合固定された絶縁基体１を所
定治具内にセットするとともに、エポキシ系液状樹脂を
滴下注入し、しかる後、注入した樹脂を１８０℃程度の
温度、１００Ｋｇｆ／ｃｍ2 の圧力を加え熱硬化させる
ことによって行われる。この場合、外部リード端子５は
絶縁基体１の側面で、厚さ方向の中央域に位置するた
め、絶縁基体１、半導体素子２及び外部リード端子５の
一部をモールド樹脂６で被覆する際、絶縁基体１の側面
側領域におけるモールド樹脂６の収縮は絶得間基体１の
存在により抑制されて小さくなり、その結果、絶縁基体
１の側面にある各外部リード端子５に大きな収縮力が作
用して各外部リード端子５に不均一な変形を起こさせる
ことはなく、各外部リード端子５を外部電気回路に接続
するために折り曲げ金型で図中の点線の如く折り曲げた
時、各外部リード端子５の先端は全てが揃い、各外部リ
ード端子５を外部電気回路に正確、かつ確実に電気的接
続することが可能となる。
ールド樹脂６による被覆は、上面に半導体素子２が、側
面に外部リード端子５が接合固定された絶縁基体１を所
定治具内にセットするとともに、エポキシ系液状樹脂を
滴下注入し、しかる後、注入した樹脂を１８０℃程度の
温度、１００Ｋｇｆ／ｃｍ2 の圧力を加え熱硬化させる
ことによって行われる。この場合、外部リード端子５は
絶縁基体１の側面で、厚さ方向の中央域に位置するた
め、絶縁基体１、半導体素子２及び外部リード端子５の
一部をモールド樹脂６で被覆する際、絶縁基体１の側面
側領域におけるモールド樹脂６の収縮は絶得間基体１の
存在により抑制されて小さくなり、その結果、絶縁基体
１の側面にある各外部リード端子５に大きな収縮力が作
用して各外部リード端子５に不均一な変形を起こさせる
ことはなく、各外部リード端子５を外部電気回路に接続
するために折り曲げ金型で図中の点線の如く折り曲げた
時、各外部リード端子５の先端は全てが揃い、各外部リ
ード端子５を外部電気回路に正確、かつ確実に電気的接
続することが可能となる。
【００２１】
【００２２】
【００２３】
【００２４】かくして本発明の半導体装置によれば、外
部リード端子５を外部電気回路に接続させ、内部の半導
体素子２を外部電気回路に電気的に接続することによっ
てコンピュータ等の情報処理装置に実装されることとな
る。
部リード端子５を外部電気回路に接続させ、内部の半導
体素子２を外部電気回路に電気的に接続することによっ
てコンピュータ等の情報処理装置に実装されることとな
る。
【００２５】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では絶縁
基体１に窒化アルミニウム質焼結体を使用したが、これ
を酸化アルミニウム質焼結体やムライト質焼結体等の他
のセラミックス材料、或いはエポキシ樹脂等の有機材料
で形成してもよい。絶縁基体１をエポキシ樹脂等の有機
材料で形成する場合には半導体素子２の各電極と外部リ
ード端子５の電気的接続はエポキシ樹脂製絶縁基体１の
表面に例えば銅やアルミニウム等の金属から成る箔を接
着剤を介して接着するとともにこれを所定パターンにエ
ッチング処理して絶縁基体１表面に配線膜を被着させ、
次に前記配線膜の一端に外部リード端子５を半田や導電
性接着剤により電気的導通をもって取着するとともに他
端に半導体素子２の各電極に接続されたボンディングワ
イヤ４を接合させることによって行われる。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では絶縁
基体１に窒化アルミニウム質焼結体を使用したが、これ
を酸化アルミニウム質焼結体やムライト質焼結体等の他
のセラミックス材料、或いはエポキシ樹脂等の有機材料
で形成してもよい。絶縁基体１をエポキシ樹脂等の有機
材料で形成する場合には半導体素子２の各電極と外部リ
ード端子５の電気的接続はエポキシ樹脂製絶縁基体１の
表面に例えば銅やアルミニウム等の金属から成る箔を接
着剤を介して接着するとともにこれを所定パターンにエ
ッチング処理して絶縁基体１表面に配線膜を被着させ、
次に前記配線膜の一端に外部リード端子５を半田や導電
性接着剤により電気的導通をもって取着するとともに他
端に半導体素子２の各電極に接続されたボンディングワ
イヤ４を接合させることによって行われる。
【００２６】また前記外部リード端子５はその表面にニ
ッケル（Ｎｉ）、金（Ａｕ）等のロウ材と濡れ性が良
く、且つ耐蝕性に優れた金属をメッキ法等により１．０
乃至２０．０μｍの厚みに層着させておくと外部リード
端子５の酸化腐食を有効に防止することができるととも
に外部リード端子５と外部電気回路との電気的接続を確
実、強固なものとなすことができる。従って、外部リー
ド端子５の表面にはロウ材と濡れ性が良く、且つ耐蝕性
に優れた金属を１．０乃至２０．０μｍの厚みに層着さ
せておくことが好ましい。
ッケル（Ｎｉ）、金（Ａｕ）等のロウ材と濡れ性が良
く、且つ耐蝕性に優れた金属をメッキ法等により１．０
乃至２０．０μｍの厚みに層着させておくと外部リード
端子５の酸化腐食を有効に防止することができるととも
に外部リード端子５と外部電気回路との電気的接続を確
実、強固なものとなすことができる。従って、外部リー
ド端子５の表面にはロウ材と濡れ性が良く、且つ耐蝕性
に優れた金属を１．０乃至２０．０μｍの厚みに層着さ
せておくことが好ましい。
【００２７】
【発明の効果】本発明の半導体装置は、半導体素子の搭
載される絶縁基体に接合された外部リード端子を絶縁基
体の厚さ方向の中央域からモールド樹脂外に延出させる
ようになしたため、絶縁基体、半導体素子及び外部リー
ド端子の一部等をモールド樹脂で被覆する際、絶縁基体
の側面側領域におけるモールド樹脂の収縮は絶縁基体の
存在により抑止されて小さくなり、その結果、絶縁基体
の側面、即ち厚さ方向中央域にある各外部リード端子に
大きな収縮力が作用して各外部リード端子に不均一な変
形を起こさせることは皆無となり、これによって各外部
リード端子を折り曲げ金型で折り曲げた時、各外部リー
ド端子の先端はその全てが揃い、各外部リード端子を外
部電気回路に正確、且つ確実に電気的に接続することが
可能となる。
載される絶縁基体に接合された外部リード端子を絶縁基
体の厚さ方向の中央域からモールド樹脂外に延出させる
ようになしたため、絶縁基体、半導体素子及び外部リー
ド端子の一部等をモールド樹脂で被覆する際、絶縁基体
の側面側領域におけるモールド樹脂の収縮は絶縁基体の
存在により抑止されて小さくなり、その結果、絶縁基体
の側面、即ち厚さ方向中央域にある各外部リード端子に
大きな収縮力が作用して各外部リード端子に不均一な変
形を起こさせることは皆無となり、これによって各外部
リード端子を折り曲げ金型で折り曲げた時、各外部リー
ド端子の先端はその全てが揃い、各外部リード端子を外
部電気回路に正確、且つ確実に電気的に接続することが
可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】本発明の半導体装置の他の実施例を示す断面図
である。
である。
Claims (1)
- 【請求項１】主面中央部に半導体素子が搭載された四角
形状の絶縁基体と、前記絶縁基体の主面から側面の厚さ
方向中央域にかけて被着され、半導体素子の電極が電気
的に接続される複数のメタライズ配線層と、前記各メタ
ライズ配線層に取着される多数の外部リード端子と、前
記絶縁基体、半導体素子、メタライズ配線層及び外部リ
ード端子の一部を被覆するモールド樹脂とから成る半導
体装置であって、前記外部リード端子はメタライズ配線
層のうち絶縁基体側面の厚さ方向中央域の領域に取着さ
れ、絶縁基体の厚さ方向の中央域からモールド樹脂外に
延出していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295314A JP2828578B2 (ja) | 1993-07-29 | 1993-11-25 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18787993 | 1993-07-29 | ||
| JP5-187879 | 1993-07-29 | ||
| JP5295314A JP2828578B2 (ja) | 1993-07-29 | 1993-11-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794655A JPH0794655A (ja) | 1995-04-07 |
| JP2828578B2 true JP2828578B2 (ja) | 1998-11-25 |
Family
ID=26504620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295314A Expired - Fee Related JP2828578B2 (ja) | 1993-07-29 | 1993-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828578B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064544Y2 (ja) * | 1988-12-21 | 1994-02-02 | 日本ケミコン株式会社 | リードフレーム |
-
1993
- 1993-11-25 JP JP5295314A patent/JP2828578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794655A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995028740A1 (en) | Electronic package having improved wire bonding capability | |
| WO2007052476A1 (ja) | 電子回路装置およびその製造方法 | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP2828578B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6318335B2 (ja) | ||
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4307184B2 (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP3281778B2 (ja) | 半導体装置 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3457748B2 (ja) | 配線基板 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP3213880B2 (ja) | 高周波半導体装置 | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JPH075642Y2 (ja) | 固定部材付集積回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |