JPH01313948A - 厚膜回路基板及びその製造方法 - Google Patents

厚膜回路基板及びその製造方法

Info

Publication number
JPH01313948A
JPH01313948A JP63145015A JP14501588A JPH01313948A JP H01313948 A JPH01313948 A JP H01313948A JP 63145015 A JP63145015 A JP 63145015A JP 14501588 A JP14501588 A JP 14501588A JP H01313948 A JPH01313948 A JP H01313948A
Authority
JP
Japan
Prior art keywords
circuit board
layer
thick film
film circuit
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63145015A
Other languages
English (en)
Other versions
JP2584730B2 (ja
Inventor
Kazutaka Suzuki
一高 鈴木
Yoshifumi Saiki
斎木　敬文
Sadaaki Kurata
倉田　定明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63145015A priority Critical patent/JP2584730B2/ja
Publication of JPH01313948A publication Critical patent/JPH01313948A/ja
Application granted granted Critical
Publication of JP2584730B2 publication Critical patent/JP2584730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、その上に電子装置を搭載する厚膜回路基板及
びその製造方法に関し、特に、絶縁基板の表面上に所定
の形状の導体層及び絶縁層を形成してなる厚膜回路基板
及びその製造方法に関する。
［従来の技術］ 従来、トランジスタやＩＣ回路等の電子回路を搭載する
ための厚膜回路基板は、第８図に示すように、絶縁基板
２１の表面上に所定の形状の導体層２２を形成し、さら
にその表面上に絶縁層２３を形成して成る。上記電子回
路の端子は、電気的接続を行うために、上記導体層２２
の縁部を上記絶縁層２３によって覆わずに露出して形成
した、いわゆるポンディングパッド部２２′に導体ワイ
ヤ２４をワイヤーボンディングによって接続されている
。そして、ワイヤーボンディングを行う場合、上記導体
ワイヤを挟持しかつ超音波等によってボンディングを行
うキャピラリ２５の先端部を、上記導体層２２の縁部に
形成された上記ポンディングパッド部２２′に押し付け
、接触させる。
［発明が解決しようとする課題］ しかしながら、上記の従来技術になる厚膜回路基板では
、上記第８図からも明らかな様に、上記導体層２２の縁
部に形成されたポンディングパッド部２２′の大きさは
、確実にワイヤーボンディングを行うため、少なくとも
キャピラリ２５の先端部よりも大きくなければならず（
具体的には上記ポンディングパッド部２２′の幅が２０
０μｍ以上必要である）、この点が回路基板をさらに小
形化、集積化する上での一つの障害となっていた。
そこで本発明は、上記従来の問題点に鑑み、その第一の
目的は、回路基板のポンディングパッド部を狭クシ、も
って回路基板の小形化、集積化を図ると共に、確実にワ
イヤーボンディングを行うことの可能な厚膜回路基板を
提供することにある。さらに、その第二の目的は、前記
厚膜回路基板を容易に得ることのできる製造方法を提供
することにある。
［課題を解決するための手段］ 即ち、上記の本発明の第一の目的は、まず、絶縁基板の
表面上に所定の形状の導体層を形成し、上記導体層の表
面上にさらに絶縁層を被覆形成してなる厚膜回路基板に
おいて、上記導体・層の接続部分の縁部に凸状部を設け
たことを特徴とする厚膜回路基板によって達成される。
さらに、上記の本発明の第二の目的は、絶縁基板の表面
上に所定の形状の導体層を形成し、上記導体層の表面上
に絶縁皿を形成してなる厚膜回路基板の製造方法におい
て、あらかじめ、上記絶縁基板上の上記導体層が形成さ
れる位置を囲むように周囲に絶縁体層を形成した後、こ
れに囲まれた内側に導電ペーストを印刷し、焼き付けて
上記導体層を形成することを特徴とする厚膜回路基板の
製造方法によって達成される。
上記の本発明の第二の目的は、絶縁基板の表面上に所定
の形状の導体層を形成し、上記導体層の表面上に絶縁層
を形成してなる厚膜回路基板を製造する方法において、
上記絶縁基板上の上記導体層の縁部を他の部分より少な
くとも１層分厚く印刷し、かつその最上層を導体層の他
の部分に導通する導体層とすることを特徴とする厚膜回
路基板の製造方法によって達成される。
［作　　　用コ すなわち、上記厚膜回路基板によれば、導体層の接続部
分の縁部に凸状部を設けたことにより、上記導体層の接
続縁部が必ずしもキャピラリの先端部より大きくな（で
も、ワイヤーボン、ディングのための上記キャピラリの
先ｊ１１部は上記導体層の接続縁部の上記凸状部に確実
に接触する。もって、その分回路基板の小形化、集積化
を図ることが出来ると共に、上記導体層の接続縁部での
電気的接続を確実に行うことが出来また、上記の本発明
になる厚膜回路基板の前者の製造方法によれば、上記導
体層縁部の周辺部にあらかじめ形成された絶縁体層によ
って、絶縁基板上にやや余分に導電ペーストを印刷する
ことによって、余剰の導電ペーストが前記絶縁体層でせ
き止められ、上記導体層の縁部に凸状部を容易に形成す
ることが出来る。
さらに、これと同様に、前記縁部の凸状部は、後者の回
￥８基板の製造方法のように、厚膜の二度塗によっても
同様に形成できる。
［実　施　例］ 以下、本発明の実施例について、添付の図面を参照しな
がら説明する。
まず、第２図には、本発明になる厚膜回路基板１を利用
して、その表面上にトランジスタやＩＣ等の電子回路素
子、すなわちペアチップ２をマウントした状態が示され
ている。また、この厚膜回路基板ｌ上にマウントされた
上記ペアチップ２の電気的接続を行うため、例えば金線
等のいわゆるワイヤー３が、ワイヤーボンディング等に
よって、上記ペアチップ２の接続端子部と上記厚膜回路
基板１の接続端子部（ポンディングパッド）４に溶着さ
れている。
一方、第１図には、上記厚膜回路基板１の接続縁部（ポ
ンディングパッド）４の一部拡大断面が示されている。
上記厚膜回路基板１は、例えば、ＡＩｚＯａを９６％含
む絶縁材料を焼結して得た絶縁基板１００表面上に、所
定の形状の導体層１１を形成し、さらに、上記上記導体
層１１の表面の一部（例えば、上記の接続端子部４など
）を残してその表面上に絶縁層１２を形成してなる。
そして、本発明によれば、上記第１図からも明らかな様
に、上記厚膜回路基板ｌの導体ＦＪＩｌの内、上記ポン
ディングパッド４を形成する部分の縁部に凸状部１３が
設けられている。上記ワイヤーボンディングによるワイ
ヤー３の接続は、この凸状部１３の上面で行われる。ま
た、図中において、参照番号１４は一般に上記ワイヤー
ボンディングのために使用される超音波式ワイヤーボン
ディングのキャピラリである。このキャピラリ１４の先
端に装着されたワイヤー３の接続は、装着されたワイヤ
ー３と共に上記ポンディングパッド４に上記キャピラリ
１４を抑圧した後、上記キャピラリ１４に超音波を供給
し、もって上記ワイヤー３の一部を溶着する。
そして、上記の様に、ワイヤー３の接続は上記ポンディ
ングパッド４の縁部に設けられた凸状部１３で行われる
ことにより、上記導体層１１の上記ポンディングパッド
４が必ずしもキャピラリ１４の先端部より太き（なくて
も、上記キャピラリ１４の先端部は上記導体［１２の上
記凸状部１３に確実に接触することが可能となる。もっ
て、上記厚膜回路基板ｌの接続端子部（ポンディングパ
ッド）４０面積を狭く出来、その分上記回路基板１をさ
らに小形化し、集積化することが出来る。
次に、上記厚膜回路基板１の製造方法について以下に説
明する。
第３図において、まず、ＡＩａＯ＊を９６％含む絶縁材
料を焼成して絶縁基板１０を得た。その後、この得られ
た絶縁基板ｌＯの表面上には、例えばＡｇ−Ｐｄ系導体
の塗布、メツキ等により導体層１１を形成し、これによ
って上記ポンディングパッド４を含む厚膜回路を所定の
パターンに形成した。この時、厚膜導体ａｔｔの膜厚は
１４μｍであった。これに加え、上記厚膜回路のうち、
上記ポンディングパッド４の形成される部分には、さら
に厚膜導体層を重ねて凸状部１３を形成した。次に、上
記厚１漠導体層１１の表面上に硼珪酸鉛ガラスを塗布し
てオーバーコートガラスの絶１ｉ履１２を形成した。こ
の時、上記オーバーコートガラス絶縁ＪＷ１２の膜厚は
１５μｍであり、また、上記オーバーコートガラス絶縁
Ｊｍ１２は上記ポンディングパッド４の凸状部１３の表
面上には被覆していない。
この様にして得られた厚膜回路基板ｌの上にペアチップ
である例えばトランジスタをマウントシ、その後、先端
の径が２００μｍのキャピラリー１４を用いて、２５μ
φの金ワイヤーを、ワイヤーボンディングした。
第４図には、上記厚膜回路基板１の導体層ポンディング
パッド４の他の実施例になる構造が示されている。図か
らも明らかな様に、この実施例では、絶縁基板１００表
面上に絶縁体層１５を形成し、この絶縁体層１５の上に
上記厚膜導体層１１を積層して凸状部１３’を形成して
いる。この絶縁体層１５のＭ厚は１５μｍであった。
上記の第４図の厚膜回路基板１の製造方法について、第
５図を用いながら以下に説明する。
まず、Ａｌ２Ｏ３を９６％含む絶縁材料を焼結して絶縁
基板１０を得た。その後、この得られた絶縁基板１００
表面上に、導体層１１を形成するのに先立って、上記絶
縁基板１００表面上のポンディングパッド４の縁部に当
たる位置に、あらかじめ、Ｓ　ｔ　Ｏ２やＡｌ２Ｏ３を
主成分とする絶縁ガラスにより、膜厚２０μｍの絶縁体
層１５を形成し、その後、上記第３図に示す製造方法と
同様に、この絶縁基板１００表面上に膜厚１４μｍの厚
膜導体層１１、ホウケイ酸鉛ガラスからなるオーバーコ
ートガラスの絶縁層１２（膜厚１５μｍ）を形成して上
記厚膜回路基板１を得た。この様にして得られた厚膜回
路基板１は、図にも明らかに示される様に、上記絶縁体
！１５の上に形成された導体ＩＷＩＩが一層分厚（盛り
上がり、ここが上記凸状部１３′となる。また、この実
施例によ゛れば、上記凸状部１３′の表面（絶縁体層１
５の膜厚２０μｍ＋導体ＨＪｌｉの膜厚１４μｍ＝３４
μｍ）は、上記厚膜導体層１１０表面上に形成された上
記絶縁体［１５の表面（導体層１１の膜厚１４μｍ＋絶
縁層１２の膜厚１５μｍ＝３１　ａｍ）よりも高い位置
になっている。
その後、この様にして得られた厚膜回路基板ｌの上にペ
アチップである例えばトランジスタをマウントし、その
後、２５μφの金ワイヤーを、その先端の径が２００μ
ｍのキャピラリー１４を用いてワイヤーボンディングを
行ったことは同様である。
この様にして得られた上記厚膜回路基板ｌによれば、従
来の方法ではワイヤー歩留９９％、接続強度４ｇのボン
ディング特性を得るためには２２０μｍ径のポンディン
グパッドを必要とするのに対し、７０μｍ径のポンディ
ングパッドによっても上記従来方法と同様のボンディン
グ特性を得ることが出来た。
さらに、第６図（ａ）（ｂ）（ｃ）（ｄ）及び第７図に
は、上記とは異なる厚膜回路基板ｌのポンディングパッ
ドの凸状部構造及びその凸状部を形成する方法が示され
ている。
まず、第７図に示す様に、Ａｌ２Ｏ３を９６％含む絶縁
材料を焼成して絶縁基板ｌＯを得た。
その後、この得られた絶縁基板１００表面上に、例えば
エポキシ樹脂等の樹脂層１６を形成する。
この樹脂ＷＪ１６は、その膜厚は３０μｍであり、以後
に述べる導体層１１が形成される位置を囲むよう形成さ
れており、この状態は第６図（ａ）に示されている。。
次に、上記絶縁基板ｌＯの上記樹脂層１６が施された面
上には、Ａ　ｇ　−Ｐ　ｄ糸導体をやや多めに塗布する
ことにより導体層１１を形成する。
この時、上記導体層１１の一部であるポンディングパッ
ド４は、その周囲にあらかじめ形成された樹脂層１６に
せき止められ、その縁部が盛り上がる。これによって、
第６図（ｂ）に示す様な凸状部１３”が形成される。こ
の時、導体Ｅｌｆの膜厚は１２μｍであり、その縁部の
盛り上がりの凸状部１３′′の高さは２３μｍであった
。この絶縁基板１０はその後８５０℃の温度で焼成され
るが、この時、上記樹脂層１６は焼き飛ばされる（但し
、上記樹脂Ｅ１８は、以下の他の図面でも点線で示され
る）。
その後、第６図（Ｃ）に示す様に、上記厚膜導体層１１
０表面上に、上記導体層１１の縁部の凸状部１３°′を
除き（図中、ｗ＝１５０μｍの幅）、硼珪酸鉛ガラスを
塗布して膜厚１２μｍの非結晶ガラスの絶縁層１２を形
成し、厚膜回路基板ｌを得た。
第６図（ｄ）には、この様にして得られた厚膜回路基板
１の上にペアチップである例えばトランジスタをマウン
トし、２５μφの金ワイヤーを、その先端の径が２００
μｍのキャピラリー１４によってワイヤーボンディング
を行っている様子が示されている。
この様にして得られた上記厚膜回路基板１によれば、上
記第１図及び第３図に示す実施例と同様、上記凸状部１
３’”を利用してワイヤーボンディングを行うことから
、従来の方法に比較して大ｌ】に狭いポンディングパッ
ドによっても上記従来方法と同様のボンディング特性を
得ることが出来る。この実施例では、以上の様にして作
成した厚膜回路基板１を１０００個用意し、これらにペ
アチップを搭載した後、２００００本のワイヤーをボン
ディングを行ったが、その結果、不良率は０％であった
。
特に、上記の実施例においては、上記ポンディングパッ
ド４の凸状部１３′”を形成するために絶縁基板ＩＯの
上面に形成された上記樹脂層１６は後の焼成工程で焼き
飛ばされることから、その後のボンディング作業におい
てキャピラリー１４の妨げにならないと言う利点を育し
ている。しかしながら、上記ポンディングパッド４の凸
状部１３”を形成するための上記樹脂Ｂ１６は、これに
限らずその他の絶縁体、例えばセラミック層等であって
も良いことは明らかであろう。
［発明の効果］ 以上の説明からも明らかなように、本発明によれば、ポ
ンディングパッド部でのワイヤーボンディングを劣化さ
せることなく回路基板の小形化、集積化が可能となる厚
膜回路基板及び厚膜回路基板の製造方法を提供すること
が出来るという優れた効果を発揮する。
【図面の簡単な説明】
第１図は本発明の実施例である厚膜回路基板の詳細な構
造を示す一部断面図、第２図は上記厚膜回路基板を利用
した電子回路の斜視図、第３図は上記厚膜回路基板の製
造工程を示す工程図、第４図は本発明の他の実施例であ
る厚膜回路基板の構造を示す一部断面図、第５図は上記
第４図に示す厚膜回路基板の製造工程を示す工程図、第
６図（ａ）（ｂ）（ｃ）（ｄ）は、本発明の更に他の実
施例である厚膜回路基板の構造を示す一部断面図、第７
図は上記第６図の厚膜回路基板の製造工程を示す工程図
、そして第８図は従来技術になる厚１漠回路基板の構造
を示す一部断面図である。

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁基板の表面上に所定の形状の導体層を形成し
    、上記導体層の表面上にさらに絶縁層を被覆形成してな
    る厚膜回路基板において、上記導体層の絶縁層から露出
    した縁部に凸状部を設けたことを特徴とする厚膜回路基
    板。
  2. （２）絶縁基板の表面上に所定の形状の導体層を形成し
    、上記導体層の表面上に絶縁層を形成してなる厚膜回路
    基板を製造する方法において、あらかじめ、上記絶縁基
    板上の上記導体層が形成される位置を囲むように周囲に
    絶縁体層を形成した後、これに囲まれた内側に導電ペー
    ストを印刷し、焼き付けて上記導体層を形成することを
    特徴とする厚膜回路基板の製造方法。
  3. （３）絶縁基板の表面上に所定の形状の導体層を形成し
    、上記導体層の表面上に絶縁層を形成してなる厚膜回路
    基板を製造する方法において、上記絶縁基板上の上記導
    体層の縁部を他の部分より少なくとも１層分厚く印刷し
    、かつその最上層を導体層の他の部分に導通する導体層
    とすることを特徴とする厚膜回路基板の製造方法。
JP63145015A 1988-06-13 1988-06-13 厚膜回路基板及びその製造方法 Expired - Lifetime JP2584730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63145015A JP2584730B2 (ja) 1988-06-13 1988-06-13 厚膜回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63145015A JP2584730B2 (ja) 1988-06-13 1988-06-13 厚膜回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01313948A true JPH01313948A (ja) 1989-12-19
JP2584730B2 JP2584730B2 (ja) 1997-02-26

Family

ID=15375465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63145015A Expired - Lifetime JP2584730B2 (ja) 1988-06-13 1988-06-13 厚膜回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2584730B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399765A (en) * 1977-02-10 1978-08-31 Hitachi Ltd Semiconductor device having bonding pad
JPS63220535A (ja) * 1987-03-09 1988-09-13 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH01309340A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5399765A (en) * 1977-02-10 1978-08-31 Hitachi Ltd Semiconductor device having bonding pad
JPS63220535A (ja) * 1987-03-09 1988-09-13 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH01309340A (ja) * 1988-06-07 1989-12-13 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2584730B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
JPH0357618B2 (ja)
US5119272A (en) Circuit board and method of producing circuit board
JPS5818949A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH0750726B2 (ja) 半導体チップの実装体
JPS61142728A (ja) モノリシツク・キヤパシタ
JPS60105269A (ja) ハイブリツド回路の製造方法
JPH01313948A (ja) 厚膜回路基板及びその製造方法
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
JP3297959B2 (ja) 半導体装置
JPH0312446B2 (ja)
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPS6318335B2 (ja)
JP3895020B2 (ja) 導電性バンプの形成方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH05152703A (ja) 混成集積回路装置
JPH0223031B2 (ja)
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH07254632A (ja) 半導体装置及びその製造方法
JPH06350025A (ja) 半導体装置
JPS6235552A (ja) 半導体搭載装置の製造方法
JPH04277658A (ja) メタルコア基板
JPH0297042A (ja) 電子部品搭載用基板
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JPH05343604A (ja) ハイブリッドｉｃとその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12