JPH05343604A - ハイブリッドｉｃとその製造方法 - Google Patents
ハイブリッドｉｃとその製造方法Info
- Publication number
- JPH05343604A JPH05343604A JP4177361A JP17736192A JPH05343604A JP H05343604 A JPH05343604 A JP H05343604A JP 4177361 A JP4177361 A JP 4177361A JP 17736192 A JP17736192 A JP 17736192A JP H05343604 A JPH05343604 A JP H05343604A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hybrid
- chip component
- bonding wire
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
(57)【要約】
【目的】 実装密度の向上とコストダウンを図れるハイ
ブリッドＩＣとその製造方法を提供すること。 【構成】 プリント配線板２上の半導体素子３周辺にチ
ップ部品４を配置し、ボンディングワイヤー５の一端を
半導体素子３上面の電極パッド３１に接続し、他端をチ
ップ部品４の電極４１に接続するハイブリッドＩＣ１
で、先ず導体パターン６上に導電性ペースト７を塗布し
た後、導体パターン６上に半導体素子３とチップ部品４
とを接続し、半導体素子３の電極パッド３１にボンディ
ングワイヤー５の一端を接続した後、チップ部品４の電
極４１に他端を接続する製造方法。
ブリッドＩＣとその製造方法を提供すること。 【構成】 プリント配線板２上の半導体素子３周辺にチ
ップ部品４を配置し、ボンディングワイヤー５の一端を
半導体素子３上面の電極パッド３１に接続し、他端をチ
ップ部品４の電極４１に接続するハイブリッドＩＣ１
で、先ず導体パターン６上に導電性ペースト７を塗布し
た後、導体パターン６上に半導体素子３とチップ部品４
とを接続し、半導体素子３の電極パッド３１にボンディ
ングワイヤー５の一端を接続した後、チップ部品４の電
極４１に他端を接続する製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、導体パターンが形成さ
れたプリント配線板上に半導体素子とチップ部品とが接
続され、ボンディングワイヤーにて配線されたハイブリ
ッドＩＣとその製造方法に関するものである。
れたプリント配線板上に半導体素子とチップ部品とが接
続され、ボンディングワイヤーにて配線されたハイブリ
ッドＩＣとその製造方法に関するものである。
【０００２】
【従来の技術】電気機器の小型化を図るため、半導体素
子等の電子部品の小型化や高集積化が益々要求されてい
る。これとともに、電子部品をプリント配線板上に無駄
なく配置する、いわゆる高密度実装を行うことが必要と
なる。このような観点から、プリント配線板上に複数の
電子部品を実装して一つの機能を持たせたハイブリッド
ＩＣがある。
子等の電子部品の小型化や高集積化が益々要求されてい
る。これとともに、電子部品をプリント配線板上に無駄
なく配置する、いわゆる高密度実装を行うことが必要と
なる。このような観点から、プリント配線板上に複数の
電子部品を実装して一つの機能を持たせたハイブリッド
ＩＣがある。
【０００３】このようなハイブリッドＩＣを図４の断面
図に基づいて説明する。すなわち、このハイブリッドＩ
Ｃ１は、プリント配線板２の上面に所定の導体パターン
６が形成されており、この導体パターン６に半導体素子
３や抵抗器等のチップ部品４が接続されたもので、これ
らをボンディングワイヤー５により電気的に配線するこ
とで、所定の電子回路を構成している。
図に基づいて説明する。すなわち、このハイブリッドＩ
Ｃ１は、プリント配線板２の上面に所定の導体パターン
６が形成されており、この導体パターン６に半導体素子
３や抵抗器等のチップ部品４が接続されたもので、これ
らをボンディングワイヤー５により電気的に配線するこ
とで、所定の電子回路を構成している。
【０００４】半導体素子３は導電性ペースト７を介して
導体パターン６上に接続され、チップ部品４の両端に設
けられた電極４１がハンダ８により導体パターン６と接
続されている。また、半導体素子３の上面には、信号の
入出力を行うための電極パッド３１が複数設けられてお
り、この電極パッド３１にボンディングワイヤー５の一
端が接続されている。このボンディングワイヤー５の他
端は、チップ部品４等が接続された導体パターン６の上
面、いわゆるセカンドパッド６１に接続されている。な
お、導体パターン６およびセカンドパッド６１の上面に
は、予め金メッキ等が施されており、金ワイヤー等から
成るボンディングワイヤー５が接続しやすいようになっ
ている。これにより、半導体素子３と各チップ部品４と
が電気的に接続され、所定の回路が構成される。
導体パターン６上に接続され、チップ部品４の両端に設
けられた電極４１がハンダ８により導体パターン６と接
続されている。また、半導体素子３の上面には、信号の
入出力を行うための電極パッド３１が複数設けられてお
り、この電極パッド３１にボンディングワイヤー５の一
端が接続されている。このボンディングワイヤー５の他
端は、チップ部品４等が接続された導体パターン６の上
面、いわゆるセカンドパッド６１に接続されている。な
お、導体パターン６およびセカンドパッド６１の上面に
は、予め金メッキ等が施されており、金ワイヤー等から
成るボンディングワイヤー５が接続しやすいようになっ
ている。これにより、半導体素子３と各チップ部品４と
が電気的に接続され、所定の回路が構成される。
【０００５】次に、このハイブリッドＩＣ１の製造方法
を図５の流れ図に基づいて説明する。ただし、説明にお
ける符号は、図４の符号に対応したものである。先ず、
プリント配線板２の半導体素子３を搭載する導体パター
ン６上面に、例えば銀ペーストから成る導電性ペースト
７を塗布する（Ａ）。次に、この導電性ペースト７が塗
布された導体パターン６上に半導体素子３を搭載する
（Ｂ）。そして、プリント配線板２を加熱して導電性ペ
ースト７を硬化させ、導体パターン６上に半導体素子２
を接続する（Ｃ）。
を図５の流れ図に基づいて説明する。ただし、説明にお
ける符号は、図４の符号に対応したものである。先ず、
プリント配線板２の半導体素子３を搭載する導体パター
ン６上面に、例えば銀ペーストから成る導電性ペースト
７を塗布する（Ａ）。次に、この導電性ペースト７が塗
布された導体パターン６上に半導体素子３を搭載する
（Ｂ）。そして、プリント配線板２を加熱して導電性ペ
ースト７を硬化させ、導体パターン６上に半導体素子２
を接続する（Ｃ）。
【０００６】次に、半導体素子３の電極パッド３１（フ
ァーストパッド）にボンディングワイヤー５の一端を接
続し、他端をプリント配線板２上のセカンドパッド６１
に接続するワイヤーボンディング工程を施す（Ｄ）。こ
の後、半導体素子３の搭載状態やボンディングワイヤー
５の接続状態を目視等により検査し、不良箇所を修正す
る（Ｅ）。また、必要に応じて半導体素子３、ボンディ
ングワイヤー５を樹脂にてコーティングする場合もあ
る。
ァーストパッド）にボンディングワイヤー５の一端を接
続し、他端をプリント配線板２上のセカンドパッド６１
に接続するワイヤーボンディング工程を施す（Ｄ）。こ
の後、半導体素子３の搭載状態やボンディングワイヤー
５の接続状態を目視等により検査し、不良箇所を修正す
る（Ｅ）。また、必要に応じて半導体素子３、ボンディ
ングワイヤー５を樹脂にてコーティングする場合もあ
る。
【０００７】次に、チップ部品４を搭載する導体パター
ン６上面にクリーム状のハンダ８を塗布する（Ｆ）。そ
して、このハンダ８が塗布された導体パターン６上にチ
ップ部品４を搭載し、チップ部品４の電極パッド４１と
ハンダ８とを密着させる（Ｇ）。この状態で、プリント
配線板２を赤外線リフロー炉等に挿入し、ハンダ８を溶
融させる。これにより、チップ部品４の電極４１と導体
パターン６との電気的な接続が得られる（Ｈ）。そし
て、各チップ部品４の接続状態を検査し、不良箇所を修
正した後（Ｉ）、プリント配線板２を必要な大きさに分
割し、個々のハイブリッドＩＣ１を製造する（Ｊ）。
ン６上面にクリーム状のハンダ８を塗布する（Ｆ）。そ
して、このハンダ８が塗布された導体パターン６上にチ
ップ部品４を搭載し、チップ部品４の電極パッド４１と
ハンダ８とを密着させる（Ｇ）。この状態で、プリント
配線板２を赤外線リフロー炉等に挿入し、ハンダ８を溶
融させる。これにより、チップ部品４の電極４１と導体
パターン６との電気的な接続が得られる（Ｈ）。そし
て、各チップ部品４の接続状態を検査し、不良箇所を修
正した後（Ｉ）、プリント配線板２を必要な大きさに分
割し、個々のハイブリッドＩＣ１を製造する（Ｊ）。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うなハイブリッドＩＣとその製造方法には、次にような
問題がある。すなわち、プリント配線板上に形成された
導体パターンには、ボンディングワイヤーを接続するた
めのセカンドパッドが必要であり、このセカンドパッド
をボンディングワイヤーの数に応じて半導体素子の周辺
に配置する必要がある。このため、半導体素子の搭載部
周辺のほとんどがセカンドパッドに専有されてしまい、
チップ部品等の実装密度の低下を招いている。また、セ
カンドパッドの上面には、ボンディングワイヤーの接続
を確実に行うための金メッキ等の処理が施されているの
で、セカンドパッドが多くなればなるほど、金メッキを
施す部分が増えて、ハイブリッドＩＣのコストアップに
つながる。
うなハイブリッドＩＣとその製造方法には、次にような
問題がある。すなわち、プリント配線板上に形成された
導体パターンには、ボンディングワイヤーを接続するた
めのセカンドパッドが必要であり、このセカンドパッド
をボンディングワイヤーの数に応じて半導体素子の周辺
に配置する必要がある。このため、半導体素子の搭載部
周辺のほとんどがセカンドパッドに専有されてしまい、
チップ部品等の実装密度の低下を招いている。また、セ
カンドパッドの上面には、ボンディングワイヤーの接続
を確実に行うための金メッキ等の処理が施されているの
で、セカンドパッドが多くなればなるほど、金メッキを
施す部分が増えて、ハイブリッドＩＣのコストアップに
つながる。
【０００９】また、ワイヤーボンディング工程におい
て、セカンドパッドにボンディングワイヤーを接続する
ため、ワイヤーボンディング工程の前に、セカンドパッ
ドの表面にハンダや導電性ペースト等が付着しないよう
にしなければならない。このため、半導体素子を搭載し
た後、ワイヤーボンディング工程を行い、セカンドパッ
ドとボンディングワイヤーとの接続を行った後、チップ
部品の搭載工程を行う必要がある。これにより、半導体
素子やチップ部品等の電子部品の搭載工程を、少なくと
も２度行わなければならず、これに伴う検査、修正工程
もその都度必要となり、工程数の増加を招く。よって、
本発明は実装密度の向上とコストダウンを図れるハイブ
リッドＩＣとその製造方法を提供することを目的とす
る。
て、セカンドパッドにボンディングワイヤーを接続する
ため、ワイヤーボンディング工程の前に、セカンドパッ
ドの表面にハンダや導電性ペースト等が付着しないよう
にしなければならない。このため、半導体素子を搭載し
た後、ワイヤーボンディング工程を行い、セカンドパッ
ドとボンディングワイヤーとの接続を行った後、チップ
部品の搭載工程を行う必要がある。これにより、半導体
素子やチップ部品等の電子部品の搭載工程を、少なくと
も２度行わなければならず、これに伴う検査、修正工程
もその都度必要となり、工程数の増加を招く。よって、
本発明は実装密度の向上とコストダウンを図れるハイブ
リッドＩＣとその製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたハイブリッドＩＣとその製
造方法である。すなわち、このハイブリッドＩＣは、プ
リント配線板上に搭載した半導体素子の周辺にチップ部
品を配置し、半導体素子とチップ部品とをボンディング
ワイヤーにて電気的に接続するもので、このボンディン
グワイヤーの一端を半導体素子の上面に設けられた電極
パッドに接続し、他端をチップ部品に設けられた電極に
接続したものである。
題を解決するために成されたハイブリッドＩＣとその製
造方法である。すなわち、このハイブリッドＩＣは、プ
リント配線板上に搭載した半導体素子の周辺にチップ部
品を配置し、半導体素子とチップ部品とをボンディング
ワイヤーにて電気的に接続するもので、このボンディン
グワイヤーの一端を半導体素子の上面に設けられた電極
パッドに接続し、他端をチップ部品に設けられた電極に
接続したものである。
【００１１】また、このハイブリッドＩＣの製造方法
は、先ず、プリント配線板に形成した導体パターン上に
導電性ペーストを塗布し、次いで、この導体パターン上
に導電性ペーストを介して半導体素子とチップ部品とを
接続し、そして、半導体素子の電極パッドにボンディン
グワイヤーの一端を接続した後、チップ部品の電極にボ
ンディングワイヤーの他端を接続するものである。
は、先ず、プリント配線板に形成した導体パターン上に
導電性ペーストを塗布し、次いで、この導体パターン上
に導電性ペーストを介して半導体素子とチップ部品とを
接続し、そして、半導体素子の電極パッドにボンディン
グワイヤーの一端を接続した後、チップ部品の電極にボ
ンディングワイヤーの他端を接続するものである。
【００１２】
【作用】半導体素子の周辺にチップ部品を搭載して、ボ
ンディングワイヤーの一端を半導体素子の電極パッドに
接続し、他端をチップ部品の電極に接続することで、半
導体素子とチップ部品とがセカンドパッドを介すことな
く電気的に接続できる。このため、セカンドパッドが不
要となるとともに、導体パターン上に金メッキ等の処理
を施す必要がなくなる。また、このハイブリッドＩＣの
製造方法のワイヤーボンディング工程において、ボンデ
ィングワイヤーをチップ部品の電極に接続するため、セ
カンドパッドが不要となる。このため、ワイヤーボンデ
ィング工程の前に半導体素子とチップ部品とを同工程で
導体パターン上に接続することができる。
ンディングワイヤーの一端を半導体素子の電極パッドに
接続し、他端をチップ部品の電極に接続することで、半
導体素子とチップ部品とがセカンドパッドを介すことな
く電気的に接続できる。このため、セカンドパッドが不
要となるとともに、導体パターン上に金メッキ等の処理
を施す必要がなくなる。また、このハイブリッドＩＣの
製造方法のワイヤーボンディング工程において、ボンデ
ィングワイヤーをチップ部品の電極に接続するため、セ
カンドパッドが不要となる。このため、ワイヤーボンデ
ィング工程の前に半導体素子とチップ部品とを同工程で
導体パターン上に接続することができる。
【００１３】
【実施例】以下に、本発明のハイブリッドＩＣとその製
造方法を図に基づいて説明する。図１は、本発明のハイ
ブリッドＩＣを説明する斜視図、図２はハイブリッドＩ
Ｃを説明する断面図である。このハイブリッドＩＣ１
は、所定の導体パターン６が形成されたプリント配線板
２上に集積回路等から成る半導体素子３と、抵抗器やコ
ンデンサ等から成るチップ部品４とが搭載され、ボンデ
ィングワイヤー５により電気的に配線されたものであ
る。
造方法を図に基づいて説明する。図１は、本発明のハイ
ブリッドＩＣを説明する斜視図、図２はハイブリッドＩ
Ｃを説明する断面図である。このハイブリッドＩＣ１
は、所定の導体パターン６が形成されたプリント配線板
２上に集積回路等から成る半導体素子３と、抵抗器やコ
ンデンサ等から成るチップ部品４とが搭載され、ボンデ
ィングワイヤー５により電気的に配線されたものであ
る。
【００１４】半導体素子３は、プリント配線板２に形成
された導体パターン６上に銀ペースト等の導電性ペース
ト７を介して接続されており、この半導体素子３周辺の
導体パターン６上にチップ部品４が接続されている。ま
た、半導体素子３の上面には電気回路の入出力を行うた
めの電極パッド３１がその周縁付近に複数配置されてい
る。この各電極パッド３１にボンディングワイヤー５の
一端が接続されている。ボンディングワイヤー５は例え
ば金ワイヤーから成るもので、電極パッド３１と熱圧着
等により接続される。
された導体パターン６上に銀ペースト等の導電性ペース
ト７を介して接続されており、この半導体素子３周辺の
導体パターン６上にチップ部品４が接続されている。ま
た、半導体素子３の上面には電気回路の入出力を行うた
めの電極パッド３１がその周縁付近に複数配置されてい
る。この各電極パッド３１にボンディングワイヤー５の
一端が接続されている。ボンディングワイヤー５は例え
ば金ワイヤーから成るもので、電極パッド３１と熱圧着
等により接続される。
【００１５】半導体素子３の周辺に配置されたチップ部
品４は、半導体素子３と同様、導電性ペースト７を介し
て導体パターン６上に接続されている。導体パターン６
との接続は、チップ部品４の両端側に設けられた電極４
１を介して行われる。すなわち、２つの導体パターン６
をチップ部品４が跨ぐ状態に配置され、各導体パターン
６と電極４１とがそれぞれ電気的に接続されるものであ
る。さらに、半導体素子３側に配置された電極４１に
は、先に述べたボンディングワイヤー５の他端が接続さ
れている。この電極４１は、例えば銀−パラジウム合金
から成り、金ワイヤーから成るボンディングワイヤー５
と容易に接続できるものである。これにより、半導体素
子３とチップ部品４とをボンディングワイヤー５にて直
接接続することとなり、図４に示すようなセカンドパッ
ド６１が不要となる。
品４は、半導体素子３と同様、導電性ペースト７を介し
て導体パターン６上に接続されている。導体パターン６
との接続は、チップ部品４の両端側に設けられた電極４
１を介して行われる。すなわち、２つの導体パターン６
をチップ部品４が跨ぐ状態に配置され、各導体パターン
６と電極４１とがそれぞれ電気的に接続されるものであ
る。さらに、半導体素子３側に配置された電極４１に
は、先に述べたボンディングワイヤー５の他端が接続さ
れている。この電極４１は、例えば銀−パラジウム合金
から成り、金ワイヤーから成るボンディングワイヤー５
と容易に接続できるものである。これにより、半導体素
子３とチップ部品４とをボンディングワイヤー５にて直
接接続することとなり、図４に示すようなセカンドパッ
ド６１が不要となる。
【００１６】また、必要に応じて半導体素子３およびボ
ンディングワイヤー５、さらにはチップ部品４を樹脂に
てコーティングしてもよい。これにより、半導体素子３
やボンディングワイヤー５等が直接外気に触れることが
無くなりマイグレーションの防止となる。例えば、この
ようなハイブリッドＩＣ１を遠隔操作装置の赤外線受光
装置に用いた場合には、同じ部品点数でプリント配線板
２の面積を５０％以下に縮小することができる。すなわ
ち、ハイブリッドＩＣ１の実装密度を２倍以上にするこ
とができる。さらに、プリント配線板２の両面に半導体
素子３やチップ部品４を搭載する両面実装型のハイブリ
ッドＩＣ１では、さらに高密度なものとなる。
ンディングワイヤー５、さらにはチップ部品４を樹脂に
てコーティングしてもよい。これにより、半導体素子３
やボンディングワイヤー５等が直接外気に触れることが
無くなりマイグレーションの防止となる。例えば、この
ようなハイブリッドＩＣ１を遠隔操作装置の赤外線受光
装置に用いた場合には、同じ部品点数でプリント配線板
２の面積を５０％以下に縮小することができる。すなわ
ち、ハイブリッドＩＣ１の実装密度を２倍以上にするこ
とができる。さらに、プリント配線板２の両面に半導体
素子３やチップ部品４を搭載する両面実装型のハイブリ
ッドＩＣ１では、さらに高密度なものとなる。
【００１７】次に、本発明のハイブリッドＩＣの製造方
法を図３の流れ図を用いて工程順に説明する。なお、以
下に示す符号は、図１および図２の符号と対応するもの
である。先ず、導体パターン６の半導体素子３の搭載部
分とチップ部品４の搭載部分とに銀ペースト等の導電性
ペースト７を塗布する（図３（Ａ））。次に、導電性ペ
ースト７が塗布された導体パターン６上に半導体素子３
とチップ部品４とをそれぞれ搭載する（図３（Ｂ））。
そして、半導体素子３とチップ部品４とが搭載されたプ
リント配線板２を加熱して、導電性ペースト７を熱硬化
させる（図３（Ｃ））。これにより、導体パターン６上
に半導体素子３およびチップ部品４が固定できるととも
に、導体パターン６との電気的な接続が得られる。
法を図３の流れ図を用いて工程順に説明する。なお、以
下に示す符号は、図１および図２の符号と対応するもの
である。先ず、導体パターン６の半導体素子３の搭載部
分とチップ部品４の搭載部分とに銀ペースト等の導電性
ペースト７を塗布する（図３（Ａ））。次に、導電性ペ
ースト７が塗布された導体パターン６上に半導体素子３
とチップ部品４とをそれぞれ搭載する（図３（Ｂ））。
そして、半導体素子３とチップ部品４とが搭載されたプ
リント配線板２を加熱して、導電性ペースト７を熱硬化
させる（図３（Ｃ））。これにより、導体パターン６上
に半導体素子３およびチップ部品４が固定できるととも
に、導体パターン６との電気的な接続が得られる。
【００１８】次に、ワイヤーボンディングを行う（図３
（Ｄ））。先ず初めに、半導体素子３の電極パッド３１
（ファーストパッド）にボンディングワイヤー５の一端
を熱圧着等により接続する。そして、ボンディングワイ
ヤー５を引き回してその他端をチップ部品４の電極４１
に接続する。この電極４１として、銀−パラジウム合金
等、金との接続が可能な金属を用いれば、金ワイヤーか
ら成るボンディングワイヤー５と容易に接続することが
できる。
（Ｄ））。先ず初めに、半導体素子３の電極パッド３１
（ファーストパッド）にボンディングワイヤー５の一端
を熱圧着等により接続する。そして、ボンディングワイ
ヤー５を引き回してその他端をチップ部品４の電極４１
に接続する。この電極４１として、銀−パラジウム合金
等、金との接続が可能な金属を用いれば、金ワイヤーか
ら成るボンディングワイヤー５と容易に接続することが
できる。
【００１９】次に、導体パターン６と半導体素子３およ
びチップ部品４との接続状態や、半導体素子３とチップ
部品４との間を接続するボンディングワイヤー５の接続
状態を目視等により検査して、不良箇所を修正する（図
３（Ｅ））。そして、必要に応じて半導体素子３やボン
ディングワイヤー５およびチップ部品４を樹脂にてコー
ティングした後、プリント配線板２を所定の大きさに切
断、分割し、ハイブリッドＩＣ１を製造する（図３
（Ｆ））。
びチップ部品４との接続状態や、半導体素子３とチップ
部品４との間を接続するボンディングワイヤー５の接続
状態を目視等により検査して、不良箇所を修正する（図
３（Ｅ））。そして、必要に応じて半導体素子３やボン
ディングワイヤー５およびチップ部品４を樹脂にてコー
ティングした後、プリント配線板２を所定の大きさに切
断、分割し、ハイブリッドＩＣ１を製造する（図３
（Ｆ））。
【００２０】このようなハイブリッドＩＣ１では、図４
に示すようなセカンドパッド６１が不要となるため、ワ
イヤーボンディング工程（図３（Ｄ））よりも前に半導
体素子３とチップ部品４とを同一工程で接続することが
できる（図３（Ｂ））。これに伴い、検査、修正工程
（図３（Ｅ））が一度で済むため、製造工程を大幅に短
縮することができる。
に示すようなセカンドパッド６１が不要となるため、ワ
イヤーボンディング工程（図３（Ｄ））よりも前に半導
体素子３とチップ部品４とを同一工程で接続することが
できる（図３（Ｂ））。これに伴い、検査、修正工程
（図３（Ｅ））が一度で済むため、製造工程を大幅に短
縮することができる。
【００２１】
【発明の効果】以上説明したように、本発明のハイブリ
ッドＩＣとその製造方法によれば、次のような効果があ
る。すなわち、このハイブリッドＩＣでは、半導体素子
とチップ部品とを直接ボンディングワイヤーにて接続す
るため、いわゆるセカンドパッドが不要となり、チップ
部品の実装密度を向上することができる。したがって、
このハイブリッドＩＣを使用することで、電気機器の小
型化を図ることが可能となる。さらに、セカンドパッド
に施す金メッキ等の処理を行う必要がないため、ハイブ
リッドＩＣのコストダウンを図ることができる。このよ
うな効果は、両面実装型のハイブリッドＩＣにおいて特
に顕著に現れることになる。
ッドＩＣとその製造方法によれば、次のような効果があ
る。すなわち、このハイブリッドＩＣでは、半導体素子
とチップ部品とを直接ボンディングワイヤーにて接続す
るため、いわゆるセカンドパッドが不要となり、チップ
部品の実装密度を向上することができる。したがって、
このハイブリッドＩＣを使用することで、電気機器の小
型化を図ることが可能となる。さらに、セカンドパッド
に施す金メッキ等の処理を行う必要がないため、ハイブ
リッドＩＣのコストダウンを図ることができる。このよ
うな効果は、両面実装型のハイブリッドＩＣにおいて特
に顕著に現れることになる。
【００２２】また、本発明の製造方法では、半導体素子
とチップとを同一工程にてプリント配線板上に接続でき
るため、工程数を大幅に減少することができる。このた
め、ハイブリッドＩＣのコストダウンを図れるととも
に、特に、ラインによる大量生産を行う場合には、製品
の短納期化を図る上で有効である。
とチップとを同一工程にてプリント配線板上に接続でき
るため、工程数を大幅に減少することができる。このた
め、ハイブリッドＩＣのコストダウンを図れるととも
に、特に、ラインによる大量生産を行う場合には、製品
の短納期化を図る上で有効である。
【図１】本発明のハイブリッドＩＣを説明する斜視図で
ある。
ある。
【図２】本発明のハイブリッドＩＣを説明する断面図で
ある。
ある。
【図３】ハイブリッドＩＣの製造方法を説明する流れ図
である。
である。
【図４】従来のハイブリッドＩＣを説明する断面図であ
る。
る。
【図５】従来のハイブリッドＩＣの製造方法を説明する
流れ図である。
流れ図である。
１ ハイブリッドＩＣ ２ プリント配線板 ３ 半導体素子 ４ チップ部品 ５ ボンディングワイヤー ６ 導体パターン ７ 導電性ペースト ３１ 電極パッド ４１ 電極
Claims (2)
- 【請求項１】 プリント配線板上に搭載された半導体素
子と、 前記半導体素子の周辺に搭載されたチップ部品と、 前記半導体素子と前記チップ部品との間を電気的に接続
するボンディングワイヤーとから成るハイブリッドＩＣ
であって、 前記ボンディングワイヤーの一端が前記半導体素子の上
面に設けられた電極パッドに接続され、同他端が前記チ
ップ部品に設けられた電極に接続されていることを特徴
とするハイブリッドＩＣ。 - 【請求項２】 プリント配線板に形成された導体パター
ンに半導体素子とチップ部品とを搭載し、ボンディング
ワイヤーにて配線して成るハイブリッドＩＣの製造方法
において、 先ず、前記導体パターン上に導電性ペーストを塗布する
工程と、 次いで、前記導電性ペーストを介して前記半導体素子と
前記チップ部品とを前記導体パターン上に接続する工程
と、 前記ボンディングワイヤーの一端を前記半導体素子の電
極パッドに接続した後、同他端を前記チップ部品の電極
に接続する工程とから成ることを特徴とするハイブリッ
ドＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177361A JPH05343604A (ja) | 1992-06-10 | 1992-06-10 | ハイブリッドｉｃとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177361A JPH05343604A (ja) | 1992-06-10 | 1992-06-10 | ハイブリッドｉｃとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343604A true JPH05343604A (ja) | 1993-12-24 |
Family
ID=16029621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4177361A Pending JPH05343604A (ja) | 1992-06-10 | 1992-06-10 | ハイブリッドｉｃとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037239A (ja) * | 2001-07-24 | 2003-02-07 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2016076162A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 複合電子部品、回路モジュールおよびｄｃｄｃコンバータモジュール |
-
1992
- 1992-06-10 JP JP4177361A patent/JPH05343604A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037239A (ja) * | 2001-07-24 | 2003-02-07 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4618941B2 (ja) * | 2001-07-24 | 2011-01-26 | 三洋電機株式会社 | 半導体装置 |
| WO2016076162A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 複合電子部品、回路モジュールおよびｄｃｄｃコンバータモジュール |
| JPWO2016076162A1 (ja) * | 2014-11-12 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品およびｄｃｄｃコンバータモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1126478A (ja) | 半導体パッケージの製造方法 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| JPH05235250A (ja) | 半導体装置およびその製造方法 | |
| JPH042478Y2 (ja) | ||
| JPH0298187A (ja) | 厚膜集積回路およびその製造方法 | |
| JPH0513011Y2 (ja) | ||
| JPH0575242A (ja) | 電子部品搭載方法 | |
| JPH0595043U (ja) | 半導体チップの実装回路基板 | |
| JPH07183320A (ja) | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS617658A (ja) | ハイブリツドｉｃの接続変更方法 | |
| JPH09129681A (ja) | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH0722465A (ja) | 半導体装置の実装方法 |