JPWO2016076162A1 - 複合電子部品およびdcdcコンバータモジュール - Google Patents
複合電子部品およびdcdcコンバータモジュール Download PDFInfo
- Publication number
- JPWO2016076162A1 JPWO2016076162A1 JP2016558988A JP2016558988A JPWO2016076162A1 JP WO2016076162 A1 JPWO2016076162 A1 JP WO2016076162A1 JP 2016558988 A JP2016558988 A JP 2016558988A JP 2016558988 A JP2016558988 A JP 2016558988A JP WO2016076162 A1 JPWO2016076162 A1 JP WO2016076162A1
- Authority
- JP
- Japan
- Prior art keywords
- chip
- connection terminal
- semiconductor chip
- component
- composite electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims description 104
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims abstract description 56
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 description 51
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000012212 insulator Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、上面に第1接続端子、下面に第2接続端子をそれぞれ有し、
前記チップ部品は、前記第1接続端子を上面側にして、前記支持材上に搭載されて、前記第2接続端子が前記支持材に接続され、
前記半導体チップの前記接続端子と前記チップ部品の前記第1接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする。
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、上面に第1接続端子、端部に第2接続端子をそれぞれ有し、
前記チップ部品は、前記第1接続端子を上面側にして、前記支持材上に搭載されて、前記第2接続端子が前記支持材に接続され、
前記半導体チップの前記接続端子と前記チップ部品の前記第1接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする。
前記支持材はリードフレームであり、
前記半導体チップおよび前記チップ部品は、前記リードフレームのダイパッド(共通フレーム)に搭載されることが好ましい。このことにより、リードフレームのパターンが複雑化しない。また、チップ部品および半導体チップの放熱性が高まる。
前記複合電子部品は、電源入力端子、電源出力端子およびグランド端子を有し、
前記半導体チップはスイッチング素子およびスイッチング制御回路を含むスイッチング電源用ICであり、
前記チップ部品はインダクタンス素子であり、前記チップ部品の少なくとも第1端は前記スイッチング素子に接続されることを特徴とする。
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、少なくとも上面に接続端子が位置するように、前記支持材上に搭載され、
前記半導体チップの前記接続端子と前記チップ部品の前記接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする。
電源端子およびグランド端子を有し、
前記チップ部品は、前記電源端子と前記グランド端子との間に接続される、デカップリング用のコンデンサ素子であることを特徴とする。
第1の実施形態では、DCDCコンバータモジュールである複合電子部品の例を示す。図1は第1の実施形態に係る複合電子部品101の主要部の断面図である。図2は複合電子部品101の、モールド樹脂の無い状態での平面図である。図1は、図2におけるA−Aラインでの模式的な断面図である。
第2の実施形態では、FBGA(Fine pitch Ball Grid Array)型にパッケージ化された複合電子部品の例を示す。
第3の実施形態は、第1の実施形態と異なり、インダクタンス素子だけでなく、キャパシタンス素子も備える。
図10は第4の実施形態に係る複合電子部品104の主要部の断面図である。図11は複合電子部品104の、モールド樹脂の無い状態での平面図である。図10は、図11におけるA−Aラインでの断面図である。
図14は第5の実施形態に係る複合電子部品105の主要部の断面図である。図15は複合電子部品105の、モールド樹脂の無い状態での平面図である。図14は、図15におけるA−Aラインでの断面図である。第4の実施形態とは、チップ部品31の構造が異なる。
第6の実施形態では、デカップリング用のコンデンサ素子を備える回路モジュールの例である複合電子部品の例を示す。図17は第6の実施形態に係る複合電子部品106の、モールド樹脂の無い状態での平面図である。
Ci…入力コンデンサ
Co…出力コンデンサ
E…電源
FL…フィレット
GND…グランド端子
IN…電源入力端子
OUT…出力端子
Q1,Q2…スイッチング素子
S…絶縁領域
SB…はんだボール
SCL,SDA…信号ライン
SIN…信号入力端子,
W,W1〜W14…ワイヤー
11…リードフレーム
11a,11b,11c,11d,11e,11f,11g,11h,11i,11j,11k,11m…端子
11P…ダイパッド
12…積層基板
12a,12b…接続端子
12P…共通電極
21…半導体チップ
21C…スイッチング制御回路
30,31,32…チップ部品
31E1,32E2…平面導体
31L…コイル導体
31P1,31P2…接続端子
31V1,31V2…ビア導体
32C1,32C2…ビア導体
32E1,32E2…平面導体
32P1,32P2…接続端子
40…モールド樹脂
101〜106…複合電子部品
一方主面に接続端子を有する半導体チップと、
一方主面の面内に第1接続端子、他方主面の面内に第2接続端子を有するチップ部品と、
を有し、
前記半導体チップは、当該半導体チップの一方主面とは反対面である他方主面を前記支持材側にして、前記支持材に搭載され、
前記チップ部品は、複数の絶縁体層を積層してなる積層体と、前記積層体の内部に設けられ、前記積層方向に巻回軸を有するヘリカル状導体パターンと、を有し、
前記ヘリカル状導体パターンの一方端は前記第1接続端子に、前記ヘリカル状導体パターンの他方端は前記第2接続端子に、それぞれ直接的に接続されていて、
前記チップ部品は、前記第2接続端子を前記支持材側にして、前記支持材に搭載され、且つ、前記第2接続端子が前記支持材に接続され、
前記半導体チップの前記接続端子と前記チップ部品の前記第1接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする。
前記支持材はリードフレームであり、
前記半導体チップおよび前記チップ部品は、前記リードフレームのダイパッド(共通フレーム)に搭載されることが好ましい。このことにより、リードフレームのパターンが複雑化しない。また、チップ部品および半導体チップの放熱性が高まる。
前記複合電子部品は、電源入力端子、電源出力端子およびグランド端子を有し、
前記半導体チップはスイッチング素子およびスイッチング制御回路を含むスイッチング電源用ICであり、
前記チップ部品はインダクタンス素子であり、前記チップ部品の少なくとも第1端は前記スイッチング素子に接続されることを特徴とする。
第1の実施形態では、DCDCコンバータモジュールである複合電子部品の例を示す。図1は第1の実施形態に係る複合電子部品101の主要部の断面図である。図2は複合電子部品101の、モールド樹脂の無い状態での平面図である。図1は、図2におけるA−Aラインでの模式的な断面図である。本実施形態は参考例である。
第2の実施形態では、FBGA(Fine pitch Ball Grid Array)型にパッケージ化された複合電子部品の例を示す。本実施形態は参考例である。
第3の実施形態は、第1の実施形態と異なり、インダクタンス素子だけでなく、キャパシタンス素子も備える。本実施形態は参考例である。
図14は第5の実施形態に係る複合電子部品105の主要部の断面図である。図15は複合電子部品105の、モールド樹脂の無い状態での平面図である。図14は、図15におけるA−Aラインでの断面図である。第4の実施形態とは、チップ部品31の構造が異なる。本実施形態は参考例である。
第6の実施形態では、デカップリング用のコンデンサ素子を備える回路モジュールの例である複合電子部品の例を示す。図17は第6の実施形態に係る複合電子部品106の、モールド樹脂の無い状態での平面図である。本実施形態は参考例である。
Claims (7)
- 支持材上に搭載され、一方主面に接続端子を有する半導体チップと、
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、上面に第1接続端子、下面に第2接続端子をそれぞれ有し、
前記チップ部品は、前記第1接続端子を上面側にして、前記支持材上に搭載されて、前記第2接続端子が前記支持材に接続され、
前記半導体チップの前記接続端子と前記チップ部品の前記第1接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする複合電子部品。 - 支持材上に搭載され、一方主面に接続端子を有する半導体チップと、
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、上面に第1接続端子、端部に第2接続端子をそれぞれ有し、
前記チップ部品は、前記第1接続端子を上面側にして、前記支持材上に搭載されて、前記第2接続端子が前記支持材に接続され、
前記半導体チップの前記接続端子と前記チップ部品の前記第1接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする複合電子部品。 - 前記半導体チップおよび前記チップ部品は、共通の電極上に搭載される、請求項1または2に記載の複合電子部品。
- 前記支持材はリードフレームであり、
前記半導体チップおよび前記チップ部品は、前記リードフレームのダイパッドに搭載される、請求項1から3のいずれかに記載の複合電子部品。 - 請求項1から4のいずれかに記載の複合電子部品を備え、
前記複合電子部品は、電源入力端子、電源出力端子およびグランド端子を有し、
前記半導体チップはスイッチング素子およびスイッチング制御回路を含むスイッチング電源用ICであり、
前記チップ部品はインダクタンス素子であり、前記チップ部品の第1端は前記スイッチング素子に接続され、第2端は前記電源出力端子に接続される、
DCDCコンバータモジュール。 - 支持材上に搭載され、一方主面に接続端子を有する半導体チップと、
前記支持材上の、前記半導体チップに近接する位置に搭載され、一方主面に接続端子を有するチップ部品と、
を有し、
前記半導体チップは、前記接続端子を上面側にして、前記支持材上に搭載され、
前記チップ部品は、少なくとも上面に接続端子が位置するように、前記支持材上に搭載され、
前記半導体チップの前記接続端子と前記チップ部品の前記接続端子とは、前記支持材を介さずにワイヤーを介して直接接続されている、
ことを特徴とする複合電子部品。 - 請求項6に記載の複合電子部品を備え、
電源端子およびグランド端子を有し、
前記チップ部品は、前記電源端子と前記グランド端子との間に接続される、デカップリング用のコンデンサ素子である、
回路モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014230248 | 2014-11-12 | ||
JP2014230248 | 2014-11-12 | ||
PCT/JP2015/080984 WO2016076162A1 (ja) | 2014-11-12 | 2015-11-04 | 複合電子部品、回路モジュールおよびdcdcコンバータモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016076162A1 true JPWO2016076162A1 (ja) | 2017-07-20 |
JP6414602B2 JP6414602B2 (ja) | 2018-10-31 |
Family
ID=55954252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016558988A Active JP6414602B2 (ja) | 2014-11-12 | 2015-11-04 | 複合電子部品およびdcdcコンバータモジュール |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6414602B2 (ja) |
CN (1) | CN207217523U (ja) |
WO (1) | WO2016076162A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7172617B2 (ja) * | 2019-01-11 | 2022-11-16 | 株式会社デンソー | 電子装置およびその製造方法 |
JP7239342B2 (ja) | 2019-02-12 | 2023-03-14 | 新光電気工業株式会社 | 電子装置及び電子装置の製造方法 |
JP7271337B2 (ja) | 2019-06-27 | 2023-05-11 | 新光電気工業株式会社 | 電子部品装置及び電子部品装置の製造方法 |
JP7286450B2 (ja) | 2019-07-10 | 2023-06-05 | 新光電気工業株式会社 | 電子装置及び電子装置の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362566A (ja) * | 1989-01-17 | 1991-03-18 | Texas Instr Inc <Ti> | デカップリングコンデンサを備えた集積回路パッケージ |
JPH05343604A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ハイブリッドicとその製造方法 |
JPH1093250A (ja) * | 1996-09-13 | 1998-04-10 | Ibiden Co Ltd | プリント配線板の放熱構造 |
JPH10326984A (ja) * | 1997-05-26 | 1998-12-08 | Kyocera Corp | 配線基板モジュール |
JP2004165558A (ja) * | 2002-11-15 | 2004-06-10 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2004221225A (ja) * | 2003-01-14 | 2004-08-05 | Nec Tokin Corp | 薄型直流電源装置及びその製造方法 |
JP2005209777A (ja) * | 2004-01-21 | 2005-08-04 | Soshin Electric Co Ltd | 回路モジュール及びその製造方法 |
JP2007048962A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
JP2012009904A (ja) * | 2008-10-30 | 2012-01-12 | Denso Corp | 半導体装置 |
JP2012028522A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 積層型電子部品およびその製造方法 |
-
2015
- 2015-11-04 WO PCT/JP2015/080984 patent/WO2016076162A1/ja active Application Filing
- 2015-11-04 JP JP2016558988A patent/JP6414602B2/ja active Active
- 2015-11-04 CN CN201590001032.1U patent/CN207217523U/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362566A (ja) * | 1989-01-17 | 1991-03-18 | Texas Instr Inc <Ti> | デカップリングコンデンサを備えた集積回路パッケージ |
JPH05343604A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ハイブリッドicとその製造方法 |
JPH1093250A (ja) * | 1996-09-13 | 1998-04-10 | Ibiden Co Ltd | プリント配線板の放熱構造 |
JPH10326984A (ja) * | 1997-05-26 | 1998-12-08 | Kyocera Corp | 配線基板モジュール |
JP2004165558A (ja) * | 2002-11-15 | 2004-06-10 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2004221225A (ja) * | 2003-01-14 | 2004-08-05 | Nec Tokin Corp | 薄型直流電源装置及びその製造方法 |
JP2005209777A (ja) * | 2004-01-21 | 2005-08-04 | Soshin Electric Co Ltd | 回路モジュール及びその製造方法 |
JP2007048962A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
JP2012009904A (ja) * | 2008-10-30 | 2012-01-12 | Denso Corp | 半導体装置 |
JP2012028522A (ja) * | 2010-07-22 | 2012-02-09 | Kyocera Corp | 積層型電子部品およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6414602B2 (ja) | 2018-10-31 |
WO2016076162A1 (ja) | 2016-05-19 |
CN207217523U (zh) | 2018-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI385778B (zh) | 具有堆疊分立電感器結構的半導體功率裝置 | |
US8362626B2 (en) | Semiconductor device with non-overlapped circuits | |
JP6414602B2 (ja) | 複合電子部品およびdcdcコンバータモジュール | |
US20150091147A1 (en) | Semiconductor package | |
US10582617B2 (en) | Method of fabricating a circuit module | |
US8063472B2 (en) | Semiconductor package with stacked dice for a buck converter | |
JPWO2010087407A1 (ja) | 半導体装置及び電源回路 | |
US9924594B2 (en) | Power semiconductor module and method for producing a power semiconductor module | |
US11037879B2 (en) | Semiconductor device | |
KR100621547B1 (ko) | 멀티칩 패키지 | |
JP2005347369A (ja) | 半導体装置およびその製造方法 | |
JP2007081146A (ja) | インダクタ付半導体装置 | |
US10290577B2 (en) | Semiconductor device | |
JP2023021365A (ja) | 半導体装置および電力変換装置 | |
KR101450758B1 (ko) | 집적회로 패키지 | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
JP6822254B2 (ja) | 半導体装置 | |
JP2008053748A (ja) | 半導体装置 | |
JP2005228811A (ja) | 半導体装置 | |
WO2023176267A1 (ja) | 半導体装置 | |
JP2008091945A (ja) | 半導体装置 | |
KR101217126B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
JP5885692B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6414602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |