JP2012009904A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012009904A
JP2012009904A JP2011224008A JP2011224008A JP2012009904A JP 2012009904 A JP2012009904 A JP 2012009904A JP 2011224008 A JP2011224008 A JP 2011224008A JP 2011224008 A JP2011224008 A JP 2011224008A JP 2012009904 A JP2012009904 A JP 2012009904A
Authority
JP
Japan
Prior art keywords
chip
electrode
bonded
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011224008A
Other languages
English (en)
Other versions
JP5299492B2 (ja
Inventor
Masao Yamada
雅央 山田
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011224008A priority Critical patent/JP5299492B2/ja
Publication of JP2012009904A publication Critical patent/JP2012009904A/ja
Application granted granted Critical
Publication of JP5299492B2 publication Critical patent/JP5299492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームのサイズを小さくすることを可能にして、装置全体の構成を小型化する。
【解決手段】本発明の半導体装置は、リードフレーム22のチップマウント部23上に半導体チップ12をマウントし、全体を樹脂でモールドして構成されたものにおいて、チップマウント部23上に搭載され、両端に電極部を有する複数のチップ部品14と、複数のチップ部品14の各他方の電極部14bとリードフレーム22の複数のリード部24との各間にボンディングされたワイヤ16とを備え、複数のチップ部品14の各一方の電極部14aとチップマウント部23との間を導電性接着剤で接着し、複数のチップ部品14の各他方の電極部14bとチップマウント部23との間を絶縁性接着剤で接着したものである。
【選択図】図14

Description

本発明は、リードフレーム上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置に関する。
ICやLSI等の半導体装置は、半導体チップと、この半導体チップをマウントするリードフレームとを備え、これら半導体チップおよびリードフレームを樹脂でモールドして構成されている。このような半導体装置の一例が、特許文献1に記載されている。また、ノイズや静電気対策用のチップコンデンサを半導体装置のモールド樹脂の中に封止するように構成した半導体装置も知られている。
チップコンデンサをモールド樹脂の中に封止した半導体装置の一例を、図24に示す。この図24に示すように、リードフレーム1のチップマウント部2上に半導体チップ3がマウントされており、リードフレーム1のリード部4a〜4f間またはリード部4a〜4fとチップマウント部2との間にブリッジするようにチップコンデンサ5が配設されている。この場合、チップマウント部2及びリード部4cがグランド電位であり、チップマウント部2、リード部4a、4b、4d、4fと半導体チップ3のパッドとの間がワイヤ6を介してボンディングされている。そして、リードフレーム1、半導体チップ3、チップコンデンサ5は、樹脂7でモールドされている。
特開2000−58740号公報
上記構成の半導体装置の場合、リードフレーム1のレイアウト設計を行うときに、チップコンデンサ5を必要電位間に配設するように設計すると、リードフレームのサイズがかなり大きくなってしまうという問題点があった。
そこで、本発明の目的は、リードフレームのサイズを小さくすることを可能にして、装置全体の構成を小型化することができる半導体装置を提供するにある。
請求項1の発明によれば、リードフレームのチップマウント部上に搭載され両端に電極部を有する複数のチップ部品と、前記複数のチップ部品の各他方の電極部と前記リードフレームの複数のリード部との各間にボンディングされたワイヤとを備え、前記複数のチップ部品の各一方の電極部と前記チップマウント部との間を導電性接着剤で接着し、前記複数のチップ部品の各他方の電極部と前記チップマウント部との間を絶縁性接着剤で接着したので、リードフレームのサイズを小さくすることが可能となり、装置全体の構成を小型化することができる。
この場合、請求項2の発明のように、前記複数のチップ部品の各他方の電極部と前記半導体チップとの間にボンディングされたワイヤを備えることが好ましい。また、請求項3の発明のように、前記複数のチップ部品のうちの一部のチップ部品は、前記リードフレームのリード部上に搭載されていることが好ましい。
請求項4の発明によれば、前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品を備え、前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、更に、前記複数のチップ部品の各他方の電極部にボンディングされたワイヤを備えたので、請求項1の発明とほぼ同じ作用効果を得ることができる。
この場合、請求項5の発明のように、前記ワイヤは、グランド電位に接続されていることが好ましい。また、請求項6の発明のように、前記チップ部品の上に1個以上のチップ部品を積み重ねると共に、これら積み重ねたチップ部品を直列接続するように構成することが好ましい。
請求項7の発明によれば、前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品と、前記複数のチップ部品の上に搭載された導電性プレートとを備え、前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、前記複数のチップ部品の各一方の電極と前記導電性プレートとの間は絶縁性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記導電性プレートとの間は導電性接着剤で接着するように構成したので、請求項1の発明とほぼ同じ作用効果を得ることができる。また、請求項8の発明のように、前記導電性プレートは、グランド電位に接続されていることが好ましい。
第1の実施例を示す半導体装置の上面図 図1中において右方から見た半導体装置の側面図 第2の実施例を示すもので、図1中において下方から見た半導体装置の側面図 第3の実施例を示す図3相当図 第4の実施例を示すもので、チップコンデンサ周辺の側面図 第5の実施例を示す図3相当図 第6の実施例を示すもので、チップコンデンサ周辺の縦断側面図 (a)はリード部の部分斜視図、(b)は導電性プレートの部分斜視図 第7の実施例を示すもので、樹脂でモールドしたチップコンデンサの斜視図 第8の実施例を示すもので、チップコンデンサ周辺の縦断側面図 第9の実施例を示す図10相当図 第10の実施例を示す図10相当図 第11の実施例を示す図10相当図 第12の実施例を示すもので、半導体装置の部分斜視図 第13の実施例を示すもので、半導体装置の縦断側面図 半導体装置の斜視図 第14の実施例を示す図1相当図 グランド電位用のリード部を変形させてその先端部を接着した状態を示す図17相当図 第15の実施例を示す半導体装置の部分分解斜視図 半導体装置の部分縦断側面図 第16の実施例を示す図14相当図 第17の実施例を示す図14相当図 第18の実施例を示す半導体装置の部分上面図 従来構成を示す図1相当図
以下、第1の実施例について、図1及び図2を参照しながら説明する。まず、図1に示すように、本実施例の半導体装置11は、半導体チップ12と、リードフレーム13と、チップコンデンサ14と、装置全体をモールドする樹脂15とから構成されている。
リードフレーム13は、半導体チップ12が接着または半田付けによりマウントされた矩形状のチップマウント部13aと、このチップマウント部13aの図1中の下辺部に突設されたグランド端子用のリード部13bと、このリード部13bと並列に配設された各種の信号用のリード部13c〜13gと、チップマウント部13aとリード部13c〜13gを連結する図示しない連結部とから構成されている。尚、上記連結部は、半導体装置11が製造完了されたときには除去される部分である。
半導体チップ12のパッドと、リードフレーム13のリード部13c〜13gとの各間は、ワイヤ16を介してボンディングされている。また、半導体チップ12のパッドと、リードフレーム13のチップマウント部13a(リード部13b)との間も、ワイヤ16を介してボンディングされている。
さて、リードフレーム13のリード部13c〜13g上には、図2にも示すように、ノイズまたは静電気対策用のチップコンデンサ14が縦置きで搭載されている。各チップコンデンサ14の一端部(図2中の下端部)の電極部14aを、それぞれ導電性接着剤によりリード部13c〜13gに接着している。尚、接着する代わりに半田付けしても良い。各チップコンデンサ14の他端部(図2中の上端部)の電極部14b上には、グランド電位に接続する導電性プレート17が搭載、具体的には、導電性接着剤を介して接着されている。尚、接着する代わりに半田付けしても良い。この導電性プレート17と、リードフレーム13のチップマウント部13aとの間は、ワイヤ16を介してボンディングされており、これにより、導電性プレート17が例えばグランド電位に接続されている。尚、導電性プレート17を他の電位に接続しても良い。
上記構成の本実施例によれば、リードフレーム13の複数のリード部13c〜13g上に複数のチップコンデンサ14(チップ部品)を縦置きで接着(搭載)し、これら複数のチップコンデンサ14の各上端部に導電性プレート17を接着(搭載)するように構成したので、チップコンデンサをリードフレームのリード部間にブリッジするように配設する構成をなくすことができるから、リードフレーム13のサイズを小さくすることが可能となり、半導体装置11全体の構成を小型化することができる。
図3は、第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例は、複数のチップコンデンサ14を縦置きしたときに、複数のチップコンデンサ14の中に高さ寸法の異なるものが混在している場合の実施例である。具体的には、図3に示すように、4個のチップコンデンサ14の中の1個のチップコンデンサ14(右から2番目のチップコンデンサ14)の高さ寸法が低いものである場合、導電性プレート17のうちの上記チップコンデンサ14に対応する部分に下方へ突出する凸部17aを設け、この凸部17aの下面をチップコンデンサ14の電極部14bの上面に接着するように構成した。
尚、上述した以外の第2の実施例の構成は、第1の実施例と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第2の実施例においては、導電性プレート17に凸部17aを設けるように構成したので、チップコンデンサ14の中に高さ寸法の異なるものが混在していても、その高さ寸法の異なるチップコンデンサ14を良好に接着固定することができる。尚、高さ寸法の高いチップコンデンサ14が混在しているときには、導電性プレート17に上方へ突出する凸部(即ち、凹部)を設ければ良い。
図4は、第3の実施例を示すものである。尚、第2の実施例と同一構成には、同一符号を付している。この第3の実施例では、図4に示すように、導電性プレート17におけるチップコンデンサ14が接着される部分の近傍部位に、溝部17bを形成した。この構成によれば、樹脂でモールドする際に型締めによりチップコンデンサ14に作用する応力を緩和することができるから、チップコンデンサ14の剥がれを抑制することができる。
図5は、第4の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第4の実施例では、図5に示すように、導電性プレート17のうちのチップコンデンサ14の電極部14bを接着する部分に、L型に折曲させた折曲部17cを設けると共に、リードフレーム13のリード部13c〜13gのうちのチップコンデンサ14の電極部14aを接着する部分に、L型に折曲させた折曲部13hを設けた。
そして、リードフレーム13のリード部13c〜13gの折曲部13hにチップコンデンサ14の電極部14aを当接させるようにして接着すると共に、導電性プレート17の折曲部17cにチップコンデンサ14の電極部14bを当接させるようにして接着した。これにより、チップコンデンサ14の接着(固定)強度を大きくすることができる。尚、上述した以外の第4の実施例の構成は、第1の実施例と同じ構成となっている。従って、第4の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
図6は、第5の実施例を示すものである。尚、第2の実施例と同一構成には、同一符号を付している。この第5の実施例では、図6に示すように、導電性プレート17の代わりに、グランド電位に接続されたワイヤ18によって複数のチップコンデンサ14の電極部14bをボンディングして互いに接続するように構成した。尚、ワイヤ18を他の電位に接続しても良い。また、上述した以外の第5の実施例の構成は、第2の実施例と同じ構成となっている。従って、第5の実施例においても、第2の実施例とほぼ同じ作用効果を得ることができる。
図7及び図8は、第6の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第6の実施例では、図7及び図8に示すように、導電性プレート17にチップコンデンサ14の電極部14bが嵌合する凹部17dを設けると共に、リードフレーム13のリード部13c〜13gにチップコンデンサ14の電極部14aが勘合する凹部13iを設けるように構成した。この構成の場合、導電性プレート17の凹部17dにチップコンデンサ14の電極部14bを嵌合させながら接着すると共に、リードフレーム13のリード部13c〜13gの凹部13iにチップコンデンサ14の電極部14aを嵌合させながら接着する。
これにより、チップコンデンサ14の接着(固定)強度を大きくすることができる。尚、上述した以外の第6の実施例の構成は、第1の実施例と同じ構成となっている。従って、第6の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
図9は、第7の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第7の実施例では、図9に示すように、複数のチップコンデンサ14を予め樹脂18でモールドすると共に、チップコンデンサ14の電極部14a、14bの各端面を露出させておくように構成した。
尚、上述した以外の第7の実施例の構成は、第1の実施例と同じ構成となっている。従って、第7実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第7の実施例によれば、複数のチップコンデンサ14を予め樹脂18でモールドしたので、チップコンデンサ14の取り扱い性が向上し、製造性を高めることができる。
図10は、第8の実施例を示すものである(本実施例は請求項7、8に対応している)。尚、第1の実施例と同一構成には、同一符号を付している。この第8の実施例では、図10に示すように、複数のチップコンデンサ14をリードフレーム13の複数のリード部19上にそれぞれ横置きで接着している。この場合、複数のチップコンデンサ14の各一方の電極部14aと複数のリード部19との間は導電性接着剤20で接着し、複数のチップコンデンサ14の各他方の電極部14bと複数のリード部19との間は絶縁性接着剤21で接着している。
そして、複数のチップコンデンサ14の上には、グランド電位に接続された導電性プレート17が接着されている。この場合、複数のチップコンデンサ14の各一方の電極部14aと導電性プレート17との間は絶縁性接着剤21で接着し、複数のチップコンデンサ14の各他方の電極部14bと導電性プレート17との間は導電性接着剤20で接着している。上述した以外の第8の実施例の構成は、第1の実施例と同じ構成となっている。従って、第8の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
尚、上記第8の実施例では、導電性プレート17を複数のチップコンデンサ14の各一方の電極部14aに接続するように構成したが、これに代えて、グランド電位に接続されたワイヤを複数のチップコンデンサ14の各一方の電極部14aにボンディングするように構成しても良い(本構成は請求項4、5に対応している)。
図11は、第9の実施例を示すものである。尚、第8の実施例と同一構成には、同一符号を付している。この第9の実施例では、図11に示すように、チップコンデンサ14の他方の電極部14bとリード部19との間を絶縁性接着剤21で接着することをやめて、リード部19に凹状の段部19aを設けることにより、チップコンデンサ14の電極部14bがリード部19に接触しないように構成している。上述した以外の第9の実施例の構成は、第8の実施例と同じ構成となっている。従って、第9の実施例においても、第8の実施例とほぼ同じ作用効果を得ることができる。
図12は、第10の実施例を示すものである。尚、第8の実施例と同一構成には、同一符号を付している。この第10の実施例では、図12に示すように、チップコンデンサ14の他方の電極部14bの形状を変更し、上部にだけ電極部14cを設けた。そして、チップコンデンサ14の下面全体とリード部19との間を導電性接着剤20で接着した。上述した以外の第10の実施例の構成は、第8の実施例と同じ構成となっている。従って、第10の実施例においても、第8の実施例とほぼ同じ作用効果を得ることができる。
図13は、第11の実施例を示すものである(本実施例は請求項6に対応している)。尚、第8の実施例と同一構成には、同一符号を付している。この第11の実施例では、図13に示すように、チップコンデンサ14の上に別の1個のチップコンデンサ14を積み重ねると共に、これら積み重ねた2個のチップコンデンサ14を直列接続するように構成した。具体的には、下のチップコンデンサ14の一方の電極部14aと上のチップコンデンサ14の一方の電極部14aとの間を絶縁性接着剤21で接着すると共に、下のチップコンデンサ14の他方の電極部14bと上のチップコンデンサ14の他方の電極部14bとの間を導電性接着剤20で接着し、更に、グランド電位に接続されたワイヤ(図示しない)を上のチップコンデンサ14の一方の電極部14aにボンディングしている。
尚、上述した以外の第11の実施例の構成は、第8の実施例と同じ構成となっている。従って、第11の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第11の実施例によれば、チップコンデンサ14を積み重ねると共に、これら積み重ねた2個のチップコンデンサ14を直列接続するように構成したので、チップコンデンサの容量の調整が容易になる。尚、2個のチップコンデンサ14を積み重ねたが、3個以上のチップコンデンサ14を積み重ね、積み重ねたチップ部品を直列接続するように構成しても良い。
図14は、第12の実施例を示すものである(本実施例は請求項1、2に対応している)。尚、第8の実施例と同一構成には、同一符号を付している。この第12の実施例では、図14に示すように、複数(例えば4個の)のチップコンデンサ14をリードフレーム22のチップマウント部23上に接着している。この場合、チップコンデンサ14の一方の電極部14aとチップマウント部23との間を導電性接着剤20で接着すると共に、チップコンデンサ14の他方の電極部14bとチップマウント部23との間を絶縁性接着剤21で接着している。
そして、半導体チップ12の複数のパッド(電極)と、複数のチップコンデンサ14の各他方の電極部14bとの各間を、ワイヤ16でボンディングしている。更に、複数のチップコンデンサ14の各他方の電極部14aと、リードフレーム22の複数のリード部24との各間を、ワイヤ16でボンディングしている。上述した以外の第12の実施例の構成は、第8の実施例と同じ構成となっている。従って、第12の実施例においても、第8の実施例とほぼ同じ作用効果を得ることができる。特に、第12の実施例では、チップコンデンサ14をチップマウント部23上に接着して、チップコンデンサ14を半導体チップ12の近くに配置するように構成したので、ノイズをより一層低減することができる。この場合、半導体チップ12としてパワー素子を使用する構成においては、ノイズ低減効果が大きくなる。
尚、上記第12の実施例では、チップコンデンサ14をチップマウント部23上に横置きで接着したが、これに代えて、チップコンデンサ14をチップマウント部23上に縦置きで接着しても良い。また、すべてのチップコンデンサ14をチップマウント部23上に接着したが、一部のチップコンデンサ14についてはリード部24上に接着するように構成しても良い(本構成は請求項3に対応している)。
図15および図16は、第13の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第13の実施例では、図15および図16に示すように、複数のチップコンデンサ14の上に導電性プレート17を接着することをやめ、更に、全体を樹脂15でモールドしたときに、複数のチップコンデンサ14の各上端部の電極部14bの上端面を露出させるように構成した。この構成の場合、半導体装置11(樹脂モールドしたパッケージ)を図示しない配線基板等に実装したときに、複数のチップコンデンサ14の各露出している電極部14bと図示しない配線基板のグランドパターンとをワイヤボンディングする。
尚、上述した以外の第13の実施例の構成は、第1の実施例と同じ構成となっている。従って、第13の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
図17および図18は、第14の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第14の実施例では、図17に示すように、リードフレーム25のチップマウント部26に、チップコンデンサ14が縦置きで接着されているリード部27に近接する(即ち、ほぼ平行となる)ようにグランド電位用のリード部28を設けた。そして、図18に示すように、上記グランド電位用のリード部28を曲げてその先端部をチップコンデンサ14の上端部の電極部14bに接着している。尚、リード部28を他の電位に接続しても良い。
また、上述した以外の第14の実施例の構成は、第1の実施例と同じ構成となっている。従って、第14の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第14の実施例によれば、チップマウント部26に一体に設けられたグランド電位用のリード部28を変形させてその先端部をチップコンデンサ14の各上端部の電極部14bに接着するように構成したので、導電性プレート17(またはワイヤ16)を不要にすることができ、部品点数を削減することが可能となる。
図19および図20は、第15の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第15の実施例では、図19に示すように、リードフレーム29を、2つに分割した(即ち、別体の)チップマウント部30及びリード部31から構成している。リード部31は、矩形状のチップマウント部30を一回り囲むように多数設けられており、各基端部が枠状部(図示しない)で一体に連結されている。チップマウント部30の外周4辺部には、フランジ状の接続辺部30aが折曲形成されている。
そして、図20に示すように、上記接続辺部30aを、多数のリード部31上に縦置きで接着された各チップコンデンサ14の上端部の電極部14b上に載置して接着している。各リード部31と半導体チップ12の電極との各間はワイヤ16でボンディングされている。尚、接続辺部30aを他の電位に接続しても良い。また、上述した以外の第15の実施例の構成は、第1の実施例と同じ構成となっている。従って、第15の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第15の実施例によれば、チップマウント部30の接続辺部30aを、リード部31上に接着された各チップコンデンサ14の電極部14bに接着する構成であるので、導電性プレート17(またはワイヤ16)を不要にすることができ、部品点数を削減することが可能となる。
図21は、第16の実施例を示すものである。尚、第12の実施例(図14参照)と同一構成には、同一符号を付している。この第16の実施例では、図21に示すように、複数(例えば2個)のチップコンデンサ14を、絶縁基板35上に接着している。この場合、チップコンデンサ14の一方の電極部14aと絶縁基板35上の図示しない導体パターンとの間を導電性接着剤20で接着すると共に、チップコンデンサ14の他方の電極部14bと絶縁基板35との間を絶縁性接着剤21(または導電性接着剤20)で接着している。そして、2個のチップコンデンサ14をそれぞれ接着した2枚の絶縁基板35を、チップマウント部23上に絶縁性接着剤21(または導電性接着剤20)で接着している。
そして、半導体チップ12の複数のパッド(電極)と、複数のチップコンデンサ14の各他方の電極部14bとの各間を、ワイヤ16でボンディングしている。更に、複数のチップコンデンサ14の各他方の電極部14bと、リードフレーム22の複数のリード部24との各間を、ワイヤ16でボンディングしている。また、絶縁基板35の導体パターン(複数のチップコンデンサ14の各一方の電極部14a)とリードフレーム22の所定のリード部24(または半導体チップ12のパッド)との間を、ワイヤ(図示しない)でボンディングしている。
尚、上述した以外の第16の実施例の構成は、第12の実施例と同じ構成となっている。従って、第16の実施例においても、第12の実施例とほぼ同じ作用効果を得ることができる。特に、第16の実施例においては、2個のチップコンデンサ14を、絶縁基板35上に接着する構成としたので、2個のチップコンデンサ14の電極部14aを、チップマウント部23の電位(GND電位)と別の(異なる)電位に接続する構成を容易に実現することが可能となる。
尚、上記第16の実施例では、絶縁基板35を用いたが、これに限られるものではなく、例えば金属板等からなる導電基板を用いるように構成しても良い。この構成の場合、チップコンデンサ14の一方の電極部14aと導電基板との間を導電性接着剤20で接着すると共に、チップコンデンサ14の他方の電極部14bと導電基板との間を絶縁性接着剤21で接着する。そして、2個のチップコンデンサ14をそれぞれ接着した2枚の導電基板を、チップマウント部23上に絶縁性接着剤21で接着する。
図22は、第17実施例を示すものである。尚、第12の実施例と同一構成には、同一符号を付している。この第17の実施例では、図22に示すように、チップコンデンサ14の両端の電極部14a、14bの形状を変更し、上部にだけ電極部14c、14cを設けた。そして、チップコンデンサ14の下面全体とチップマウント部23との間を導電性接着剤20(または絶縁性接着剤21)で接着した。上述した以外の第17の実施例の構成は、第12の実施例と同じ構成となっている。従って、第17の実施例においても、第12の実施例とほぼ同じ作用効果を得ることができる。特に、第17の実施例では、チップコンデンサ14の上部の電極部14cを、チップマウント部23の電位(GND電位)と別の(異なる)電位の電極(リードフレーム22の所定のリード部24や半導体チップ12のパッド)にワイヤボンディングで容易に接続することが可能となる。
図23は、第18実施例を示すものである。尚、第1の実施例(図1参照)または第16の実施例(図21参照)と同一構成には、同一符号を付している。この第18の実施例では、図23に示すように、複数(例えば2個)のチップコンデンサ14を接着した絶縁基板35を、リードフレーム22の複数(例えば2個)のリード部24の上に橋架状に載せて接着した。上述した以外の第18の実施例の構成は、第1の実施例または第16の実施例と同じ構成となっている。従って、第18の実施例においても、第1の実施例または第16の実施例とほぼ同じ作用効果を得ることができる。
図面中、11は半導体装置、12は半導体チップ、13はリードフレーム、14はチップコンデンサ、15は樹脂、16はワイヤ、17は導電性プレート、18は樹脂、19はリード部、20は導電性接着剤、21は絶縁性接着剤、22はリードフレーム、23はチップマウント部、24はリード部、25はリードフレーム、26はチップマウント部、27はリード部、28はリード部、29はリードフレーム、30はチップマウント部、31はリード部、35は絶縁基板を示す。

Claims (8)

  1. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記チップマウント部上に搭載され、両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の各他方の電極部と前記リードフレームの複数のリード部との各間にボンディングされたワイヤとを備え、
    前記複数のチップ部品の各一方の電極部と前記チップマウント部との間を導電性接着剤で接着し、
    前記複数のチップ部品の各他方の電極部と前記チップマウント部との間を絶縁性接着剤で接着したことを特徴とする半導体装置。
  2. 前記複数のチップ部品の各他方の電極部と前記半導体チップとの間にボンディングされたワイヤを備えたことを特徴とする請求項1記載の半導体装置。
  3. 前記複数のチップ部品のうちの一部のチップ部品は、前記リードフレームのリード部上に搭載されていることを特徴とする請求項1または2記載の半導体装置。
  4. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品を備え、
    前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、
    前記複数のチップ部品の各他方の電極部にボンディングされたワイヤを備えたことを特徴とする半導体装置。
  5. 前記ワイヤは、グランド電位に接続されていることを特徴とする請求項4記載の半導体装置。
  6. 前記チップ部品の上に1個以上のチップ部品を積み重ねると共に、これら積み重ねたチップ部品を直列接続するように構成したことを特徴とする請求項4または5に記載の半導体装置。
  7. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の上に搭載された導電性プレートとを備え、
    前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、前記複数のチップ部品の各一方の電極と前記導電性プレートとの間は絶縁性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記導電性プレートとの間は導電性接着剤で接着するように構成したことを特徴とする半導体装置。
  8. 前記導電性プレートは、グランド電位に接続されていることを特徴とする請求項7記載の半導体装置。
JP2011224008A 2008-10-30 2011-10-11 半導体装置 Expired - Fee Related JP5299492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011224008A JP5299492B2 (ja) 2008-10-30 2011-10-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008279791 2008-10-30
JP2008279791 2008-10-30
JP2011224008A JP5299492B2 (ja) 2008-10-30 2011-10-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009163662A Division JP4883145B2 (ja) 2008-10-30 2009-07-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2012009904A true JP2012009904A (ja) 2012-01-12
JP5299492B2 JP5299492B2 (ja) 2013-09-25

Family

ID=45539997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224008A Expired - Fee Related JP5299492B2 (ja) 2008-10-30 2011-10-11 半導体装置

Country Status (1)

Country Link
JP (1) JP5299492B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076162A1 (ja) * 2014-11-12 2016-05-19 株式会社村田製作所 複合電子部品、回路モジュールおよびdcdcコンバータモジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057477B (zh) * 2008-06-03 2014-08-13 株式会社爱发科 具有定位功能的载物台、包括该具有定位功能的载物台的处理装置和基板定位方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006032470A (ja) * 2004-07-13 2006-02-02 Denso Corp 電子装置
JP2007201023A (ja) * 2006-01-24 2007-08-09 Fujitsu Ltd 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006032470A (ja) * 2004-07-13 2006-02-02 Denso Corp 電子装置
JP2007201023A (ja) * 2006-01-24 2007-08-09 Fujitsu Ltd 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076162A1 (ja) * 2014-11-12 2016-05-19 株式会社村田製作所 複合電子部品、回路モジュールおよびdcdcコンバータモジュール
JPWO2016076162A1 (ja) * 2014-11-12 2017-07-20 株式会社村田製作所 複合電子部品およびdcdcコンバータモジュール

Also Published As

Publication number Publication date
JP5299492B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
JP4883145B2 (ja) 半導体装置
US8643189B1 (en) Packaged semiconductor die with power rail pads
JP2008507123A (ja) 集積回路を備える電子デバイス
US20110068445A1 (en) Chip package and process thereof
TWI420988B (zh) 垂直結構被動元件的裝置和方法
JPH1126678A (ja) 電子部品のリード構造
KR20130034310A (ko) 인쇄회로기판 어셈블리
JP5299492B2 (ja) 半導体装置
JP2014103183A (ja) 電子回路、その製造方法、および電子部品
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
KR101450758B1 (ko) 집적회로 패키지
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
KR20060074829A (ko) 적층형 반도체 장치
KR20020085102A (ko) 칩 적층형 반도체 패키지
CN105280603A (zh) 电子封装组件
TW201725656A (zh) 晶片封裝結構及其製作方法
US8039959B2 (en) Microelectronic connection component
KR20080051197A (ko) 반도체 패키지
CN112447690B (zh) 天线置顶的半导体封装结构
CN211606932U (zh) 电子电路
JP2004031432A (ja) 半導体装置
JP2006041061A (ja) 半導体装置
KR20130088924A (ko) 반도체 모듈
KR20090076618A (ko) 하이 핀 구조의 반도체 패키지 장치 및 그 제조 방법
JP2015012160A (ja) モールドパッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R151 Written notification of patent or utility model registration

Ref document number: 5299492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees