JP2007201023A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007201023A
JP2007201023A JP2006015610A JP2006015610A JP2007201023A JP 2007201023 A JP2007201023 A JP 2007201023A JP 2006015610 A JP2006015610 A JP 2006015610A JP 2006015610 A JP2006015610 A JP 2006015610A JP 2007201023 A JP2007201023 A JP 2007201023A
Authority
JP
Japan
Prior art keywords
semiconductor device
passive component
base substrate
die pad
electrode terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006015610A
Other languages
English (en)
Other versions
JP4814639B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Tetsuya Hiraoka
哲也 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006015610A priority Critical patent/JP4814639B2/ja
Priority to TW095112825A priority patent/TWI305038B/zh
Priority to CN2006100771832A priority patent/CN101009269B/zh
Priority to US11/414,485 priority patent/US7528460B2/en
Priority to KR1020060040456A priority patent/KR100724713B1/ko
Publication of JP2007201023A publication Critical patent/JP2007201023A/ja
Priority to US12/418,906 priority patent/US8048719B2/en
Application granted granted Critical
Publication of JP4814639B2 publication Critical patent/JP4814639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】電極端子とダイパッドとの接触を防止するとともに、電極端子にワイヤボンディングを確実に行うことができる。
【解決手段】受動部品１５は、電極端子１６、１６の上下方向の高さが、素体部１７の高さよりも高く形成されている。より詳しくは、電極端子１６、１６の断面積は、素体部１７の断面積よりも若干大きく形成されている。これにより電極端子１６、１６の上部および下部が、素体部１７よりも若干高くなるように（はみだすように）位置している。受動部品１５は、素体部１７が接着剤３３を介して高位部２８に基板面と略平行になるように固着されており、電極端子１６、１６の一部（下端部）は、凹部２７、２７内の空間にそれぞれ位置する。これにより、電極端子１６、１６とダイパッド２１との間に所定の間隙が形成されている。
【選択図】図６

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、電子部品と受動部品とがボンディングワイヤにより電気的に接続されて構成される半導体装置および半導体装置の製造方法に関する。
ＬＳＩ（Large Scale Integration）等の半導体チップ（半導体素子）では、例えば半導体チップ内の回路の同時スイッチングにより生じる電源バウンスまたはＧＮＤ（グラウンド）バウンスを抑制するために、電源回路と接地回路との間にキャパシタ（コンデンサ）を接続する。これにより安定した給電を行うことができる。このようなキャパシタはバイパスコンデンサ（以下パスコンという）と称される。
また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを接続することも行われる。このようなインダクタは電源フィルタと称される。
このようにパスコンまたは電源フィルタ等の受動素子を、半導体チップを搭載した半導体装置に内蔵して半導体チップと接続することにより、半導体チップ内の回路に、より近接してパスコンや電源フィルタを配置することができ、半導体チップの動作を安定させ、電気特性を向上させることができる。また、半導体装置を搭載するシステムボードに個別にパスコンまたは電源フィルタ等の受動素子を搭載する必要がなくなり、システムボード上の部品点数を低減することができ、係るシステムの小形化を図ることができる。
このような半導体装置において、内蔵される受動素子としてチップ部品状の受動部品を用いて、半導体チップと受動部品との接続をボンディングワイヤにより行う構成が知られている。
チップ部品状の受動部品を用いることで、例えば、いわゆる１００５部品、０６０３部品、０４０２部品と称されるような外形寸法が規格化されたチップコンデンサやチップインダクタ等の汎用のチップ部品を利用できるため、半導体装置を安価に製造することができる。なお、１００５部品は外形寸法が１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、０６０３部品は外形寸法が０．６ｍｍ×０．３ｍｍ×０．３ｍｍであり、０４０２部品は外形寸法が０．４ｍｍ×０．２ｍｍ×０．２ｍｍであり、いずれも長手方向の両端部に電極端子を設けた形状を有する。
ここで、受動部品と半導体チップとをボンディングワイヤを用いて相互に接続する方法が知られている（例えば、特許文献１、２参照）。
これにより、導体パターン部の面積を縮小でき、半導体装置を小型化することができる。また、導体パターンを介することなくボンディングワイヤにより半導体チップと受動部品とを相互に接続するため、半導体装置の動作をより安定させ、電気特性を向上させることができる。
特開平８−１６２６０７号公報（図２） 特開２００４−４７８１１号公報（第１８頁、図６、図７）
ところで、このようなチップ部品状の受動部品は、一般に半田または導電性接着剤等を用いてリードフレームのインナーリード部や配線基板の電極パッド等の導体パターン部に搭載されることが多いが、この場合、半田や導電性接着剤の濡れ広がる領域を考慮した面積の導体パターンが必要となり、さらにはこの導体パターンと半導体チップとの間をボンディングワイヤによって接続を行うためのボンディング領域が必要となる。
ここで特許文献１にあっては、リードフレームのダイパッド上に半導体チップとコンデンサとが近接して搭載・固着され、係る半導体チップ、コンデンサおよびリードフレーム間がワイヤにより相互に接続されて、モールド樹脂により封止された構成が開示されている。なお、半導体チップ、コンデンサ等の固着手段については詳述されていない。
一方、特許文献２にあっては、リードフレームのダイパッド（ステージ）上に、半導体チップと受動部品を並んで搭載し、半導体チップと受動部品とをボンディングワイヤで接続した構成が開示されている。ダイパッドの受動部品を搭載部位には、エッチング等により凹部を形成し、受動部品の全体が、この凹部内に絶縁テープを介して搭載されている。
このような構成とすることで、絶縁テープを介して受動部品を搭載するため受動部品の両端の電極端子がダイパッドに接触することを防止し、受動部品は半導体チップの回路に近い部分に配置されることで半導体装置の電気特性を向上させ、動作を安定させることができる。また、ダイパッドに凹部を構成して、この内部に収まるように受動部品を搭載しているため、受動部品を搭載する高さを低くすることができる。
しかしながら、これらの先行例にあっては、受動部品をダイパッドに搭載・固着する際、接着物として絶縁テープを用いているが、所定の大きさに加工されたテープ部材を準備し、テープ部材を凹部に貼り付ける工程を要するため工程が複雑化する。
前記絶縁テープ部材に代えて、ペースト状の絶縁性接着剤を用いる方法も考えられるが、この方法は半導体装置の製造時に次のような問題が生じる可能性が大きい。
（１）ダイパッド上にディスペンサ等により塗布供給されたペースト状の絶縁性接着剤上に、受動部品を載置する際、係る受動部品に付与する荷重が過大になった場合には、受動部品の電極端子とダイパッドとが接触してショートしてしまう場合がある。
（２）逆に受動部品に付与する荷重が過少になった場合には、受動部品がダイパッド上に傾斜して搭載されてしまう場合があり、この状態で受動部品の電極端子にワイヤボンディングを行うと、ワイヤ先端が電極端子に確実に接続されない場合がある。
本発明はこのような点に鑑みてなされたものであり、電極端子とダイパッドとの接触を防止するとともに、電極端子にワイヤボンディングを確実に行うことができる半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、電気絶縁性の封止材により封止された半導体装置において、絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部が基板面と略平行になるように支持し、かつ、前記電極端子に接触しないように形成された部位を有するベース基板とを備えることを特徴とする半導体装置が提供される。
このような半導体装置によれば、受動部品がベース基板の基板面と略平行になるように支持され、かつ電極部品はベース基板との接触が防止される。
また、本発明では上記課題を解決するために、柱状の本体部と前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子を備える受動部品と、半導体素子とをワイヤボンディングにて接続して構成される半導体装置の製造方法であって、ベース基板用基材に凹部を形成してベース基板を得る工程と、前記凹部に接着部材を供給する工程と、前記本体部が前記接着部材を介して前記ベース基板上に位置し、前記電極端子がそれぞれ前記接着部材を介して前記凹部に対応する部位に位置するように前記受動部品を配設する工程と、前記受動部品に所定の圧力を加えることにより前記受動部品と前記ベース基板とを仮接着する工程と、前記接着部材を硬化させて前記受動部品と前記ベース基板とを本接着する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、本体部が接着部材を介してベース基板上に位置し、両端部がそれぞれ凹部の底部との間に所定の間隙が形成されて配置された半導体装置が得られる。
本発明は、受動部品がベース基板と略平行になるように支持され、かつ電極端子はベース基板との接触が防止されるよう構成したので、電極端子とベース基板との接触を防止するとともに、受動部品にワイヤボンディングを確実に行うことができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、実施の形態の半導体装置を示す斜視図である。
半導体装置１０は、ＳＯＰ（Small Outline Package）タイプのＬＳＩパッケージであり、後述する半導体素子をリードフレームに設置して電気絶縁性を備える封止部材３０にて封止されている。また、封止部材３０の両側面には、それぞれ半導体素子に電気的に接続された４本のアウターリード２３が設けられている。封止部材３０の構成材料としては、例えばエポキシ樹脂等が挙げられる。
図２は、第１の実施の形態の半導体装置の内部を示す平面図である。
なお、以下では図２中の上側を「上」、下側を「下」、右側を「右」という。
半導体装置１０は、半導体素子１１と、受動部品１５と、複数のワイヤ（ボンディングワイヤ）１８と、ダイパッド（ベース基板）２１とダイパッド２１の周囲に設けられた複数のインナーリード２２とアウターリード２３と一対の支持部２４、２４とを備えるリードフレーム２０とを有している。
リードフレーム２０の構成材料としては特に限定されないが、例えば鉄（Ｆｅ）−ニッケル合金、銅（Ｃｕ）および銅合金の導体等が挙げられる。また、リードフレーム２０の板厚は例えば０．１２５ｍｍ、０．１５ｍｍ、０．２ｍｍまたは０．２５ｍｍ程度である。
各インナーリード２２は、それぞれ１つのアウターリード２３に電気的に接続されている。
半導体素子１１は、ダイパッド２１上に層状の接着剤３２を介して配置されている。また、半導体素子１１は、その表面上に配設された複数の電極パッド１２を備えている。
接着剤３２の構成材料としては特に限定されないが、例えばエポキシ樹脂、ポリイミド樹脂等からなる熱硬化性または熱可塑性の樹脂が挙げられる。また、これらに銀（Ａｇ）、ニッケル（Ｎｉ）、カーボン（Ｃ）等の導電性粒子が含まれていてもよい。
電極パッド１２は、それぞれワイヤ１８により複数のインナーリード２２にそれぞれ電気的に接続されている。
図３は、受動部品を示す斜視図である。
図３に示すように、受動部品１５は、半導体素子１１の近傍（図２中右側）に配置されている。この受動部品１５は、ダイパッド２１上に絶縁性を備える接着剤（接着層）３３を介して配置されている。接着剤３３の構成材料としては特に限定されないが、例えばエポキシ樹脂、ポリイミド樹脂等からなる熱硬化性の樹脂で構成されている。
受動部品１５は柱状（直方体）をなしており、絶縁性を備え、中央に設けられた素体部（本体部）１７と、素体部１７の両端部にそれぞれ設けられた電極端子１６、１６とを有している。そして受動部品１５は、電極端子１６、１６およびワイヤ１８、１８を介して半導体素子１１上の電極パッド１２に接続されている。
この受動部品１５としては、特に限定されないが例えばバイパスコンデンサ（パスコン）として機能するコンデンサやノイズフィルタとしてのインダクタや抵抗等が挙げられる。
なお、受動部品１５とインナーリード２２とがワイヤ１８を用いて電気的に接続されていてもよい。
ワイヤ１８は、例えば金、アルミニウム等の金属で構成されている。
図４は、第１の実施の形態の半導体装置のリードフレームを示す図であり、図４（ａ）は、リードフレームを示す部分平面図であり、図４（ｂ）は、図４（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図４（ｃ）は、図４（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。
これらの図に示すように、ダイパッド２１の電極端子１６、１６に対応する部位には電極端子１６、１６の形状（大きさ）に対応する凹部２７、２７が設けられている。これらの凹部２７、２７に挟まれたダイパッド２１の部位が高位部２８を構成している。なお、凹部２７の深さとしては、電極端子１６の形状等に応じて形成され特に限定されないが、例えば５μｍ〜８０μｍ程度である。
図５は、図２に示す半導体装置のＡ−Ａ線での断面図であり、図６は、図２に示す半導体装置のＢ−Ｂ線での断面図である。
図６に示すように受動部品１５は、電極端子１６、１６の図６中上下方向の長さ（以下、高さという）が、素体部１７の高さよりも高く形成されている。より詳しくは、電極端子１６、１６の断面積は、素体部１７の断面積よりも若干大きく形成されている。これにより電極端子１６、１６の上部および下部が、素体部１７よりも若干高くなるように（はみだすように）位置している。
受動部品１５は、素体部１７が接着剤３３を介して高位部２８に基板面と略平行になるように固着されており、電極端子１６、１６の一部（下端部）は、凹部２７、２７内の空間にそれぞれ位置する。これにより、電極端子１６、１６とダイパッド２１との間に所定の間隙が形成されている。このため、半導体装置１０によれば、簡易な構成で受動部品１５とダイパッド２１との接触を容易かつ確実に防止することができる。また、半導体装置１０の小型化（薄型化）を図ることができる。
なお、本実施の形態では、凹部２７、２７は、別個のものとしたがこれに限らず、凹部が一体的に形成されていてもよい。以下、半導体装置１０の変形例を示す。
図７は、第１の実施の形態の半導体装置のリードフレームの変形例を示す図であり、図７（ａ）は、半導体装置のリードフレームを示す平面図であり、図７（ｂ）は、図７（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図７（ｃ）は、図７（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。
図７に示すように、半導体装置１０は、ダイパッド２１上に、平面視で受動部品１５を囲むように環状の凹部２７が形成され、凹部２７の内部に、その高さが凹部２７の深さと略等しい高位部２８（凸部）が形成された構成となっていてもよい。
次に、本発明の半導体装置の製造方法について図２〜図６に示す半導体装置１０を製造する場合を一例として説明する。
図８〜図１０は、第１の実施の形態の半導体装置の製造方法を示す断面図である。
まず、図８に示すように、薄板の金属を加工して受動部品１５の電極端子１６、１６の形状に対応する凹部２７、２７が形成されたダイパッド２１、インナーリード２２、アウターリード２３、支持部２４、および外枠３１（周辺フレーム部分）を有するリードフレーム２０を用意する。
凹部２７、２７の製造方法は特に限定されないが、例えばエッチング（ハーフエッチング）等により化学的に製造する方法やスタンピング／金型による型押し整形やバイト研削等の機械的な加工により製造する方法等が挙げられる。
次に、図９（ａ）に示すように、ダイパッド２１の半導体素子１１を配置する部位にノズル２００から接着剤３２を吐出する。
次に、図９（ｂ）に示すように、接着剤３２を介してダイパッド２１と半導体素子１１とを接着（固着）する。
次に、図９（ｃ）に示すように、凹部２７、２７および高位部２８にノズル２１０から接着剤３３を吐出する。
次に、図９（ｄ）および図９（ｄ１）に示すように、受動部品１５を、素体部１７が高位部２８上に位置し、電極端子１６、１６がそれぞれ凹部２７、２７上に位置するように配設し、受動部品１５とダイパッド２１とを未硬化の接着剤３３を介して仮接着する。このとき受動部品１５に図中矢印で示す方向に所定の圧力を加えることにより、受動部品１５が安定する。ここで、受動部品１５に加える圧力は、接着剤３３の粘度に応じて適宜調整され、例えば０．５Ｎ〜４Ｎ程度である。
次に、図１０（ｅ）に示すように、所定温度で加熱して接着剤３３を硬化させることにより、受動部品１５が接着剤３３を介してダイパッド２１に固着する。
次に、図１０（ｆ）に示すように、ワイヤ１８を用いて半導体素子１１と各電極端子１６とをそれぞれ接続する。
次に、図１０（ｇ）に示すように、封止部材３０を用いて封止する。
次に、図示しないアウターリードの整形加工を行う。
以上で半導体装置１０が完成する。
この半導体装置１０の製造方法によれば、受動部品１５の電極端子１６、１６に対応する部位に凹部２７、２７を設け、高位部２８にて素体部１７をダイパッド２１と略平行に支持するようにしたので受動部品１５をダイパッド２１に対して傾くことなく配置することができる。よって、受動部品１５に対してワイヤボンディングを容易かつ確実に行うことができ、また、ダイパッド２１上に配設された未硬化の接着剤３３上に受動部品１５を載置する際、受動部品１５に付与する荷重が過大になった場合でも電極端子１６とダイパッド２１との間に所定の間隙が形成されているため電極端子１６とダイパッド２１への接触を防止することができる。これにより、簡易な工程で電極端子１６とダイパッド２１とのショートを防止することができる。
なお、前述した半導体装置１０の製造方法ではダイパッド２１と半導体素子１１とを接着した後に、接着剤３３を配設しているが、接着剤３３をダイパッド２１に配設した後に、ダイパッド２１と半導体素子１１とを接着してもよい。また、接着剤３２としてペースト状のものを用いたが、これに限らずフィルム状の接着剤を用いてもよく、例えば予めフィルム状の接着剤３２を半導体素子１１の下面に貼り付けておいてもよい。
次に、半導体装置の第２の実施の形態について説明する。
図１１は、第２の実施の形態の半導体装置を示す断面図である。
なお、以下の図面では、図面を見やすくするため封止部材３０の図示を省略している。
以下、第２の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ａは、リードフレーム２０ａ（ダイパッド２１ａ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ａには、図１１中左側の電極端子１６（電極端子１６、１６のうちのいずれか一方）に対応する部位のみに凹部２７が設けられている。
そしてダイパッド２１ａの、右側の（他方の）電極端子１６に対応する部位はグラウンド電位に接続されている。よって、右側の電極端子１６がグラウンド電位に接続されている場合は、右側の電極端子１６がダイパッド２１ａに接触した場合でも凹部２７によってダイパッド２１ａと左側の電極端子１６とは離間されているため、右側の電極端子１６と左側の電極端子１６とのショートを防止することができ、受動部品１５の動作機能が損なわれることを防止できる。
この第２の実施の形態の半導体装置１０ａによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。
次に、半導体装置の第３の実施の形態について説明する。
図１２は、第３の実施の形態の半導体装置のリードフレームを示す図であり、図１２（ａ）は、半導体装置のリードフレームを示す平面図であり、図１２（ｂ）は、図１２（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１２（ｃ）は、図１２（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。
以下、第３の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｂは、リードフレーム２０ｂ（ダイパッド２１ｂ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ｂには、素体部１７に対応する部位に、ダイパッド２１ｂの他の部分よりも高さの高い高位部２８ａが設けられている。この高位部２８ａは、例えばエッチング等により形成することができる。
図１３は、第３の実施の形態の半導体装置を示す断面図である。
図１３に示すように、素体部１７が接着剤３３を介して高位部２８ａに支持されることにより電極端子１６、１６とダイパッド２１ｂの電極端子１６、１６にそれぞれ対応する部位２７ａ、２７ａとの間に所定の間隙が形成されている。
この第３の実施の形態の半導体装置１０ｂによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。
次に、半導体装置の第４の実施の形態について説明する。
図１４は、第４の実施の形態の半導体装置のリードフレームを示す図であり、図１４（ａ）は、半導体装置のリードフレームを示す平面図であり、図１４（ｂ）は、図１４（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１４（ｃ）は、図１４（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。
以下、第４の実施の形態の半導体装置について、前述した第３の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｃは、リードフレーム２０ｃ（ダイパッド２１ｃ）の構成が第３の実施の形態のリードフレーム２０ｂ（ダイパッド２１ｂ）と異なっている。
ダイパッド２１ｃには、素体部１７に対応する部位に他の部分よりも高さの高い複数（本実施の形態では２つ）の高位部（凸部）２８ｂが設けられている。
図１５は、第４の実施の形態の半導体装置を示す断面図である。
この高位部２８ｂは、例えばダイパッド２１ｃの図１５中下側からのパンチング等により形成することができる。
素体部１７が接着剤３３を介して高位部２８ｂ、２８ｂに支持されることにより電極端子１６、１６とダイパッド２１ｃの電極端子１６、１６にそれぞれ対応する部位２７ｂ、２７ｂとの間に所定の間隙が形成されている。
この第４の実施の形態の半導体装置１０ｃによれば、第３の実施の形態の半導体装置１０ｂと同様の効果が得られる。そして、第４の実施の形態の半導体装置１０ｃによれば、高位部２８ｂ、２８ｂによって受動部品１５をより安定して支持することができる。また、製造時においてもワイヤボンディングを容易かつ確実に行うことができる。
次に、半導体装置の第５の実施の形態について説明する。
図１６は、第５の実施の形態の半導体装置のリードフレームを示す図であり、図１６（ａ）は、半導体装置のリードフレームを示す平面図であり、図１６（ｂ）は、図１６（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１６（ｃ）は、図１６（ａ）に示すリードフレームのＢ−Ｂ線での断面図であり、図１６（ｄ）は、図１６（ａ）に示すリードフレームのＣ−Ｃ線での断面図である。
以下、第５の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｄは、リードフレーム２０ｄ（ダイパッド２１ｄ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ｄには、電極端子１６、１６に対応する部位に、それぞれ凹部２７ｃ、２７ｃが設けられており、素体部１７に対応する部位に、凹部２７ｃよりも高くダイパッド２１の他の部位よりも低い（凹部２７ｃの深さよりも低い）高位部２８ｃが設けられている。高位部２８ｃの図１６（ａ）中左右方向の端部が、それぞれガイド部２９、２９を構成している。
この高位部２８ｃは、例えばパンチングにより形成することができる。
図１７は、第５の実施の形態の半導体装置を示す断面図であり、図１８は、第５の実施の形態の半導体装置の受動部品の配置を説明する平面図である。
図１７に示すように、素体部１７が接着剤３３を介して高位部２８ｃにより支持され、電極端子１６、１６と凹部２７ｃ、２７ｃとの間にそれぞれ間隙が形成される。また、図１８に示すように、ガイド部２９、２９により素体部１７が挟み込まれることにより、受動部品１５の左右方向の移動が規制される。
この第５の実施の形態の半導体装置１０ｄによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第５の実施の形態の半導体装置１０ｄによれば、受動部品１５の位置決めが容易になり、製造時の生産性および製造歩留まりを向上させることができる。
次に、半導体装置の第６の実施の形態について説明する。
図１９は、第６の実施の形態の半導体装置のリードフレームを示す図であり、図１９（ａ）は、半導体装置のリードフレームを示す平面図であり、図１９（ｂ）は、図１９（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１９（ｃ）は、図１９（ａ）に示すリードフレームのＢ−Ｂ線での断面図であり、図１９（ｄ）は、図１９（ａ）に示すリードフレームのＣ−Ｃ線での断面図である。
以下、第６の実施の形態の半導体装置１０ｅについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｅは、リードフレーム２０ｅ（ダイパッド２１ｅ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ｅには、高位部２８の近傍に、素体部１７を図１９中左右方向から挟み込むためのガイド部２９ａ、２９ａが形成されている。
図２０は、第６の実施の形態の半導体装置の受動部品の配置を説明する平面図である。
このように、素体部１７が接着剤３３を介して高位部２８により支持され、ガイド部２９ａ、２９ａの間に位置している。ガイド部２９ａ、２９ａにより素体部１７が挟み込まれることにより、受動部品１５の図２０中左右方向の移動が規制される。
この第６の実施の形態の半導体装置１０ｅによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第６の実施の形態の半導体装置１０ｅによれば、受動部品１５の位置決めが容易になり、製造時の生産性および製造歩留まりを向上させることができる。
ところで、半導体装置の動作を安定させて電気特性を向上させるために、半導体素子を、導電性接着剤を介してダイパッド上に搭載・固着する半導体装置においては、エポキシ系樹脂をバインダとして銀の粒子を含んだような導電性接着剤が、製造時の作業性の観点では扱いやすく、ある程度の接着力が得られやすいために広く用いられている。
しかし導電性接着剤は、導電性を確保するために導電粒子を多数含むため、導電粒子を含まない絶縁性接着剤に比べて一般に接着力が低い場合が多い。このため導電性接着剤を用いて半導体チップをダイパッドに接続搭載した半導体装置においては、熱応力が加わった場合または半導体装置が高湿度の環境下に置かれた場合に、導電性接着剤と半導体チップとの界面、または導電性接着剤とダイパッドとの界面において剥離が生じる場合がある。とりわけ、近年、環境対応の要請から、半導体装置をシステムボード等にリフローソルダリング等によって実装する際には、錫（Ｓｎ）−銀（Ａｇ）半田或いは錫−銀−銅（Ｃｕ）半田等鉛（Ｐｂ）を含有しない半田が使用されるため、従来の錫−鉛半田のような鉛を含有する半田を用いて実装する場合に比べて、実装する際の温度がより高くなることから、この温度に耐える高い信頼性を有する半導体装置が望まれている。
次に説明する第７の実施の形態の半導体装置は、このような点を鑑みた装置である。
図２１は、第７の実施の形態の半導体装置の内部を示す平面図であり、図２２は、図２１に示す半導体装置のリードフレームを示す図であり、図２２（ａ）は、半導体装置のリードフレームを示す平面図であり、図２２（ｂ）は、図２２（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図２２（ｃ）は、図２２（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。
以下、第７の実施の形態の半導体装置１０ｆについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図２１に示す半導体装置１０ｆは、リードフレーム２０ｆ（ダイパッド２１ｆ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
図２１および図２２に示すように、リードフレーム２０ｆのダイパッド２１ｆには凹部２７以外のダイパッド２１ｆの略全面に、に所定の深さ（本実施の形態では凹部２７と略同じ深さ）を有する複数の凹部（段差部）２１１が行列状に形成されている。この凹部２１１は、ダイパッド２１ｆの下面（凹部２７を有する面の反対側の面）にも形成されている。凹部２１１は例えばエッチングで形成することができる。
このように規則的に凹部２１１が配置されることにより、図２２（ｂ）および図２２（ｃ）に示すように、ダイパッド２１ｆの表面に凹凸が交互に現れる。そして、この凹凸の上に接着剤３２を介して半導体素子１１が配置されている。
この第７の実施の形態の半導体装置１０ｆによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第７の実施の形態の半導体装置１０ｆによれば、投錨効果（アンカー効果）により、半導体素子１１と接着剤３２との接着強度が向上することにより、半導体素子１１とダイパッド２１ｆとがより強固に固着される。また、凹部２１１は、ダイパッド２１ｆの下面にも形成されているため、封止部材３０とダイパッド２１ｆとの接着強度も向上する。
次に、半導体装置の第８の実施の形態について説明する。
図２３は、第８の実施の形態の半導体装置の内部を示す平面図である。
以下、第８の実施の形態の半導体装置１０ｇについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｇは、リードフレーム２０ｇ（ダイパッド２１ｇ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ｇの電極端子１６、１６に対応する部位には、それぞれ開口２６、２６が設けられている。
図２４は、図２３の半導体装置のＡ−Ａ線での断面図であり、図２５は、図２３の半導体装置のＢ−Ｂ線での断面図である。
ダイパッド２１ｇの下面には開口２６、２６を覆うように樹脂製のフィルム部材３５が接着されている。そして本実施の形態の受動部品１５は、素体部１７が高位部２８上に位置するように、フィルム部材３５上に配設された接着剤３３を介してダイパッド２１ｇ上に固着されている。
フィルム部材３５の構成材料としては特に限定されないが、樹脂が好ましく、例えばポリイミド等が挙げられる。また、半導体装置１０ｇを製造する際には、フィルム部材３５をダイパッド２１ｇに固着させた後に接着剤３３を配設してもよいし、フィルム部材３５をダイパッド２１ｇに仮接着させた後に接着剤３３を配設し、その後接着剤３３と受動部品１５との本接着工程においてフィルム部材３５とダイパッド２１ｇとを固着させてもよい。また、封止部材３０での封止の前工程で固着させてもよい。
この第８の実施の形態の半導体装置１０ｇによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第８の実施の形態の半導体装置１０ｇによれば、接着剤３３とフィルム部材３５とがともに樹脂で構成されている場合、界面のはがれが生じにくいという利点がある。
次に、半導体装置の第９の実施の形態について説明する。
図２６は、第９の実施の形態の半導体装置の内部を示す平面図であり、図２６（ａ）は、半導体装置のリードフレームを示す平面図であり、図２６（ｂ）は、図２６（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図２６（ｃ）は、図２６（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。また、図２７は、図２６に示す半導体装置のリードフレームを示す図である。
以下、第９の実施の形態の半導体装置１０ｈについて、前述した第２の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｈは、リードフレーム２０ｈ（ダイパッド２１ｈ）の構成が第２の実施の形態のリードフレーム２０ａ（ダイパッド２１ａ）と異なっている。
図２６および図２７に示すように、ダイパッド２１ｈは、下側の電極端子１６（受動部品１５の一方の電極端子１６）に対応する部位に、第１の実施の形態のダイパッド２１を切り欠いた形状の切り欠き部２５が設けられている。そして、下側の電極端子１６は、ダイパッド２１ｈから平面視で切り欠き部２５に突出している。
この第９の実施の形態の半導体装置１０ｈによれば、第２の実施の形態の半導体装置１０ａと同様の効果が得られる。
以上、本発明の半導体装置および半導体装置の製造方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、前述した各実施の形態ではＳＯＰタイプのＬＳＩパッケージについて説明したが、本発明はこれに限らずＳＯＪ（Small Out-line J-leaded Package）やＱＦＰ（Quad Flat Package）タイプのＬＳＩパッケージに対しても適用することができる。さらに、本発明はリードフレーム型の半導体装置に限らず半導体チップおよび受動部品を搭載（設置）するダイパッド部が導体で構成される半導体装置全般に適用することができる。
また、前述した各実施の形態では、受動部品１５にワイヤ１８を介して半導体素子１１が接続される構成としたが、本発明はこれに限定されず、受動部品にワイヤを介して別個の半導体パッケージや発光素子等が接続される構成としてもよい。
また、本発明は、導電性を有するダイパッドを備える種々の半導体装置に対して適用することができる。
（付記１） 電気絶縁性の封止材により封止された半導体装置において、
絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部が基板面と略平行になるように支持し、かつ、前記電極端子に接触しないように形成された部位を有するベース基板と、
を備えることを特徴とする半導体装置。
（付記２） 前記ベース基板の前記電極端子に対応する部位に凹部が形成されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記凹部は、前記電極端子のそれぞれに対応する部位に複数形成されていることを特徴とする付記２記載の半導体装置。
（付記４） 前記凹部は、前記電極端子のいずれか一方に形成されていることを特徴とする付記２記載の半導体装置。
（付記５） 前記ベース基板の前記本体部に対応する部位に凸部が形成されていることを特徴とする付記１記載の半導体装置。
（付記６） 前記凸部は、前記本体部の長手方向に沿って複数形成されていることを特徴とする付記５記載の半導体装置。
（付記７） 前記ベース基板の前記受動部品に対応する部位に凹部が形成され、前記凹部内の前記本体部に対応する部位に前記凹部の深さよりも高さの低い凸部が形成されていることを特徴とする付記１記載の半導体装置。
（付記８） 前記受動部品の長手方向に略直交する方向への移動を規制するガイド部が設けられていることを特徴とする付記２記載の半導体装置。
（付記９） 前記ベース基板の略全面に亘って複数の凹凸が形成されていることを特徴とする付記１記載の半導体装置。
（付記１０） 前記複数の凹凸は、規則的に配置されていることを特徴とする付記９記載の半導体装置。
（付記１１） 前記複数の凹凸は、前記ベース基板の前記半導体素子が載置される面の反対面側にも形成されていることを特徴とする付記９記載の半導体装置。
（付記１２） 前記ベース基板の前記電極端子に対応する部位に開口が形成されていることを特徴とする付記１記載の半導体装置。
（付記１３） 前記ベース基板の前記半導体素子が載置される面の反対面側に前記開口を覆うように形成された樹脂部材が配設されていることを特徴とする付記１２記載の半導体装置。
（付記１４） 前記受動部品の一方の前記電極端子が、平面視で前記ベース基板から突出していることを特徴とする付記１記載の半導体装置。
（付記１５） 柱状の本体部と前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子を備える受動部品と、半導体素子とをワイヤボンディングにて接続して構成される半導体装置の製造方法であって、
ベース基板用基材に凹部を形成してベース基板を得る工程と、
前記凹部に接着部材を供給する工程と、
前記本体部が前記接着部材を介して前記ベース基板上に位置し、前記電極端子がそれぞれ前記接着部材を介して前記凹部に対応する部位に位置するように前記受動部品を配設する工程と、
前記受動部品に所定の圧力を加えることにより前記受動部品と前記ベース基板とを仮接着する工程と、
前記接着部材を硬化させて前記受動部品と前記ベース基板とを本接着する工程と、
を有することを特徴とする半導体装置の製造方法。
実施の形態の半導体装置を示す斜視図である。 第１の実施の形態の半導体装置の内部を示す平面図である。 受動部品を示す斜視図である。 第１の実施の形態の半導体装置のリードフレームを示す図である。 図２に示す半導体装置のＡ−Ａ線での断面図である。 図２に示す半導体装置のＢ−Ｂ線での断面図である。 第１の実施の形態の半導体装置のリードフレームの変形例を示す図である。 第１の実施の形態の半導体装置の製造方法を示す断面図である。 第１の実施の形態の半導体装置の製造方法を示す断面図である。 第１の実施の形態の半導体装置の製造方法を示す断面図である。 第２の実施の形態の半導体装置を示す断面図である。 第３の実施の形態の半導体装置のリードフレームを示す図である。 第３の実施の形態の半導体装置を示す断面図である。 第４の実施の形態の半導体装置のリードフレームを示す図である。 第４の実施の形態の半導体装置を示す断面図である。 第５の実施の形態の半導体装置のリードフレームを示す図である。 第５の実施の形態の半導体装置を示す断面図である。 第５の実施の形態の半導体装置の受動部品の配置を説明する平面図である。 第６の実施の形態の半導体装置のリードフレームを示す図である。 第６の実施の形態の半導体装置の受動部品の配置を説明する平面図である。 第７の実施の形態の半導体装置の内部を示す平面図である。 図２１に示す半導体装置のリードフレームを示す図である。 第８の実施の形態の半導体装置の内部を示す平面図である。 図２３の半導体装置のＡ−Ａ線での断面図である。 図２３の半導体装置のＢ−Ｂ線での断面図である。 第９の実施の形態の半導体装置の内部を示す平面図である。 図２６に示す半導体装置のリードフレームを示す図である。
符号の説明
１０、１０ａ〜１０ｈ 半導体装置
１１ 半導体素子
１２ 電極パッド
１５ 受動部品
１６ 電極端子
１７ 素体部
１８ ワイヤ
２０、２０ａ〜２０ｈ リードフレーム
２１、２１ａ〜２１ｈ ダイパッド（ベース基板）
２２ インナーリード
２３ アウターリード
２４ 支持部
２５ 切り欠き部
２６ 開口
２７、２７ｃ 凹部
２７ａ、２７ｂ 部位
２８、２８ａ〜２８ｃ 高位部
２９、２９ａ ガイド部
３０ 封止部材
３２ 接着剤
３３ 接着剤（絶縁性接着剤）
３５ フィルム部材
２００、２１０ ノズル
２１１ 凹部（段差部）

Claims (10)

  1. 電気絶縁性の封止材により封止された半導体装置において、
    絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
    少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
    前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部が基板面と略平行になるように支持し、かつ、前記電極端子に接触しないように形成された部位を有するベース基板と、
    を備えることを特徴とする半導体装置。
  2. 前記ベース基板の前記電極端子に対応する部位に凹部が形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部は、前記電極端子のそれぞれに対応する部位に複数形成されていることを特徴とする請求項２記載の半導体装置。
  4. 前記凹部は、前記電極端子のいずれか一方に形成されていることを特徴とする請求項２記載の半導体装置。
  5. 前記ベース基板の前記本体部に対応する部位に凸部が形成されていることを特徴とする請求項１記載の半導体装置。
  6. 前記凸部は、前記本体部の長手方向に沿って複数形成されていることを特徴とする請求項５記載の半導体装置。
  7. 前記ベース基板の前記受動部品に対応する部位に凹部が形成され、前記凹部内の前記本体部に対応する部位に前記凹部の深さよりも高さの低い凸部が形成されていることを特徴とする請求項１記載の半導体装置。
  8. 前記受動部品の長手方向に略直交する方向への移動を規制するガイド部が設けられていることを特徴とする請求項２記載の半導体装置。
  9. 前記ベース基板の前記電極端子に対応する部位に開口が形成されていることを特徴とする請求項１記載の半導体装置。
  10. 柱状の本体部と前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子を備える受動部品と、半導体素子とをワイヤボンディングにて接続して構成される半導体装置の製造方法であって、
    ベース基板用基材に凹部を形成してベース基板を得る工程と、
    前記凹部に接着部材を供給する工程と、
    前記本体部が前記接着部材を介して前記ベース基板上に位置し、前記電極端子がそれぞれ前記接着部材を介して前記凹部に対応する部位に位置するように前記受動部品を配設する工程と、
    前記受動部品に所定の圧力を加えることにより前記受動部品と前記ベース基板とを仮接着する工程と、
    前記接着部材を硬化させて前記受動部品と前記ベース基板とを本接着する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2006015610A 2006-01-24 2006-01-24 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4814639B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006015610A JP4814639B2 (ja) 2006-01-24 2006-01-24 半導体装置および半導体装置の製造方法
TW095112825A TWI305038B (en) 2006-01-24 2006-04-11 Semiconductor device and manufacturing method thereof
CN2006100771832A CN101009269B (zh) 2006-01-24 2006-04-27 半导体器件及其制造方法
US11/414,485 US7528460B2 (en) 2006-01-24 2006-05-01 Semiconductor device sealed with electrical insulation sealing member
KR1020060040456A KR100724713B1 (ko) 2006-01-24 2006-05-04 반도체 장치 및 반도체 장치의 제조 방법
US12/418,906 US8048719B2 (en) 2006-01-24 2009-04-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006015610A JP4814639B2 (ja) 2006-01-24 2006-01-24 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011167919A Division JP5375891B2 (ja) 2011-08-01 2011-08-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2007201023A true JP2007201023A (ja) 2007-08-09
JP4814639B2 JP4814639B2 (ja) 2011-11-16

Family

ID=38284750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006015610A Expired - Fee Related JP4814639B2 (ja) 2006-01-24 2006-01-24 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7528460B2 (ja)
JP (1) JP4814639B2 (ja)
KR (1) KR100724713B1 (ja)
CN (1) CN101009269B (ja)
TW (1) TWI305038B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009904A (ja) * 2008-10-30 2012-01-12 Denso Corp 半導体装置
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
JP2013232551A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
JP2016157988A (ja) * 2016-06-09 2016-09-01 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356494A (ja) * 2003-05-30 2004-12-16 Hitachi Ltd 電子装置および圧力検出装置
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
WO2008056195A1 (en) * 2006-11-06 2008-05-15 Infineon Technologies Ag A multi-chip package
TWI342603B (en) * 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
US7763958B1 (en) 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel
JP2009182022A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
JP4883145B2 (ja) * 2008-10-30 2012-02-22 株式会社デンソー 半導体装置
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
JP5623622B2 (ja) * 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101905240B1 (ko) * 2015-01-29 2018-10-05 앰코테크놀로지코리아(주) 반도체 패키지 및 이의 제조 방법
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
US10615105B2 (en) * 2017-10-20 2020-04-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
US11201065B2 (en) 2019-10-31 2021-12-14 Texas Instruments Incorporated Testing semiconductor components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256466A (ja) * 1997-03-14 1998-09-25 Nittetsu Semiconductor Kk 半導体装置
JP2002231875A (ja) * 2001-02-05 2002-08-16 Rohm Co Ltd 半導体装置およびその製造方法
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2005286057A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 回路装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504486B2 (ja) 1987-10-12 1996-06-05 富士通株式会社 混成集積回路構造
JPH08162607A (ja) 1994-12-07 1996-06-21 Matsushita Electric Ind Co Ltd 半導体素子
JPH1154880A (ja) 1997-08-05 1999-02-26 Fujitsu Ten Ltd 電子部品の構造及び電子部品の実装構造
JP4233776B2 (ja) * 2001-09-12 2009-03-04 株式会社村田製作所 回路形成基板
JP3891048B2 (ja) 2002-06-17 2007-03-07 松下電器産業株式会社 モジュール部品の製造方法およびそれに用いられるマスキングチップ
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256466A (ja) * 1997-03-14 1998-09-25 Nittetsu Semiconductor Kk 半導体装置
JP2002231875A (ja) * 2001-02-05 2002-08-16 Rohm Co Ltd 半導体装置およびその製造方法
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2005286057A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009904A (ja) * 2008-10-30 2012-01-12 Denso Corp 半導体装置
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2013232551A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
US20200235046A1 (en) * 2012-04-27 2020-07-23 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US11309234B2 (en) 2012-04-27 2022-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device having an oscillator and an associated integrated circuit
US11854952B2 (en) 2012-04-27 2023-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
JP2016157988A (ja) * 2016-06-09 2016-09-01 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Also Published As

Publication number Publication date
TWI305038B (en) 2009-01-01
JP4814639B2 (ja) 2011-11-16
US20070170600A1 (en) 2007-07-26
US7528460B2 (en) 2009-05-05
TW200729449A (en) 2007-08-01
US8048719B2 (en) 2011-11-01
CN101009269A (zh) 2007-08-01
CN101009269B (zh) 2010-05-12
US20090191702A1 (en) 2009-07-30
KR100724713B1 (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
JP4814639B2 (ja) 半導体装置および半導体装置の製造方法
US7261596B2 (en) Shielded semiconductor device
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US7466012B2 (en) Power semiconductor package
US7061097B2 (en) Semiconductor device and manufacturing method for the same
US11476172B2 (en) Radio frequency module
JP5375891B2 (ja) 半導体装置
US20060113642A1 (en) Semiconductor device
US9717146B2 (en) Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
JPH10294418A (ja) 半導体装置
US10186366B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JP4852276B2 (ja) 半導体装置の製造方法
CN105244327A (zh) 电子装置模块及其制造方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR20110092779A (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP2005277168A (ja) 半導体装置、その組立方法及び半導体装置用導電性接着剤
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US10903147B2 (en) Semiconductor device
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
JP7145054B2 (ja) 半導体素子収納用パッケージおよび半導体装置
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
CN114743950A (zh) 一种双面封装产品及其加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees