KR100724713B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100724713B1
KR100724713B1 KR1020060040456A KR20060040456A KR100724713B1 KR 100724713 B1 KR100724713 B1 KR 100724713B1 KR 1020060040456 A KR1020060040456 A KR 1020060040456A KR 20060040456 A KR20060040456 A KR 20060040456A KR 100724713 B1 KR100724713 B1 KR 100724713B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
base substrate
passive component
die pad
lead frame
Prior art date
Application number
KR1020060040456A
Other languages
English (en)
Inventor
다카오 니시무라
데츠야 히라오카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Application granted granted Critical
Publication of KR100724713B1 publication Critical patent/KR100724713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 의하면 전극 단자와 다이 패드와의 접촉을 방지하는 동시에, 전극 단자에 와이어 본딩을 확실하게 행할 수 있다.
수동 부품(15)은 전극 단자(16, 16)의 상하 방향의 높이가 소체(素體; element)부(17)의 높이보다도 높게 형성되어 있다. 보다 자세하게는, 전극 단자(16, 16)의 단면적은 소체부(17)의 단면적보다도 약간 크게 형성되어 있다. 이에 따라 전극 단자(16, 16)의 상부 및 하부가 소체부(17)보다도 약간 높게 되도록(초과하도록) 위치하고 있다. 수동 부품(15)은 소체부(17)가 접착제(33)를 통해 고위(高位)부(28)에 기판면과 거의 평행이 되도록 고정되어 있고, 전극 단자(16, 16)의 일부(하단부)는 오목부(27, 27) 내의 공간에 각각 위치한다. 이에 의해 전극 단자(16, 16)와 다이 패드(21) 사이에 소정의 간극이 형성되어 있다.
전극 단자, 다이 패드, 본딩 와이어, 리드 프레임, 바이 패스, 반도체 칩, 가이드부

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 실시예의 반도체 장치를 나타내는 사시도.
도 2는 제 1 실시예의 반도체 장치의 내부를 나타내는 평면도.
도 3은 수동 부품을 나타내는 사시도.
도 4는 제 1 실시예의 반도체 장치의 리드 프레임을 나타내는 도면.
도 5는 도 2에 나타낸 반도체 장치의 A-A선에서의 단면도.
도 6은 도 2에 나타낸 반도체 장치의 B-B선에서의 단면도.
도 7은 제 1 실시예의 반도체 장치의 리드 프레임의 변형예를 나타내는 도면.
도 8은 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 9는 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 10은 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 단면도.
도 11은 제 2 실시예의 반도체 장치를 나타내는 단면도.
도 12는 제 3 실시예의 반도체 장치의 리드 프레임을 나타내는 도면.
도 13은 제 3 실시예의 반도체 장치를 나타내는 단면도.
도 14는 제 4 실시예의 반도체 장치의 리드 프레임을 나타내는 도면.
도 15는 제 4 실시예의 반도체 장치를 나타내는 단면도.
도 16은 제 5 실시예의 반도체 장치의 리드 프레임을 나타내는 도면.
도 17은 제 5 실시예의 반도체 장치를 나타내는 단면도.
도 18은 제 5 실시예의 반도체 장치의 수동 부품의 배치를 설명하는 평면도.
도 19는 제 6 실시예의 반도체 장치의 리드 프레임을 나타내는 도면.
도 20은 제 6 실시예의 반도체 장치의 수동 부품의 배치를 설명하는 평면도.
도 21은 제 7 실시예의 반도체 장치의 내부를 나타내는 평면도.
도 22는 도 21에 나타낸 반도체 장치의 리드 프레임을 나타내는 도면.
도 23은 제 8 실시예의 반도체 장치의 내부를 나타내는 평면도.
도 24는 도 23의 반도체 장치의 A-A선에서의 단면도.
도 25는 도 23의 반도체 장치의 B-B선에서의 단면도.
도 26은 제 9 실시예의 반도체 장치의 내부를 나타내는 평면도.
도 27은 도 26에 나타낸 반도체 장치의 리드 프레임을 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1O, 1Oa∼1Oh : 반도체 장치 11 : 반도체 소자
12 : 전극 패드 15 : 수동 부품
16 : 전극 단자 17 : 소체부
18 : 와이어 20, 20a∼20h : 리드 프레임
21, 21a∼21h : 다이 패드(베이스 기판) 22 : 이너 리드
23 : 아우터 리드 24 : 지지부
25 : 홈부 26 : 개구
27, 27c : 오목부 27a, 27b : 부위
28, 28a∼28c : 고위(高位)부 29, 29a : 가이드부
30 : 밀봉 부재 32 : 접착제
33 : 접착제(절연성 접착제) 35 : 필름 부재
200, 210 : 노즐 211 : 오목부(단차부)
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로서, 특히, 전자 부품과 수동 부품이 본딩 와이어에 의해 전기적으로 접속되어 구성되는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
LSI(Large Scale Integration) 등의 반도체 칩(반도체 소자)에서는, 예를 들면 반도체 칩 내의 회로의 동시 스위칭에 의해 발생하는 전원 바운스 또는 GND(그라운드) 바운스를 억제하기 위해서, 전원 회로와 접지 회로 사이에 커패시터(콘덴서)를 접속한다. 이에 따라 안정한 급전을 행할 수 있다. 이러한 커패시터는 바이 패스 콘덴서(이하, 패스콘이라 함)라 불린다.
또한, 전원 라인에 들어오는 고주파 노이즈를 막기 위해서, 전원 라인에 대하여 직렬로 인덕터를 접속하는 것도 행해진다. 이러한 인덕터는 전원 필터라 불린다.
이렇게 패스콘(bypass capacitor) 또는 전원 필터 등의 수동 소자를 반도체 칩을 탑재한 반도체 장치에 내장하여 반도체 칩과 접속함으로써, 반도체 칩 내의 회로에 보다 근접해서 패스콘이나 전원 필터를 배치할 수 있고, 반도체 칩의 동작을 안정시켜, 전기 특성을 향상시킬 수 있다. 또한, 반도체 장치를 탑재하는 시스템 보드에 개별적으로 패스콘 또는 전원 필터 등의 수동 소자를 탑재할 필요가 없어져, 시스템 보드 위의 부품 수를 저감할 수 있고, 이와 같은 시스템의 소형화를 도모할 수 있다.
이러한 반도체 장치에 있어서, 내장되는 수동 소자로서 칩 부품 모양의 수동 부품을 이용하여, 반도체 칩과 수동 부품과의 접속을 본딩 와이어에 의해 행하는 구성이 알려져 있다.
칩 부품 모양의 수동 부품을 이용함으로써, 예를 들면 소위 1005 부품, 0603 부품, 0402 부품으로 불리는 외형 치수가 규격화된 칩 콘덴서나 칩 인덕터 등의 범용의 칩 부품을 이용할 수 있기 때문에, 반도체 장치를 저렴하게 제조할 수 있다. 또한, 1005 부품은 외형 치수가 1.0mm×0.5mm×0.5mm, 0603 부품은 외형 치수가 0.6mm×0.3mm×0.3mm, 0402 부품은 외형 치수가 0.4mm×0.2mm×0.2mm이며, 모두 길이 방향의 양단부에 전극 단자를 설치한 형상을 갖는다.
여기에서, 수동 부품과 반도체 칩을 본딩 와이어를 이용하여 서로 접속하는 방법이 알려져 있다(예를 들면, 특허문헌 1, 2 참조).
이에 따라 도체 패턴부의 면적을 축소할 수 있고, 반도체 장치를 소형화할 수 있다. 또한, 도체 패턴을 통하지 않고 본딩 와이어에 의해 반도체 칩과 수동 부품을 서로 접속하기 때문에, 반도체 장치의 동작을 보다 안정시켜, 전기 특성을 향상시킬 수 있다.
[특허문헌 1] 일본국 공개특허공보 8-162607호(도 2)
[특허문헌 2] 일본국 공개특허공보 2004-47811호(제 18 쪽, 도 6, 도 7)
그런데, 이러한 칩 부품 모양의 수동 부품은 일반적으로 땜납 또는 도전성 접착제 등을 이용해서 리드 프레임의 이너 리드부나 배선 기판의 전극 패드 등의 도체 패턴부에 탑재되는 것이 많지만, 이 경우, 땜납이나 도전성 접착제가 젖어 퍼지는 영역을 고려한 면적의 도체 패턴이 필요하게 되고, 이 도체 패턴과 반도체 칩 사이를 본딩 와이어에 의해 접속을 행하기 위한 본딩 영역이 더욱 필요하게 된다.
여기에서 특허문헌 1에는, 리드 프레임의 다이 패드 위에 반도체 칩과 콘덴서가 근접해서 탑재·고착되고, 이러한 반도체 칩, 콘덴서 및 리드 프레임 사이가 와이어에 의해 서로 접속되어 몰드 수지에 의해 밀봉되는 구성이 개시되어 있다. 또한, 반도체 칩, 콘덴서 등의 고착 수단에 대해서는 상술되어 있지 않다.
한편, 특허문헌 2에는, 리드 프레임의 다이 패드(스테이지) 위에 반도체 칩과 수동 부품을 병렬로 탑재하고, 반도체 칩과 수동 부품을 본딩 와이어로 접속하는 구성이 개시되어 있다. 다이 패드의 수동 부품 탑재 부위에는, 에칭 등에 의해 오목부를 형성하고, 수동 부품의 전체가 이 오목부 내에 절연 테이프를 통해 탑재되어 있다.
이러한 구성으로 함으로써 절연 테이프를 통해 수동 부품을 탑재하기 때문 에, 수동 부품의 양단의 전극 단자가 다이 패드에 접촉하는 것을 방지하고, 수동 부품은 반도체 칩의 회로에 가까운 부분에 배치됨으로써 반도체 장치의 전기 특성을 향상시켜, 동작을 안정시킬 수 있다. 또한, 다이 패드에 오목부를 구성하고 이 내부에 들어가도록 수동 부품을 탑재하고 있기 때문에, 수동 부품을 탑재하는 높이를 낮게 할 수 있다.
그러나, 이들 선행예에서는, 수동 부품을 다이 패드에 탑재·고착할 때, 접착물로서 절연 테이프를 이용하고 있는데, 소정의 크기로 가공된 테이프 부재를 준비하고, 테이프 부재를 오목부에 부착하는 공정을 요하기 때문에 공정이 복잡해진다.
상기 절연 테이프 부재 대신에 페이스트 모양의 절연성 접착제를 이용하는 방법도 고려되지만, 이 방법은 반도체 장치의 제조시에 다음과 같은 문제가 발생할 가능성이 크다.
(1) 다이 패드 위에 디스펜서 등에 의해 도포 공급된 페이스트 모양의 절연성 접착제 위에 수동 부품을 탑재 배치할 때, 이러한 수동 부품에 부여하는 하중이 지나치게 켜진 경우에는, 수동 부품의 전극 단자와 다이 패드가 접촉해서 쇼트해버리는 경우가 있다.
(2) 반대로 수동 부품에 부여하는 하중이 지나치게 작아진 경우에는, 수동 부품이 다이 패드 위에 경사져서 탑재되어버리는 경우가 있고, 이 상태에서 수동 부품의 전극 단자에 와이어 본딩을 행하면, 와이어 선단이 전극 단자에 확실하게 접속되지 않는 경우가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 전극 단자와 다이 패드의 접촉을 방지하는 동시에, 전극 단자에 와이어 본딩을 확실하게 행할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 과제를 해결하기 위해서, 전기 절연성 밀봉재에 의해 밀봉된 반도체 장치에서, 절연성을 구비한 주상(柱狀)의 본체부와, 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 갖는 수동 부품과, 적어도 1개의 상기 전극 단자에 본딩 와이어를 통해 접속된 반도체 소자와, 상기 수동 부품과 상기 반도체 소자가 각각 접착층을 통해 탑재 배치되어, 상기 본체부가 기판면과 거의 평행이 되도록 지지하고, 또한, 상기 전극 단자에 접촉하지 않도록 형성된 부위를 갖는 베이스 기판을 구비하는 것을 특징으로 하는 반도체 장치가 제공된다.
이러한 반도체 장치에 의하면, 수동 부품이 베이스 기판의 기판면과 거의 평행이 되도록 지지되고, 또한 전극 부품은 베이스 기판과의 접촉이 방지된다.
또한, 본 발명에서는 상기 과제를 해결하기 위해서, 주상의 본체부와 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 구비한 수동 부품과, 반도체 소자를 와이어 본딩으로 접속하여 구성되는 반도체 장치의 제조 방법으로서, 베이스 기판용 기재에 오목부를 형성해서 베이스 기판을 얻는 공정과, 상기 오목부에 접착 부재를 공급하는 공정과, 상기 본체부가 상기 접착 부재를 통해 상기 베이스 기판 위에 위치하고, 상기 전극 단자가 각각 상기 접착 부재를 통해 상기 오목부에 대응하는 부위에 위치하도록 상기 수동 부품을 설치하는 공정과, 상기 수동 부품에 소정의 압력을 가함으로써 상기 수동 부품과 상기 베이스 기판을 가(假)접착하는 공정과, 상기 접착 부재를 경화시켜서 상기 수동 부품과 상기 베이스 기판을 본(本)접착하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이러한 반도체 장치의 제조 방법에 의하면, 본체부가 접착 부재를 통해 베이스 기판 위에 위치하고, 양단부가 각각 오목부의 저면 사이에 소정의 간극이 형성되어 배치된 반도체 장치를 얻을 수 있다.
이하, 본 발명의 실시예를 도면을 참조하여 상세하게 설명한다.
도 1은 실시예의 반도체 장치를 나타내는 사시도이다.
반도체 장치(10)는 SOP(Small Outline Package) 타입의 LSI 패키지로, 후술하는 반도체 소자를 리드 프레임에 설치하여 전기 절연성을 구비한 밀봉 부재(30)로 밀봉되어 있다. 또한, 밀봉 부재(30)의 양 측면에는 각각 반도체 소자에 전기적으로 접속된 4개의 아우터 리드(23)가 설치되어 있다. 밀봉 부재(30)의 구성 재료로서는, 예를 들면 에폭시 수지 등을 들 수 있다.
도 2는 제 1 실시예의 반도체 장치의 내부를 나타내는 평면도이다.
또한, 이하에서는 도 2에서 상측을 「상」, 하측을 「하」, 우측을 「우」라 한다.
반도체 장치(10)는 반도체 소자(11)와, 수동 부품(15)과, 복수의 와이어(본딩 와이어)(18)와, 다이 패드(베이스 기판)(21)와 다이 패드(21) 주위에 설치된 복수의 이너 리드(22)와 아우터 리드(23)와 한 쌍의 지지부(24, 24)를 구비한 리드 프레임(20)을 갖고 있다.
리드 프레임(20)의 구성 재료로서는 특히 한정되지 않지만, 예를 들면 철(Fe)-니켈 합금, 동(Cu) 및 동 합금의 도체 등을 들 수 있다. 또한, 리드 프레임(20)의 판 두께는 예를 들면 0.125mm, 0.15mm, 0.2mm 또는 0.25mm 정도이다.
각 이너 리드(22)는 각각 1개의 아우터 리드(23)에 전기적으로 접속되어 있다.
반도체 소자(11)는 다이 패드(21) 위에 층 모양의 접착제(32)를 통해 배치되어 있다. 또한, 반도체 소자(11)는 그 표면 위에 설치된 복수의 전극 패드(12)를 구비하고 있다.
접착제(32)의 구성 재료로서는 특히 한정되지 않지만, 예를 들면 에폭시 수지, 폴리이미드 수지 등으로 이루어진 열경화성 또는 열가소성 수지를 들 수 있다. 또한, 이들 은(Ag), 니켈(Ni), 카본(C) 등의 도전성 입자가 포함되어 있어도 좋다.
전극 패드(12)는 각각 와이어(18)에 의해 복수의 이너 리드(22)에 각각 전기적으로 접속되어 있다.
도 3은 수동 부품을 나타내는 사시도이다.
도 3에 나타낸 바와 같이 수동 부품(15)은 반도체 소자(11)의 근방(도 2에서 우측)에 배치되어 있다. 이 수동 부품(15)은 다이 패드(21) 위에 절연성을 구비한 접착제(접착층)(33)를 통하여 배치되어 있다. 접착제(33)의 구성 재료로서는 특히 한정되지 않지만, 예를 들면 에폭시 수지, 폴리이미드 수지 등으로 이루어진 열경화성 수지로 구성되어 있다.
수동 부품(15)은 주상(직방체)을 하고 있고, 절연성을 구비하고, 중앙에 설치된 소체부(본체부)(17)와, 소체부(17)의 양단부에 각각 설치된 전극 단자(16, 16)를 갖고 있다. 그리고 수동 부품(15)은 전극 단자(16, 16) 및 와이어(18, 18)를 통하여 반도체 소자(11) 위의 전극 패드(12)에 접속되어 있다.
이 수동 부품(15)으로는 특별히 한정되지 않지만, 예를 들면 바이 패스 콘덴서(패스콘)로서 기능하는 콘덴서나 노이즈 필터로서의 인덕터나 저항 등을 들 수 있다.
또한, 수동 부품(15)과 이너 리드(22)가 와이어(18)를 이용해서 전기적으로 접속되어 있어도 좋다.
와이어(18)는 예를 들면 금, 알루미늄 등의 금속으로 구성되어 있다.
도 4는 제 1 실시예의 반도체 장치의 리드 프레임을 나타내는 도면이고, 도 4의 (a)는 리드 프레임을 나타내는 부분 평면도, 도 4의 (b)는 도 4의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 4의 (c)는 도 4의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
이들 도면에 나타낸 바와 같이, 다이 패드(21)의 전극 단자(16, 16)에 대응하는 부위에는 전극 단자(16, 16)의 형상(크기)에 대응하는 오목부(27, 27)가 설치되어 있다. 이들 오목부(27, 27)에 끼워진 다이 패드(21)의 부위가 고위(高位)부(28)를 구성하고 있다. 또한, 오목부(27)의 깊이는 전극 단자(16)의 형상 등에 따라 형성되어 특히 한정되지 않지만, 예를 들면 5μm∼80μm 정도이다.
도 5는 도 2에 나타낸 반도체 장치의 A-A선에서의 단면도이며, 도 6은 도 2 에 나타낸 반도체 장치의 B-B선에서의 단면도이다.
도 6에 나타낸 바와 같이, 수동 부품(15)은 전극 단자(16, 16)의 도 6에서 상하 방향의 길이(이하, 높이라 함)가 소체부(17)의 높이보다도 높게 형성되어 있다. 보다 자세하게는, 전극 단자(16, 16)의 단면적은 소체부(17)의 단면적보다도 약간 크게 형성되어 있다. 이에 따라 전극 단자(16, 16)의 상부 및 하부가, 소체부(17)보다도 약간 높게 되도록(초과하도록) 위치하고 있다.
수동 부품(15)은 소체부(17)가 접착제(33)를 통해 고위부(28)에 기판면과 거의 평행이 되도록 고착되어 있고, 전극 단자(16, 16)의 일부(하단부)는 오목부(27, 27) 내의 공간에 각각 위치한다. 이에 따라 전극 단자(16, 16)와 다이 패드(21) 사이에 소정의 간극이 형성되어 있다. 이 때문에, 반도체 장치(10)에 의하면 간단한 구성으로 수동 부품(15)과 다이 패드(21)와의 접촉을 용이하고 또한 확실하게 방지할 수 있다. 또한, 반도체 장치(10)의 소형화(박형화)를 도모할 수 있다.
또한, 본 실시예에서는 오목부(27, 27)는 별개인 것으로 했지만 이에 한정하지 않으며, 오목부가 일체적으로 형성되어 있어도 좋다. 이하, 반도체 장치(10)의 변형예를 나타낸다.
도 7은 제 1 실시예의 반도체 장치의 리드 프레임의 변형예를 나타내는 도면이고, 도 7의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 7의 (b)는 도 7의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 7의 (c)는 도 7의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
도 7에 나타낸 바와 같이, 반도체 장치(10)는 다이 패드(21) 위에, 평면에서 보아 수동 부품(15)을 둘러싸도록 고리 모양의 오목부(27)가 형성되고, 오목부(27) 내부에 그 높이가 오목부(27)의 깊이와 거의 동등한 고위부(28)(볼록부)가 형성된 구성으로 되어 있어도 좋다.
다음으로, 본 발명의 반도체 장치의 제조 방법에 대해서 도 2∼도 6에 나타낸 반도체 장치(10)를 제조할 경우를 일례로서 설명한다.
도 8∼도 10은 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 단면도이다.
우선, 도 8에 나타낸 바와 같이, 박판의 금속을 가공해서 수동 부품(15)의 전극 단자(16, 16)의 형상에 대응하는 오목부(27, 27)가 형성된 다이 패드(21), 이너 리드(22), 아우터 리드(23), 지지부(24), 및 아우터 프레임(31)(주변 프레임 부분)을 갖는 리드 프레임(20)을 준비한다.
오목부(27, 27)의 제조 방법은 특히 한정되지 않지만, 예를 들면 에칭(하프 에칭) 등에 의해 화학적으로 제조하는 방법이나 스탬핑/금형에 의한 금형 압축 정형(整形)이나 바이트 연삭 등의 기계적인 가공에 의해 제조하는 방법 등을 들 수 있다.
다음으로, 도 9의 (a)에 나타낸 바와 같이 다이 패드(21)의 반도체 소자(11)를 배치한 부위에 노즐(200)로부터 접착제(32)를 토출한다.
다음으로, 도 9의 (b)에 나타낸 바와 같이 접착제(32)를 통하여 다이 패드(21)와 반도체 소자(11)를 접착(고착)한다.
다음으로, 도 9의 (c)에 나타낸 바와 같이 오목부(27, 27) 및 고위부(28)에 노즐(210)로부터 접착제(33)을 토출한다.
다음으로, 도 9의 (d) 및 도 9의 (d1)에 나타낸 바와 같이, 수동 부품(15)을, 소체부(17)가 고위부(28) 위에 위치하고, 전극 단자(16, 16)가 각각 오목부(27, 27) 위에 위치하도록 설치하고, 수동 부품(15)과 다이 패드(21)를 미(未)경화 접착제(33)를 통해 가접착한다. 이때 수동 부품(15)에 도면에서 화살표로 나타낸 방향으로 소정의 압력을 가함으로써 수동 부품(15)이 안정된다. 여기에서, 수동 부품(15)에 가하는 압력은, 접착제(33)의 점도에 따라 적절하게 조정되어, 예를 들면 0.5N∼4N 정도이다.
다음으로, 도 10의 (e)에 나타낸 바와 같이 소정 온도로 가열하여 접착제(33)를 경화시킴으로써 수동 부품(15)이 접착제(33)를 통해 다이 패드(21)에 고착한다.
다음으로, 도 10의 (f)에 나타낸 바와 같이 와이어(18)를 이용하여 반도체 소자(11)와 각 전극 단자(16)를 각각 접속한다.
다음으로, 도 10의 (g)에 나타낸 바와 같이 밀봉 부재(30)를 이용해서 밀봉한다.
다음으로, 도시하지 않은 아우터 리드의 정형 가공을 행한다.
이상으로 반도체 장치(10)가 완성된다.
이 반도체 장치(10)의 제조 방법에 의하면, 수동 부품(15)의 전극 단자(16, 16)에 대응하는 부위에 오목부(27, 27)를 설치하고, 고위부(28)에서 소체부(17)를 다이 패드(21)와 거의 평행하게 지지하도록 했으므로 수동 부품(15)을 다이 패드 (21)에 대해 기울지 않고 배치할 수 있다. 따라서, 수동 부품(15)에 대하여 와이어 본딩을 용이 또한 확실하게 행할 수 있고, 또한 다이 패드(21) 위에 설치된 미경화 접착제(33) 위에 수동 부품(15)을 탑재할 때, 수동 부품(15)에 부여하는 하중이 지나치게 커질 경우에도 전극 단자(16)와 다이 패드(21) 사이에 소정의 간극이 형성되어 있기 때문에 전극 단자(16)와 다이 패드(21)에의 접촉을 방지할 수 있다. 이에 의해, 간이한 공정으로 전극 단자(16)와 다이 패드(21)와의 쇼트를 방지할 수 있다.
또한, 전술한 반도체 장치(10)의 제조 방법에서는 다이 패드(21)와 반도체 소자(11)를 접착한 후에, 접착제(33)를 배치하여 설치하고 있지만, 접착제(33)를 다이 패드(21)에 배치하여 설치한 후에, 다이 패드(21)와 반도체 소자(11)를 접착해도 좋다. 또한, 접착제(32)로서 페이스트 모양의 것을 이용했지만, 이에 한하지 않고 필름 모양의 접착제를 이용해도 좋고, 예를 들면 미리 필름 모양의 접착제(32)를 반도체 소자(11)의 하면에 부착해 두어도 좋다.
다음으로, 반도체 장치의 제 2 실시예에 대하여 설명한다.
도 11은 제 2 실시예의 반도체 장치를 나타내는 단면도이다.
또한, 이하의 도면에서는 도면을 보기 쉽게 하기 위해서 밀봉 부재(30)의 도시를 생략하고 있다.
이하, 제 2 실시예의 반도체 장치에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10a)는 리드 프레임(20a)(다이 패드(21a))의 구성이 제 1 실시 예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
다이 패드(21a)에는 도 11에서 좌측 전극 단자(16)(전극 단자(16, 16) 중 어느 한쪽)에 대응하는 부위에만 오목부(27)가 설치되어 있다.
그리고 다이 패드(21a)의 우측(다른 쪽)전극 단자(16)에 대응하는 부위는 그라운드 전위에 접속되어 있다. 따라서 우측 전극 단자(16)가 그라운드 전위에 접속되어 있는 경우에는, 우측 전극 단자(16)가 다이 패드(21a)에 접촉한 경우에도, 오목부(27)에 의해 다이 패드(21a)와 좌측 전극 단자(16)는 이간되어 있어서, 우측 전극 단자(16)와 좌측 전극 단자(16)와의 쇼트를 방지할 수 있고, 수동 부품(15)의 동작 기능이 손상되는 것을 방지할 수 있다.
이 제 2 실시예의 반도체 장치(10a)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다.
다음으로, 반도체 장치의 제 3 실시예에 대하여 설명한다.
도 12는 제 3 실시예의 반도체 장치의 리드 프레임을 나타내는 도면이고, 도 12의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 12의 (b)는 도 12의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 12의 (c)는 도 12의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
이하, 제 3 실시예의 반도체 장치에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10b)는 리드 프레임(20b)(다이 패드(21b))의 구성이 제 1 실시예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
다이 패드(21b)에는 소체부(17)에 대응하는 부위에 다이 패드(21b)의 다른 부분보다도 높이가 높은 고위부(28a)가 설치되어 있다. 이 고위부(28a)는 예를 들면 에칭 등에 의해 형성할 수 있다.
도 13은 제 3 실시예의 반도체 장치를 나타내는 단면도이다.
도 13에 나타낸 바와 같이 소체부(17)가 접착제(33)를 통해 고위부(28a)에 지지됨으로써 전극 단자(16, 16)와 다이 패드(21b)의 전극 단자(16, 16)에 각각 대응하는 부위(27a, 27a)와의 사이에 소정의 간극이 형성되어 있다.
이 제 3 실시예의 반도체 장치(10b)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다.
다음으로, 반도체 장치의 제 4 실시예에 대하여 설명한다.
도 14는 제 4 실시예의 반도체 장치의 리드 프레임을 나타내는 도면이고, 도 14의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 14의 (b)는 도 14의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 14의 (c)는 도 14의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
이하, 제 4 실시예의 반도체 장치에 대해서, 전술한 제 3 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10c)는 리드 프레임(20c)(다이 패드(21c))의 구성이 제 3 실시예 리드 프레임(20b)(다이 패드(21b))과 다르게 되어 있다.
다이 패드(21c)에는 소체부(17)에 대응하는 부위에 다른 부분보다도 높이가 높은 복수(본 실시예에서는 2개)의 고위부(볼록부)(28b)가 설치되어 있다.
도 15는 제 4 실시예의 반도체 장치를 나타내는 단면도이다.
이 고위부(28b)는, 예를 들면 다이 패드(21c)의 도 15의 하측으로부터의 펀칭 등에 의해 형성할 수 있다.
소체부(17)가 접착제(33)를 통해 고위부(28b, 28b)에 지지됨으로써 전극 단자(16, 16)와 다이 패드(21c)의 전극 단자(16, 16)에 각각 대응하는 부위(27b, 27b) 사이에 소정의 간극이 형성되어 있다.
이 제 4 실시예의 반도체 장치(10c)에 의하면, 제 3 실시예의 반도체 장치(10b)와 동일한 효과를 얻을 수 있다. 그리고 제 4 실시예의 반도체 장치(10c)에 의하면, 고위부(28b, 28b)에 의해 수동 부품(15)을 보다 안정하게 지지할 수 있다. 또한, 제조시에도 와이어 본딩을 용이 또한 확실하게 행할 수 있다.
다음으로, 반도체 장치의 제 5 실시예에 대하여 설명한다.
도 16은 제 5 실시예의 반도체 장치의 리드 프레임을 나타내는 도면이고, 도 16의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 16의 (b)는 도 16의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 16의 (c)는 도 16의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이며, 도 16의 (d)는 도 16의 (a)에 나타낸 리드 프레임의 C-C선에서의 단면도이다.
이하, 제 5 실시예의 반도체 장치에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10d)는 리드 프레임(20d)(다이 패드(21d))의 구성이 제 1 실시예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
다이 패드(21d)에는 전극 단자(16, 16)에 대응하는 부위에 각각 오목부(27c, 27c)가 설치되어 있고, 소체부(17)에 대응하는 부위에 오목부(27c)보다도 높고 다이 패드(21)의 다른 부위보다도 낮은(오목부(27c)의 깊이보다도 낮은) 고위부(28c)가 설치되어 있다. 고위부(28c)의 도 16의 (a)에서 좌우 방향의 단부가 각각 가이드부(29, 29)를 구성하고 있다.
이 고위부(28c)는 예를 들면 펀칭에 의해 형성할 수 있다.
도 17은 제 5 실시예의 반도체 장치를 나타내는 단면도이고, 도 18은 제 5 실시예의 반도체 장치의 수동 부품의 배치를 설명하는 평면도이다.
도 17에 나타낸 바와 같이 소체부(17)가 접착제(33)를 통해 고위부(28c)에 의해 지지되어, 전극 단자(16, 16)와 오목부(27c, 27c) 사이에 각각 간극이 형성된다. 또한, 도 18에 나타낸 바와 같이 가이드부(29, 29)에 의해 소체부(17)가 끼워짐으로써 수동 부품(15)의 좌우 방향의 이동이 제한된다.
이 제 5 실시예의 반도체 장치(10d)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다. 그리고 제 5 실시예의 반도체 장치(10d)에 의하면, 수동 부품(15)의 위치 결정이 용이하게 되고, 제조시의 생산성 및 제조 수율을 향상시킬 수 있다.
다음으로, 반도체 장치의 제 6 실시예에 대하여 설명한다.
도 19는 제 6 실시예의 반도체 장치의 리드 프레임을 나타내는 도면이고, 도 19의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 19의 (b)는 도 19의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 19의 (c)는 도 19의 (a)에 나 타낸 리드 프레임의 B-B선에서의 단면도이며, 도 19의 (d)는 도 19의 (a)에 나타낸 리드 프레임의 C-C선에서의 단면도이다.
이하, 제 6 실시예의 반도체 장치(10e)에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10e)는 리드 프레임(20e)(다이 패드(21e))의 구성이 제 1 실시예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
다이 패드(21e)에는 고위부(28)의 근방에, 소체부(17)를 도 19에서 좌우 방향으로 끼우기 위한 가이드부(29a, 29a)가 형성되어 있다.
도 20은 제 6 실시예의 반도체 장치의 수동 부품의 배치를 설명하는 평면도이다.
이렇게, 소체부(17)가 접착제(33)를 통해 고위부(28)에 의해 지지되어, 가이드부(29a, 29a) 사이에 위치하고 있다. 가이드부(29a, 29a)에 의해 소체부(17)가 끼워짐으로써 수동 부품(15)의 도 20에서 좌우 방향의 이동이 제한된다.
이 제 6 실시예의 반도체 장치(10e)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다. 그리고 제 6 실시예의 반도체 장치(10e)에 의하면, 수동 부품(15)의 위치 결정이 용이하게 되고, 제조시의 생산성 및 제조 수율을 향상시킬 수 있다.
그런데, 반도체 장치의 동작을 안정시켜 전기 특성을 향상시키기 위해서 반도체 소자를 도전성 접착제를 통해 다이 패드 위에 탑재·고정하는 반도체 장치에서는, 에폭시계 수지를 바인더로서 은 입자를 포함하도록 한 도전성 접착제가 제조 시 작업성의 관점에서는 취급하기 쉽고, 어느 정도의 접착력을 얻기 쉽기 때문에 널리 이용되고 있다.
그러나 도전성 접착제는 도전성을 확보하기 위해서 도전 입자를 다수 포함하기 때문에, 도전 입자를 포함하지 않는 절연성 접착제에 비해서 일반적으로 접착력이 낮을 경우가 많다. 이 때문에 도전성 접착제를 이용해서 반도체 칩을 다이 패드에 접속 탑재한 반도체 장치에서는, 열응력이 증가한 경우 또는 반도체 장치가 고습도의 환경 하에 놓여진 경우에, 도전성 접착제와 반도체 칩과의 계면, 또는 도전성 접착제와 다이 패드와의 계면에서 박리가 발생할 경우가 있다. 특히 최근, 환경 대응의 요청으로부터, 반도체 장치를 시스템 기판 등에 리플로 솔더링(reflow soldering) 등에 의해 설치할 때는, 주석(Sn)-은(Ag) 땜납 또는 주석-은-동(Cu) 땜납 등 납(Pb)을 함유하지 않는 땜납이 사용되기 때문에 종래의 주석-납 땜납과 같은 납을 함유하는 땜납을 이용하여 설치할 경우와 비교해서, 설치할 때의 온도가 보다 높게 됨으로써, 이 온도에 견디는 높은 신뢰성을 갖는 반도체 장치가 요망되고 있다.
다음으로 설명하는 제 7 실시예의 반도체 장치는 이러한 점을 감안한 장치이다
도 21은 제 7 실시예의 반도체 장치의 내부를 나타내는 평면도이고, 도 22는 도 21에 나타낸 반도체 장치의 리드 프레임을 나타내는 도면, 도 22의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 22의 (b)는 도 22의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도이며, 도 22의 (c)는 도 22의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
이하, 제 7 실시예의 반도체 장치(10f)에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
도 21에 나타낸 반도체 장치(10f)는 리드 프레임(20f)(다이 패드(21f))의 구성이 제 1 실시예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
도 21 및 도 22에 나타낸 바와 같이 리드 프레임(20f)의 다이 패드(21f)에는 오목부(27) 이외의 다이 패드(21f)의 거의 전체 면에, 소정의 깊이(본 실시예에서는 오목부(27)와 거의 같은 깊이)를 갖는 복수의 오목부(단차부)(211)가 행렬 모양으로 형성되어 있다. 이 오목부(211)는 다이 패드(21f)의 하면(오목부(27)를 갖는 면의 반대측 면)에도 형성되어 있다. 오목부(211)는 예를 들면 에칭으로 형성할 수 있다.
이렇게 규칙적으로 오목부(211)가 배치됨으로써 도 22의 (b) 및 도 22의 (c)에 나타낸 바와 같이 다이 패드(21f)의 표면에 요철이 교대로 나타난다. 그리고 이 요철 위에 접착제(32)를 통해 반도체 소자(11)가 배치되어 있다.
이 제 7 실시예의 반도체 장치(10f)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다. 그리고 제 7 실시예의 반도체 장치(10f)에 의하면, 투묘(投錨) 효과(앵커 효과)에 의해 반도체 소자(11)와 접착제(32)와의 접착 강도가 향상됨으로써 반도체 소자(11)와 다이 패드(21f)가 보다 견고하게 고착된다. 또한, 오목부(211)는 다이 패드(21f)의 하면에도 형성되어 있기 때문에, 밀봉 부재(30)와 다이 패드(21f)와의 접착 강도도 향상한다.
다음으로, 반도체 장치의 제 8 실시예에 대하여 설명한다.
도 23은 제 8 실시예의 반도체 장치의 내부를 나타내는 평면도이다.
이하, 제 8 실시예의 반도체 장치(10g)에 대해서, 전술한 제 1 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10g)는 리드 프레임(20g)(다이 패드(21g))의 구성이 제 1 실시예의 리드 프레임(20)(다이 패드(21))과 다르게 되어 있다.
다이 패드(21g)의 전극 단자(16, 16)에 대응하는 부위에는, 각각 개구(26, 26)가 설치되어 있다.
도 24는 도 23의 반도체 장치의 A-A선에서의 단면도이며, 도 25는 도 23의 반도체 장치의 B-B선에서의 단면도이다.
다이 패드(21g)의 밑면에는 개구(26, 26)를 덮도록 수지제의 필름 부재(35)가 접착되어 있다. 그리고 본 실시예의 수동 부품(15)은 소체부(17)가 고위부(28) 위에 위치하도록, 필름 부재(35) 위에 배치되어 설치된 접착제(33)를 통해 다이 패드(21g) 위에 고착되어 있다.
필름 부재(35)의 구성 재료로는 특별히 한정되지 않지만, 수지가 바람직하며, 예를 들면 폴리이미드 등을 들 수 있다. 또한 반도체 장치(10g)를 제조할 때에는, 필름 부재(35)를 다이 패드(21g)에 고착시킨 후에 접착제(33)을 배치하여 설치해도 좋고, 필름 부재(35)를 다이 패드(21g)에 가접착시킨 후에 접착제(33)를 배치하여 설치하고, 그 후 접착제(33)와 수동 부품(15)과의 본접착 공정에서 필름 부재(35)와 다이 패드(21g)를 고정시켜도 좋다. 또한, 밀봉 부재(30)로의 밀봉 전( 前) 공정에서 고착시켜도 좋다.
이 제 8 실시예의 반도체 장치(10g)에 의하면, 제 1 실시예의 반도체 장치(10)와 동일한 효과를 얻을 수 있다. 그리고 제 8 실시예의 반도체 장치(10g)에 의하면, 접착제(33)와 필름 부재(35)가 함께 수지로 구성되어 있을 경우, 계면의 벗겨짐이 발생하기 어렵다고 하는 이점이 있다.
다음으로, 반도체 장치의 제 9 실시예에 대하여 설명한다.
도 26은 제 9 실시예의 반도체 장치의 내부를 나타내는 평면도이고, 도 27은 도 26에 나타낸 반도체 장치의 리드 프레임을 나타내는 도면이며, 도 27의 (a)는 반도체 장치의 리드 프레임을 나타내는 평면도, 도 27의 (b)는 도 27의 (a)에 나타낸 리드 프레임의 A-A선에서의 단면도, 도 27의 (c)는 도 27의 (a)에 나타낸 리드 프레임의 B-B선에서의 단면도이다.
이하, 제 9 실시예의 반도체 장치(10h)에 대해서, 전술한 제 2 실시예와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는 그 설명을 생략한다.
반도체 장치(10h)는 리드 프레임(20h)(다이 패드(21h))의 구성이 제 2 실시예의 리드 프레임(20a)(다이 패드(21a))과 다르게 되어 있다.
도 26 및 도 27에 나타낸 바와 같이, 다이 패드(21h)는 하측의 전극 단자(16)(수동 부품(15)의 한쪽의 전극 단자(16))에 대응하는 부위에, 제 1 실시예의 다이 패드(21)를 절단한 형상의 홈부(25)가 설치되어 있다. 그리고 하측의 전극 단자(16)는 다이 패드(21h)로부터 평면에서 볼 때에 홈부(25)에 돌출하고 있다.
이 제 9 실시예의 반도체 장치(10h)에 의하면, 제 2 실시예의 반도체 장치 (10a)와 동일한 효과를 얻을 수 있다.
이상, 본 발명의 반도체 장치 및 반도체 장치의 제조 방법을 도면에 나타낸 실시예에 의거하여 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 각 부의 구성은, 같은 기능을 갖는 임의의 구성의 것으로 치환할 수 있다. 또한, 본 발명에 다른 임의의 구성물이나 공정이 부가되어 있어도 좋다.
또한, 본 발명은 전술한 각 실시예 중 임의의 2 이상의 구성을 조합시킨 것이어도 된다.
또한, 전술한 각 실시예에서는 SOP 타입의 LSI 패키지에 대하여 설명했지만, 본 발명은 이에 한정하지 않고 SOJ(Small Out-line J-leaded Package)나 QFP(Quad Flat Package) 타입의 LSI 패키지에 대하여도 적용할 수 있다. 또한, 본 발명은 리드 프레임형의 반도체 장치에 한하지 않고 반도체 칩 및 수동 부품을 탑재(설치)하는 다이 패드부가 도체에서 구성되는 반도체 장치 전반에 적용할 수 있다.
또한, 전술한 각 실시예에서는 수동 부품(15)에 와이어(18)를 통해 반도체 소자(11)가 접속되는 구성으로 했지만, 본 발명은 이것에 한정되지 않고 수동 부품에 와이어를 통해 별개의 반도체 패키지나 발광 소자 등이 접속되는 구성으로 해도 좋다.
또한, 본 발명은 도전성을 갖는 다이 패드를 구비하는 여러 가지의 반도체 장치에 대하여 적용할 수 있다.
(부기 1)
전기 절연성 밀봉재에 의해 밀봉된 반도체 장치에 있어서,
절연성을 구비하는 주상(柱狀)의 본체부와, 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 갖는 수동 부품과,
적어도 하나의 상기 전극 단자에 본딩 와이어를 통해 접속된 반도체 소자와,
상기 수동 부품과 상기 반도체 소자가 각각 접착층을 통해 탑재되어, 상기 본체부가 기판 면과 거의 평행이 되도록 지지하고, 또한, 상기 전극 단자에 접촉하지 않도록 형성된 부위를 갖는 베이스 기판을 구비하는 것을 특징으로 하는 반도체 장치.
(부기 2)
상기 베이스 기판의 상기 전극 단자에 대응하는 부위에 오목부가 형성되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 3)
상기 오목부는 상기 전극 단자의 각각에 대응하는 부위에 복수 형성되어 있는 것을 특징으로 하는 부기 2 기재의 반도체 장치.
(부기 4)
상기 오목부는 상기 전극 단자의 어느 한쪽에 형성되어 있는 것을 특징으로 하는 부기 2 기재의 반도체 장치.
(부기 5)
상기 베이스 기판의 상기 본체부에 대응하는 부위에 볼록부가 형성되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 6)
상기 볼록부는 상기 본체부의 길이 방향을 따라 복수 형성되어 있는 것을 특징으로 하는 부기 5 기재의 반도체 장치.
(부기 7)
상기 베이스 기판의 상기 수동 부품에 대응하는 부위에 오목부가 형성되고, 상기 오목부 내의 상기 본체부에 대응하는 부위에 상기 오목부의 깊이보다도 높이가 낮은 볼록부가 형성되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 8)
상기 수동 부품의 길이 방향에 거의 직교하는 방향으로의 이동을 규제하는 가이드부가 설치되어 있는 것을 특징으로 하는 부기 2 기재의 반도체 장치.
(부기 9)
상기 베이스 기판의 거의 전체 면에 걸쳐 복수의 요철이 형성되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 10)
상기 복수의 요철은 규칙적으로 배치되어 있는 것을 특징으로 하는 부기 9 기재의 반도체 장치.
(부기 11)
상기 복수의 요철은 상기 베이스 기판의 상기 반도체 소자가 탑재되는 면의 반대면 측에도 형성되어 있는 것을 특징으로 하는 부기 9 기재의 반도체 장치.
(부기 12)
상기 베이스 기판의 상기 전극 단자에 대응하는 부위에 개구가 형성되어 있 는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 13)
상기 베이스 기판의 상기 반도체 소자가 탑재 배치되는 면의 반대면 측에 상기 개구를 덮도록 형성된 수지 부재가 배열 설치되어 있는 것을 특징으로 하는 부기 12 기재의 반도체 장치.
(부기 14)
상기 수동 부품 한쪽의 상기 전극 단자가 평면에서 볼 때 상기 베이스 기판으로부터 돌출하고 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 15)
주상의 본체부와 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 구비하는 수동 부품과, 반도체 소자를 와이어 본딩으로 접속해서 구성되는 반도체 장치의 제조 방법으로,
베이스 기판용 기재에 오목부를 형성해서 베이스 기판을 얻는 공정과,
상기 오목부에 접착 부재를 공급하는 공정과,
상기 본체부가 상기 접착 부재를 통해 상기 베이스 기판 위에 위치하고, 상기 전극 단자가 각각 상기 접착 부재를 통해 상기 오목부에 대응하는 부위에 위치하도록 상기 수동 부품을 배열 설치하는 공정과,
상기 수동 부품에 소정의 압력을 가함으로써 상기 수동 부품과 상기 베이스 기판을 가(假)접착하는 공정과,
상기 접착 부재를 경화시켜서 상기 수동 부품과 상기 베이스 기판을 본(本) 접착하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명은 수동 부품이 베이스 기판과 거의 평행이 되도록 지지되고, 또한, 전극 단자는 베이스 기판과의 접촉이 방지되도록 구성했으므로, 전극 단자와 베이스 기판과의 접촉을 방지하는 동시에, 수동 부품에 와이어 본딩을 확실하게 행할 수 있다.

Claims (10)

  1. 전기 절연성 밀봉재에 의해 밀봉된 반도체 장치에 있어서,
    절연성을 구비한 주상(柱狀)의 본체부와, 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 갖는 수동 부품과,
    적어도 1개의 상기 전극 단자에 본딩 와이어를 통하여 접속된 반도체 소자와,
    상기 수동 부품과 상기 반도체 소자가 각각 접착층을 통하여 탑재 배치되어, 상기 본체부가 기판면과 거의 평행이 되도록 지지하고, 또한, 상기 전극 단자에 접촉하지 않도록 형성된 부위를 갖는 베이스 기판을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 베이스 기판의 상기 전극 단자에 대응하는 부위에 오목부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 오목부는 상기 전극 단자의 각각에 대응하는 부위에 복수 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 오목부는 상기 전극 단자의 어느 한쪽에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 베이스 기판의 상기 본체부에 대응하는 부위에 볼록부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 볼록부는 상기 본체부의 길이 방향을 따라 복수 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 베이스 기판의 상기 수동 부품에 대응하는 부위에 오목부가 형성되고, 상기 오목부 내의 상기 본체부에 대응하는 부위에 상기 오목부의 깊이보다도 높이가 낮은 볼록부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 2 항에 있어서,
    상기 수동 부품의 길이 방향으로 거의 직교하는 방향으로의 이동을 규제하는 가이드부가 설치되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 베이스 기판의 상기 전극 단자에 대응하는 부위에 개구가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 주상의 본체부와 상기 본체부의 축 방향의 양단부에 각각 설치된 한 쌍의 전극 단자를 구비하는 수동 부품과 반도체 소자를 와이어 본딩으로 접속해서 구성되는 반도체 장치의 제조 방법으로서,
    베이스 기판용 기재에 오목부를 형성해서 베이스 기판을 얻는 공정과,
    상기 오목부에 접착 부재를 공급하는 공정과,
    상기 본체부가 상기 접착 부재를 통해 상기 베이스 기판 위에 위치하고, 상기 전극 단자가 각각 상기 접착 부재를 통해 상기 오목부에 대응하는 부위에 위치하도록 상기 수동 부품을 배열 설치하는 공정과,
    상기 수동 부품에 소정의 압력을 가함으로써 상기 수동 부품과 상기 베이스 기판을 가(假)접착하는 공정과,
    상기 접착 부재를 경화시켜서 상기 수동 부품과 상기 베이스 기판을 본(本)접착하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060040456A 2006-01-24 2006-05-04 반도체 장치 및 반도체 장치의 제조 방법 KR100724713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006015610A JP4814639B2 (ja) 2006-01-24 2006-01-24 半導体装置および半導体装置の製造方法
JPJP-P-2006-00015610 2006-01-24

Publications (1)

Publication Number Publication Date
KR100724713B1 true KR100724713B1 (ko) 2007-06-04

Family

ID=38284750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060040456A KR100724713B1 (ko) 2006-01-24 2006-05-04 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7528460B2 (ko)
JP (1) JP4814639B2 (ko)
KR (1) KR100724713B1 (ko)
CN (1) CN101009269B (ko)
TW (1) TWI305038B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356494A (ja) * 2003-05-30 2004-12-16 Hitachi Ltd 電子装置および圧力検出装置
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
DE112006004098B4 (de) * 2006-11-06 2013-01-31 Infineon Technologies Ag Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung
TWI342603B (en) * 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
US7763958B1 (en) 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel
JP2009182022A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
JP4883145B2 (ja) * 2008-10-30 2012-02-22 株式会社デンソー 半導体装置
JP5299492B2 (ja) * 2008-10-30 2013-09-25 株式会社デンソー 半導体装置
US9324583B2 (en) 2011-01-30 2016-04-26 Nantong Fujitsu Microelectronics Co., Ltd. Packaging method
WO2012100721A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装结构
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5952074B2 (ja) 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP5985877B2 (ja) * 2012-04-27 2016-09-06 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
KR101905240B1 (ko) * 2015-01-29 2018-10-05 앰코테크놀로지코리아(주) 반도체 패키지 및 이의 제조 방법
JP6151826B2 (ja) * 2016-06-09 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
JP6493995B2 (ja) * 2017-05-25 2019-04-03 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US10615105B2 (en) * 2017-10-20 2020-04-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
US11201065B2 (en) * 2019-10-31 2021-12-14 Texas Instruments Incorporated Testing semiconductor components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (ja) 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
KR20050095552A (ko) * 2004-03-26 2005-09-29 산요덴키가부시키가이샤 회로 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504486B2 (ja) 1987-10-12 1996-06-05 富士通株式会社 混成集積回路構造
JPH08162607A (ja) 1994-12-07 1996-06-21 Matsushita Electric Ind Co Ltd 半導体素子
JPH10256466A (ja) * 1997-03-14 1998-09-25 Nittetsu Semiconductor Kk 半導体装置
JPH1154880A (ja) 1997-08-05 1999-02-26 Fujitsu Ten Ltd 電子部品の構造及び電子部品の実装構造
JP2002231875A (ja) * 2001-02-05 2002-08-16 Rohm Co Ltd 半導体装置およびその製造方法
JP4233776B2 (ja) * 2001-09-12 2009-03-04 株式会社村田製作所 回路形成基板
JP3891048B2 (ja) 2002-06-17 2007-03-07 松下電器産業株式会社 モジュール部品の製造方法およびそれに用いられるマスキングチップ
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
JP2005286057A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (ja) 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
KR20050095552A (ko) * 2004-03-26 2005-09-29 산요덴키가부시키가이샤 회로 장치

Also Published As

Publication number Publication date
CN101009269A (zh) 2007-08-01
JP4814639B2 (ja) 2011-11-16
TW200729449A (en) 2007-08-01
US8048719B2 (en) 2011-11-01
CN101009269B (zh) 2010-05-12
TWI305038B (en) 2009-01-01
US20090191702A1 (en) 2009-07-30
JP2007201023A (ja) 2007-08-09
US20070170600A1 (en) 2007-07-26
US7528460B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
KR100724713B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4475160B2 (ja) 電子装置の製造方法
US7261596B2 (en) Shielded semiconductor device
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP4972391B2 (ja) シールドケース付パッケージおよびシールドケース付パッケージの製造方法
US9029995B2 (en) Semiconductor device and method of manufacturing the same
US9240367B2 (en) Semiconductor package with cantilever leads
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JP5375891B2 (ja) 半導体装置
US20090051022A1 (en) Lead frame structure
US11600498B2 (en) Semiconductor package with flip chip solder joint capsules
JP4852276B2 (ja) 半導体装置の製造方法
US20190229044A1 (en) Lead frame with plated lead tips
KR100281133B1 (ko) 칩 스케일 패키지 모듈 및 그 제조방법
EP4195261A1 (en) Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof
US10903147B2 (en) Semiconductor device
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
CN114975144A (zh) 用于通过使用无焊点将电器件连接到底部单元的方法
CN104157627A (zh) 半导体组件
US20150008596A1 (en) Semiconductor device
JP2003297999A (ja) 半導体装置
KR20090056160A (ko) Ｐｃｂ 삽입형 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee