JPH10199908A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10199908A JPH10199908A JP1005597A JP1005597A JPH10199908A JP H10199908 A JPH10199908 A JP H10199908A JP 1005597 A JP1005597 A JP 1005597A JP 1005597 A JP1005597 A JP 1005597A JP H10199908 A JPH10199908 A JP H10199908A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- wiring board
- semiconductor device
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板上のすべての回路部品をボンディングワ
イヤを用いて実装することで、製造工程の簡略化を図
る。 【解決手段】 本発明の半導体装置は、半導体ウエハか
ら切り出されたベアチップ２と、抵抗およびコンデンサ
などのチップ部品３とをプリント配線基板１上に実装し
たものである。ベアチップ２上のパッドとプリント配線
基板１上のパッドとはボンディングワイヤ６により接続
される。チップ部品３は、その両端の端子電極が基板面
に平行になるように配置され、基板面に近い側の端子電
極は銀ペースト等の導電性材料によってプリント配線基
板１にダイボンディングされ、基板面に遠い側の端子電
極はボンディングワイヤ６により接続される。このよう
に、プリント配線基板１上の全ての回路部品はボンディ
ングワイヤ６を用いてＣＯＢ実装されるため、製造工程
を簡略化できる。
イヤを用いて実装することで、製造工程の簡略化を図
る。 【解決手段】 本発明の半導体装置は、半導体ウエハか
ら切り出されたベアチップ２と、抵抗およびコンデンサ
などのチップ部品３とをプリント配線基板１上に実装し
たものである。ベアチップ２上のパッドとプリント配線
基板１上のパッドとはボンディングワイヤ６により接続
される。チップ部品３は、その両端の端子電極が基板面
に平行になるように配置され、基板面に近い側の端子電
極は銀ペースト等の導電性材料によってプリント配線基
板１にダイボンディングされ、基板面に遠い側の端子電
極はボンディングワイヤ６により接続される。このよう
に、プリント配線基板１上の全ての回路部品はボンディ
ングワイヤ６を用いてＣＯＢ実装されるため、製造工程
を簡略化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路部品と基板と
をボンディングワイヤで接続する半導体装置およびその
製造方法に関する。
をボンディングワイヤで接続する半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】パッケージングされた回路部品を基板上
に実装すると、パッケージのサイズによって部品の実装
密度が制限される。このため、最近では、半導体ウエハ
から切り出したベアチップをパッケージングせずにその
まま基板に実装する例が増えてきた。
に実装すると、パッケージのサイズによって部品の実装
密度が制限される。このため、最近では、半導体ウエハ
から切り出したベアチップをパッケージングせずにその
まま基板に実装する例が増えてきた。
【０００３】ベアチップの実装技術としては、ボンディ
ングワイヤを用いたＣＯＢ(Chip OnBoard) 実装と、半
田ボールや金ボール等のバンプを用いたフリップチップ
実装がよく知られている。ＣＯＢ実装はチップの外側に
ボンディングワイヤを引き出すため、実装面積がチップ
面積よりも広くなるのに対し、フリップチップ実装は実
装面積をほぼチップサイズに制限できるため、より高密
度の実装が可能となる。
ングワイヤを用いたＣＯＢ(Chip OnBoard) 実装と、半
田ボールや金ボール等のバンプを用いたフリップチップ
実装がよく知られている。ＣＯＢ実装はチップの外側に
ボンディングワイヤを引き出すため、実装面積がチップ
面積よりも広くなるのに対し、フリップチップ実装は実
装面積をほぼチップサイズに制限できるため、より高密
度の実装が可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ実装は、ベアチップのパッドすべてにバンプを
取り付けなければならないため、バンプの取り付け位置
やサイズにばらつきが生じやすく、バンプを原因とする
製造不良が起きやすい。特に、バンプが原因の接続不良
が生じた場合にはその部分だけリペアできないため、ベ
アチップ全体を一旦取り外して実装をし直す必要があ
り、リペア作業が容易ではなかった。さらに、金などを
材料とするバンプは、ボンディングワイヤよりも値段が
高く、部品コストの上昇につながる。このように、実装
密度を多少犠牲にしても、ＣＯＢ実装するメリットは大
きい。
プチップ実装は、ベアチップのパッドすべてにバンプを
取り付けなければならないため、バンプの取り付け位置
やサイズにばらつきが生じやすく、バンプを原因とする
製造不良が起きやすい。特に、バンプが原因の接続不良
が生じた場合にはその部分だけリペアできないため、ベ
アチップ全体を一旦取り外して実装をし直す必要があ
り、リペア作業が容易ではなかった。さらに、金などを
材料とするバンプは、ボンディングワイヤよりも値段が
高く、部品コストの上昇につながる。このように、実装
密度を多少犠牲にしても、ＣＯＢ実装するメリットは大
きい。
【０００５】一方、基板上には、ＣＰＵやメモリ等のＬ
ＳＩチップ以外に、コンデンサや抵抗などのディスクリ
ート部品も実装されており、これらの回路部品は、実装
密度軽減のためにチップ部品で構成されることが多い。
チップ部品は、両端に設けられた端子電極を基板面に垂
直に配置してリフロー半田付けにより実装されるのが一
般的であり、このような実装方法はＳＭＴ(Surface Mou
nt Technology)方式と呼ばれる。
ＳＩチップ以外に、コンデンサや抵抗などのディスクリ
ート部品も実装されており、これらの回路部品は、実装
密度軽減のためにチップ部品で構成されることが多い。
チップ部品は、両端に設けられた端子電極を基板面に垂
直に配置してリフロー半田付けにより実装されるのが一
般的であり、このような実装方法はＳＭＴ(Surface Mou
nt Technology)方式と呼ばれる。
【０００６】したがって、チップ部品とベアチップの双
方を基板上に実装する場合には、ワイヤボンディングを
行う工程と、リフロー半田付けを行う工程とを別々に設
ける必要があり、製造工程が複雑化し、それに伴って製
造不良も起きやすかった。
方を基板上に実装する場合には、ワイヤボンディングを
行う工程と、リフロー半田付けを行う工程とを別々に設
ける必要があり、製造工程が複雑化し、それに伴って製
造不良も起きやすかった。
【０００７】本発明は、このような点に鑑みて創作され
たものであり、その目的は、製造工程を複雑にすること
なくボンディングワイヤを用いた実装が可能な半導体装
置およびその製造方法を提供することにある。
たものであり、その目的は、製造工程を複雑にすること
なくボンディングワイヤを用いた実装が可能な半導体装
置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、基板に実装される回路部品
のすべてをボンディングワイヤにより接続するため、製
造工程を簡略化できる。
ために、請求項１の発明は、基板に実装される回路部品
のすべてをボンディングワイヤにより接続するため、製
造工程を簡略化できる。
【０００９】請求項２の発明は、チップ部品を通常の表
面実装技術（ＳＭＴ）を用いて実装するのではなく、チ
ップ部品の一方の端子電極（第２の端子電極）をボンデ
ィングワイヤを用いて基板と接続する。
面実装技術（ＳＭＴ）を用いて実装するのではなく、チ
ップ部品の一方の端子電極（第２の端子電極）をボンデ
ィングワイヤを用いて基板と接続する。
【００１０】請求項３の発明は、抵抗、コンデンサおよ
びコイルなどのチップ部品をボンディングワイヤを用い
て実装する。
びコイルなどのチップ部品をボンディングワイヤを用い
て実装する。
【００１１】請求項４の発明は、ベアチップのパッドを
ボンディングワイヤを用いて基板に実装する。
ボンディングワイヤを用いて基板に実装する。
【００１２】請求項５の発明は、ベアチップとチップ部
品を基板上に位置決めした後に、ベアチップとチップ部
品にボンディングワイヤを取り付ける。
品を基板上に位置決めした後に、ベアチップとチップ部
品にボンディングワイヤを取り付ける。
【００１３】
【発明の実施の形態】以下、本発明を適用した半導体装
置について、図面を参照しながら具体的に説明する。
置について、図面を参照しながら具体的に説明する。
【００１４】図１は本発明を適用した半導体装置の一実
施形態の斜視図である。同図に示す半導体装置は、プリ
ント配線基板１を備えており、このプリント配線基板１
上には、半導体ウエハから切り出された複数のベアチッ
プ２と、抵抗やコンデンサ等からなる複数のチップ部品
３とがＣＯＢ実装されている。
施形態の斜視図である。同図に示す半導体装置は、プリ
ント配線基板１を備えており、このプリント配線基板１
上には、半導体ウエハから切り出された複数のベアチッ
プ２と、抵抗やコンデンサ等からなる複数のチップ部品
３とがＣＯＢ実装されている。
【００１５】図１に示すように、ベアチップ２の上面に
は複数のパッド４が形成され、これらパッド４に対応し
てプリント配線基板１上に複数のパッド５が形成されて
いる。ベアチップ２上のパッド４とプリント配線基板１
上のパッド５はそれぞれボンディングワイヤ６によって
接続され、これにより、ベアチップ２はプリント配線基
板１上にＣＯＢ実装される。ＣＯＢ実装されるベアチッ
プ２は、ＣＰＵやメモリなどのあらゆるチップ部品が対
象となる。
は複数のパッド４が形成され、これらパッド４に対応し
てプリント配線基板１上に複数のパッド５が形成されて
いる。ベアチップ２上のパッド４とプリント配線基板１
上のパッド５はそれぞれボンディングワイヤ６によって
接続され、これにより、ベアチップ２はプリント配線基
板１上にＣＯＢ実装される。ＣＯＢ実装されるベアチッ
プ２は、ＣＰＵやメモリなどのあらゆるチップ部品が対
象となる。
【００１６】図２は、プリント配線基板１上に実装され
たチップ部品３の縦断面図である。図２に示すように、
チップ部品３は矩形形状をしており、長手方向の両端に
は端子電極３ａ、３ｂが一体的に取り付けられている。
チップ部品３は、これら端子電極３ａ、３ｂが基板面に
略平行になるように配置されており、一方の端子電極３
ａは銀ペースト７等の導電性材料を介してプリント配線
基板１上のパターン電極８と接続され、他方の端子電極
３ｂはプリント配線基板１上のパッド５とボンディング
ワイヤ６により接続される。なお、端子電極３ａとプリ
ント配線基板１上のパターン電極８との接合は、ベアチ
ップ２をプリント配線基板１上に接合する場合と同様
に、導電性のペースト（接着剤）を用いたダイボンディ
ングによって行われており、チップ部品３の機械的な固
定と電気的的な接続が同時に行われる。
たチップ部品３の縦断面図である。図２に示すように、
チップ部品３は矩形形状をしており、長手方向の両端に
は端子電極３ａ、３ｂが一体的に取り付けられている。
チップ部品３は、これら端子電極３ａ、３ｂが基板面に
略平行になるように配置されており、一方の端子電極３
ａは銀ペースト７等の導電性材料を介してプリント配線
基板１上のパターン電極８と接続され、他方の端子電極
３ｂはプリント配線基板１上のパッド５とボンディング
ワイヤ６により接続される。なお、端子電極３ａとプリ
ント配線基板１上のパターン電極８との接合は、ベアチ
ップ２をプリント配線基板１上に接合する場合と同様
に、導電性のペースト（接着剤）を用いたダイボンディ
ングによって行われており、チップ部品３の機械的な固
定と電気的的な接続が同時に行われる。
【００１７】次に、図１に示した半導体装置の製造工程
を簡単に説明する。まず、全てのベアチップ２とチップ
部品３をプリント配線基板１上に位置決めしてダイボン
ディングを行う。なお、チップ部品３の端子電極３ａと
プリント配線基板１上のパターン電極８とは電気的に接
続する必要があるため、銀ペースト７等の導電性材料を
用いたダイボンディングを行う必要がある。これに対
し、ベアチップ２とプリント配線基板１とは必ずしも電
気的に接続する必要はなく、絶縁性のペーストを用いて
ベアチップ２をプリント配線基板１の表面に固定するよ
うにしてもよい。その後、ベアチップ２上のパッド４と
これに対応するプリント配線基板１上のパッド５とをボ
ンディングワイヤ６により接続するとともに、チップ部
品３の他方の端子電極３ｂとこれに対応するプリント配
線基板１上のパッド５とをボンディングワイヤ６により
接続する。
を簡単に説明する。まず、全てのベアチップ２とチップ
部品３をプリント配線基板１上に位置決めしてダイボン
ディングを行う。なお、チップ部品３の端子電極３ａと
プリント配線基板１上のパターン電極８とは電気的に接
続する必要があるため、銀ペースト７等の導電性材料を
用いたダイボンディングを行う必要がある。これに対
し、ベアチップ２とプリント配線基板１とは必ずしも電
気的に接続する必要はなく、絶縁性のペーストを用いて
ベアチップ２をプリント配線基板１の表面に固定するよ
うにしてもよい。その後、ベアチップ２上のパッド４と
これに対応するプリント配線基板１上のパッド５とをボ
ンディングワイヤ６により接続するとともに、チップ部
品３の他方の端子電極３ｂとこれに対応するプリント配
線基板１上のパッド５とをボンディングワイヤ６により
接続する。
【００１８】このように、本実施形態の半導体装置は、
抵抗やコンデンサなどのチップ部品３をプリント配線基
板１に実装する場合に、チップ部品３をその両端の端子
電極３ａ、３ｂが基板面に平行になるように配置してダ
イボンディングを行い、基板面から遠い方の端子電極３
ｂについてはボンディングワイヤ６で接続するため、プ
リント配線基板１に実装されるすべての部品をＣＯＢ実
装することができ、リフロー半田付け等の工程が不要と
なり、製造工程を大幅に簡略化できる。
抵抗やコンデンサなどのチップ部品３をプリント配線基
板１に実装する場合に、チップ部品３をその両端の端子
電極３ａ、３ｂが基板面に平行になるように配置してダ
イボンディングを行い、基板面から遠い方の端子電極３
ｂについてはボンディングワイヤ６で接続するため、プ
リント配線基板１に実装されるすべての部品をＣＯＢ実
装することができ、リフロー半田付け等の工程が不要と
なり、製造工程を大幅に簡略化できる。
【００１９】また、チップ部品３の長手方向をプリント
配線基板１に垂直に配置するため、チップ部品３の実装
面積を小さくすることができ、高密度実装が可能とな
る。
配線基板１に垂直に配置するため、チップ部品３の実装
面積を小さくすることができ、高密度実装が可能とな
る。
【００２０】なお、プリント配線基板１上にＣＯＢ実装
されるチップ部品３は、抵抗やコンデンサに限定され
ず、コイルやダイオードやフィルタなどのあらゆる回路
部品が対象となる。また、トランジスタなどの３つ以上
の端子電極を持つチップ部品３を実装する場合は、１つ
の端子電極をプリント配線基板１に接触させ、残りの端
子電極をプリント配線基板１に略平行に配置して、それ
ぞれボンディングワイヤ６を用いてプリント配線基板１
と接続すればよい。
されるチップ部品３は、抵抗やコンデンサに限定され
ず、コイルやダイオードやフィルタなどのあらゆる回路
部品が対象となる。また、トランジスタなどの３つ以上
の端子電極を持つチップ部品３を実装する場合は、１つ
の端子電極をプリント配線基板１に接触させ、残りの端
子電極をプリント配線基板１に略平行に配置して、それ
ぞれボンディングワイヤ６を用いてプリント配線基板１
と接続すればよい。
【００２１】図１では、チップ部品３を縦にしてプリン
ト配線基板１上に実装する例を説明したが、チップ部品
３の長手方向の長さが長すぎたり、チップ部品３の端子
電極形成面の面積が小さすぎたりすると、チップ部品３
が安定にプリント配線基板１に接着できないおそれがあ
る。このため、図３に示すように、チップ部品３′の長
手方向に沿って端子電極を形成してもよい。
ト配線基板１上に実装する例を説明したが、チップ部品
３の長手方向の長さが長すぎたり、チップ部品３の端子
電極形成面の面積が小さすぎたりすると、チップ部品３
が安定にプリント配線基板１に接着できないおそれがあ
る。このため、図３に示すように、チップ部品３′の長
手方向に沿って端子電極を形成してもよい。
【００２２】また、図２では、矩形形状のチップ部品３
をＣＯＢ実装する例を示したが、チップ部品３の形状は
矩形形状である必要はなく、例えば図４に示すような円
柱形状のチップ部品３″でもよい。
をＣＯＢ実装する例を示したが、チップ部品３の形状は
矩形形状である必要はなく、例えば図４に示すような円
柱形状のチップ部品３″でもよい。
【００２３】なお、上述した実施形態では、プリント配
線基板１上にＣＯＢ実装する例を説明したが、ガラス基
板やセラミック基板など、各種の基板にボンディングワ
イヤ６を用いて実装する場合にも、本発明は適用でき
る。
線基板１上にＣＯＢ実装する例を説明したが、ガラス基
板やセラミック基板など、各種の基板にボンディングワ
イヤ６を用いて実装する場合にも、本発明は適用でき
る。
【００２４】また、上述した実施形態では、プリント配
線基板１の一方の面のみにＣＯＢ実装する例を説明した
が、両面にＣＯＢ実装してもよい。ただし、ボンディン
グワイヤ６の接続は通常、実装面の反対側の面をヒータ
で暖めながら行うため、両面の正反対の位置に部品を配
置しない方が望ましい。
線基板１の一方の面のみにＣＯＢ実装する例を説明した
が、両面にＣＯＢ実装してもよい。ただし、ボンディン
グワイヤ６の接続は通常、実装面の反対側の面をヒータ
で暖めながら行うため、両面の正反対の位置に部品を配
置しない方が望ましい。
【００２５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、基板上の回路部品のすべてをボンディングワイヤ
を用いて実装するため、すべてのボンディングワイヤを
同一の工程でまとめてすべての回路部品に取り付けるこ
とができ、製造工程を簡略化することができる。特に、
抵抗やコンデンサなどからなるチップ部品を基板に実装
する場合には、一方の端子電極を基板に接触させてダイ
ボンディングを行い、他方の端子電極をボンディングワ
イヤを介して基板と接続するため、リフロー半田付け等
の処理が不要となり、ベアチップとチップ部品とを同一
工程でＣＯＢ実装することができる。また、チップ部品
の長手方向を基板面に垂直に配置するため、チップ部品
の実装面積を小さくすることができ、その分、高密度実
装が可能となる。
れば、基板上の回路部品のすべてをボンディングワイヤ
を用いて実装するため、すべてのボンディングワイヤを
同一の工程でまとめてすべての回路部品に取り付けるこ
とができ、製造工程を簡略化することができる。特に、
抵抗やコンデンサなどからなるチップ部品を基板に実装
する場合には、一方の端子電極を基板に接触させてダイ
ボンディングを行い、他方の端子電極をボンディングワ
イヤを介して基板と接続するため、リフロー半田付け等
の処理が不要となり、ベアチップとチップ部品とを同一
工程でＣＯＢ実装することができる。また、チップ部品
の長手方向を基板面に垂直に配置するため、チップ部品
の実装面積を小さくすることができ、その分、高密度実
装が可能となる。
【図１】本発明を適用した半導体装置の一実施形態の斜
視図である。
視図である。
【図２】プリント配線基板に実装されるチップ部品の縦
断面図である。
断面図である。
【図３】長手方向に沿って端子電極が形成されたチップ
部品の一例を示す図である。
部品の一例を示す図である。
【図４】円柱形状のチップ部品の一例を示す図である。
１ プリント配線基板 ２ ベアチップ ３ チップ部品 ４、５ パッド ６ ボンディングワイヤ ７ 銀ペースト ８ パターン電極
Claims (5)
- 【請求項１】 複数の回路部品が実装された基板を有す
る半導体装置において、 前記基板に実装される回路部品のすべてをボンディング
ワイヤにより前記基板と接続したことを特徴とする半導
体装置。 - 【請求項２】 請求項１において、 前記回路部品の一部は、一端部に第１の端子電極を有
し、他端部に第２の端子電極を有するチップ部品であ
り、 前記第１の端子電極は前記基板上の電極に導電性材料を
用いて接着され、前記第２の端子電極は前記ボンディン
グワイヤを介して前記基板と接続されることを特徴とす
る半導体装置。 - 【請求項３】 請求項２において、 少なくとも一部の前記チップ部品は、抵抗、コンデンサ
およびコイルのいずれかであることを特徴とする半導体
装置。 - 【請求項４】 請求項１〜３のいずれかにおいて、 前記回路部品の一部は、半導体ウエハから切り出された
ベアチップであり、 前記ベアチップ上に形成されたパッドは前記ボンディン
グワイヤを介して前記基板と接続されることを特徴とす
る半導体装置。 - 【請求項５】 複数の回路部品が実装された基板を有す
る半導体装置の製造方法において、 半導体ウエハから切り出されたベアチップを基板上に固
定するとともに、一端部に第１の端子電極が他端部に、
第２の端子電極が形成されたチップ部品の前記第１の端
子電極を前記基板上の電極に導電性材料を用いて接着す
る工程と、 前記ベアチップ上に形成されたパッドをボンディングワ
イヤを介して前記基板と接続するとともに、前記第２の
端子電極をボンディングワイヤを介して前記基板と接続
する工程と、 を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005597A JPH10199908A (ja) | 1997-01-04 | 1997-01-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005597A JPH10199908A (ja) | 1997-01-04 | 1997-01-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199908A true JPH10199908A (ja) | 1998-07-31 |
Family
ID=11739715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005597A Pending JPH10199908A (ja) | 1997-01-04 | 1997-01-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10199908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1387603A1 (en) * | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Electronic assembly and method of manufacture thereof |
| JP2018152448A (ja) * | 2017-03-13 | 2018-09-27 | アンリツ株式会社 | チョークコイル実装基板 |
-
1997
- 1997-01-04 JP JP1005597A patent/JPH10199908A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1387603A1 (en) * | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Electronic assembly and method of manufacture thereof |
| JP2018152448A (ja) * | 2017-03-13 | 2018-09-27 | アンリツ株式会社 | チョークコイル実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
| US6486535B2 (en) | Electronic package with surface-mountable device built therein | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JP2002076589A5 (ja) | ||
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| US20100032802A1 (en) | Assembling of Electronic Members on IC Chip | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP2809191B2 (ja) | 半導体チップの実装方法 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH0451056B2 (ja) | ||
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| JP3367512B2 (ja) | メモリ素子 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JPH0590335A (ja) | 半導体装置 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JP2004179300A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |