JP3367512B2 - メモリ素子 - Google Patents
メモリ素子Info
- Publication number
- JP3367512B2 JP3367512B2 JP2000212359A JP2000212359A JP3367512B2 JP 3367512 B2 JP3367512 B2 JP 3367512B2 JP 2000212359 A JP2000212359 A JP 2000212359A JP 2000212359 A JP2000212359 A JP 2000212359A JP 3367512 B2 JP3367512 B2 JP 3367512B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- film carrier
- memory device
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Description
【０００１】
【発明の属する技術分野】本発明は、回路パターンのパ
ッド上にバンプを備えたメモリ素子に関するものであ
る。
ッド上にバンプを備えたメモリ素子に関するものであ
る。
【０００２】
【従来の技術】図９（ａ）は従来の電子部品の断面図で
ある。この電子部品１は、リードフレームのアイランド
２上にウエハから切り出されたチップ３を搭載し、チッ
プ３の上面のパッド（電極）とリードフレームのインナ
ーリード４をワイヤ５で接続した後、チップ３やワイヤ
５を封止するための合成樹脂モールド体６を形成し、次
にリードフレームのアウターリード７を切断装置で打抜
いてフォーミングすることにより製造される。
ある。この電子部品１は、リードフレームのアイランド
２上にウエハから切り出されたチップ３を搭載し、チッ
プ３の上面のパッド（電極）とリードフレームのインナ
ーリード４をワイヤ５で接続した後、チップ３やワイヤ
５を封止するための合成樹脂モールド体６を形成し、次
にリードフレームのアウターリード７を切断装置で打抜
いてフォーミングすることにより製造される。
【０００３】しかしながらこのような電子部品１は、合
成樹脂モールド体６を形成せねばならず、また合成樹脂
モールド体６からアウターリード７が外方へ延出してい
るため、全体形状が大型化する。このように大型化した
電子部品１は、殊にコンピュータなどの電子機器に多数
個組み込まれるメモリ素子などの電子部品としてきわめ
て不利である。
成樹脂モールド体６を形成せねばならず、また合成樹脂
モールド体６からアウターリード７が外方へ延出してい
るため、全体形状が大型化する。このように大型化した
電子部品１は、殊にコンピュータなどの電子機器に多数
個組み込まれるメモリ素子などの電子部品としてきわめ
て不利である。
【０００４】そこで近年、小型化を実現する電子部品と
して、図９（ｂ）に示す電子部品が提案されている。こ
の電子部品１１は、チップ１２と基板１３から成ってい
る。このチップ１２は、上記チップ３と同寸である。チ
ップ１２の下面にはバンプ（突出電極）１４が突設され
ている。このバンプ１４を基板１３の上面の回路パター
ンのパッド上にボンディングして電子部品１１は製造さ
れる。基板１３の上面と基板１３の下面のバンプ１５
は、基板１３の内部に設けられた導電部（図示せず）に
より電気的に接続されている。
して、図９（ｂ）に示す電子部品が提案されている。こ
の電子部品１１は、チップ１２と基板１３から成ってい
る。このチップ１２は、上記チップ３と同寸である。チ
ップ１２の下面にはバンプ（突出電極）１４が突設され
ている。このバンプ１４を基板１３の上面の回路パター
ンのパッド上にボンディングして電子部品１１は製造さ
れる。基板１３の上面と基板１３の下面のバンプ１５
は、基板１３の内部に設けられた導電部（図示せず）に
より電気的に接続されている。
【０００５】この電子部品１１は、上述したリードフレ
ームを用いた電子部品１よりもかなり小型である。それ
でもこの電子部品１１は、チップ１２よりも大形の基板
１３を用いるため、かなり大型である。
ームを用いた電子部品１よりもかなり小型である。それ
でもこの電子部品１１は、チップ１２よりも大形の基板
１３を用いるため、かなり大型である。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
電子部品１，１１はいずれも大形であり、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子と
してきわめて不利であるという問題点があった。
電子部品１，１１はいずれも大形であり、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子と
してきわめて不利であるという問題点があった。
【０００７】そこで本発明は、より一層小型化できるメ
モリ素子を提供することを目的とする。
モリ素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】このために本発明は、表
面の中央部に複数個のパッドが形成されたチップと、こ
の表面に貼着され前記パッドを露呈させる開口部が中央
部に形成され且つ前記チップとタテ・ヨコ寸法が等しい
絶縁性の基板と、この基板の表面に形成された回路パタ
ーンの外端部であって前記基板の外縁部に形成されたパ
ッドと、このパッド上に形成されたバンプと、回路パタ
ーンの内端部とチップのパッドを接続する接続部と、こ
の接続部を封止するために開口部に塗布された封止体と
からメモリ素子を構成したものである。
面の中央部に複数個のパッドが形成されたチップと、こ
の表面に貼着され前記パッドを露呈させる開口部が中央
部に形成され且つ前記チップとタテ・ヨコ寸法が等しい
絶縁性の基板と、この基板の表面に形成された回路パタ
ーンの外端部であって前記基板の外縁部に形成されたパ
ッドと、このパッド上に形成されたバンプと、回路パタ
ーンの内端部とチップのパッドを接続する接続部と、こ
の接続部を封止するために開口部に塗布された封止体と
からメモリ素子を構成したものである。
【０００９】
【００１０】上記構成によれば、タテ寸法とヨコ寸法が
チップと等しいチップサイズの小型メモリ素子を得るこ
とができる。
チップと等しいチップサイズの小型メモリ素子を得るこ
とができる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照しながら説明する。図１は本発明の実施の形態１
におけるメモリ素子の斜視図である。このメモリ素子２
１は、チップ２２と、このチップ２２の上面に貼着さ
れ、絶縁性の合成樹脂よりつくられた基板としてのフィ
ルムキャリヤ２３が主体となって構成されている。フィ
ルムキャリヤ２３の上面両側部にはバンプ２４が、左右
に８個づつ、計１６個形成されている。またフィルムキ
ャリヤ２３の上面中央部には四角形の枠体２５が形成さ
れており、枠体２５の内部には合成樹脂２６が塗布され
ている。この合成樹脂２６は、チップ２２の上面のパッ
ドおよびワイヤ（何れも後述）を封止して保護してい
る。
を参照しながら説明する。図１は本発明の実施の形態１
におけるメモリ素子の斜視図である。このメモリ素子２
１は、チップ２２と、このチップ２２の上面に貼着さ
れ、絶縁性の合成樹脂よりつくられた基板としてのフィ
ルムキャリヤ２３が主体となって構成されている。フィ
ルムキャリヤ２３の上面両側部にはバンプ２４が、左右
に８個づつ、計１６個形成されている。またフィルムキ
ャリヤ２３の上面中央部には四角形の枠体２５が形成さ
れており、枠体２５の内部には合成樹脂２６が塗布され
ている。この合成樹脂２６は、チップ２２の上面のパッ
ドおよびワイヤ（何れも後述）を封止して保護してい
る。
【００１２】上記電子部品１，１１と大きさを比較する
ために、図９（ｃ）にこのメモリ素子２１を記載してい
る。このチップ２２は、図９（ａ）（ｂ）に示すチップ
３，１２と同寸である。このメモリ素子２１のタテ寸法
とヨコ寸法は、チップ２２と等しい。すなわちこのメモ
リ素子２１はチップサイズであって、図から明らかなよ
うに、従来の電子部品１，１１よりもかなり小さい。こ
のように小型化されたメモリ素子２１は、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子と
してきわめて有利である。
ために、図９（ｃ）にこのメモリ素子２１を記載してい
る。このチップ２２は、図９（ａ）（ｂ）に示すチップ
３，１２と同寸である。このメモリ素子２１のタテ寸法
とヨコ寸法は、チップ２２と等しい。すなわちこのメモ
リ素子２１はチップサイズであって、図から明らかなよ
うに、従来の電子部品１，１１よりもかなり小さい。こ
のように小型化されたメモリ素子２１は、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子と
してきわめて有利である。
【００１３】次にこのメモリ素子２１の製造方法を説明
する。図２は本発明の実施の形態１におけるメモリ素子
の製造工程の説明図である。また図３および図４は本発
明の実施の形態１におけるメモリ素子を製造中のチップ
とフィルムキャリヤの斜視図である。また図５（ａ）
（ｂ）および図６（ａ）（ｂ）（ｃ）は本発明の実施の
形態１におけるメモリ素子を製造中の要部断面図であっ
て、製造工程を工程順に示している。以下、図２〜図６
を参照しながら、メモリ素子２１の製造方法を説明す
る。
する。図２は本発明の実施の形態１におけるメモリ素子
の製造工程の説明図である。また図３および図４は本発
明の実施の形態１におけるメモリ素子を製造中のチップ
とフィルムキャリヤの斜視図である。また図５（ａ）
（ｂ）および図６（ａ）（ｂ）（ｃ）は本発明の実施の
形態１におけるメモリ素子を製造中の要部断面図であっ
て、製造工程を工程順に示している。以下、図２〜図６
を参照しながら、メモリ素子２１の製造方法を説明す
る。
【００１４】図２において、フィルムキャリヤ２３は繰
出しリール３１に巻回されており、スプロケット３０に
沿って走行しながら、巻取りリール３２に巻取られる。
繰出しリール３１と巻取りリール３２の間には、ボンド
塗布ステージＡ、チップボンディングステージＢ、ボン
ド硬化ステージＣ、電気的接続ステージＤ、ペーストデ
ィスペンディングステージＥ、半田ボール搭載ステージ
Ｆ、リフローステージＧ、切断ステージＨが順に設けら
れている。
出しリール３１に巻回されており、スプロケット３０に
沿って走行しながら、巻取りリール３２に巻取られる。
繰出しリール３１と巻取りリール３２の間には、ボンド
塗布ステージＡ、チップボンディングステージＢ、ボン
ド硬化ステージＣ、電気的接続ステージＤ、ペーストデ
ィスペンディングステージＥ、半田ボール搭載ステージ
Ｆ、リフローステージＧ、切断ステージＨが順に設けら
れている。
【００１５】繰出しリール３１から繰出されたフィルム
キャリヤ２３は、左方へ搬送され、ボンド塗布ステージ
Ａに到達する。ボンド塗布ステージＡにはボンド塗布器
３３が設けられている。ボンド塗布器３３はＸＹテーブ
ル装置３４に保持されており、ＸＹテーブル装置３４が
駆動することによりＸ方向、Ｙ方向に水平移動し、フィ
ルムキャリヤ２３の所定の位置にボンド３５を塗布す
る。このボンド３５は、エポキシ樹脂である。なおフィ
ルムキャリヤ２３の走行方向をＸ方向、これに直交する
方向をＹ方向とする。
キャリヤ２３は、左方へ搬送され、ボンド塗布ステージ
Ａに到達する。ボンド塗布ステージＡにはボンド塗布器
３３が設けられている。ボンド塗布器３３はＸＹテーブ
ル装置３４に保持されており、ＸＹテーブル装置３４が
駆動することによりＸ方向、Ｙ方向に水平移動し、フィ
ルムキャリヤ２３の所定の位置にボンド３５を塗布す
る。このボンド３５は、エポキシ樹脂である。なおフィ
ルムキャリヤ２３の走行方向をＸ方向、これに直交する
方向をＹ方向とする。
【００１６】次にフィルムキャリヤ２３はチップボンデ
ィングステージＢへ送られる。チップボンディングステ
ージＢにはボンディングヘッド３６が設けられている。
ボンディングヘッド３６は、移動テーブル装置３７に保
持されており、移動テーブル装置３７が駆動することに
より、水平方向に移動して、チップ供給部（図示せず）
に備えられたチップ２２をノズル３８に真空吸着してピ
ックアップし、フィルムキャリヤ２３上にボンディング
する。
ィングステージＢへ送られる。チップボンディングステ
ージＢにはボンディングヘッド３６が設けられている。
ボンディングヘッド３６は、移動テーブル装置３７に保
持されており、移動テーブル装置３７が駆動することに
より、水平方向に移動して、チップ供給部（図示せず）
に備えられたチップ２２をノズル３８に真空吸着してピ
ックアップし、フィルムキャリヤ２３上にボンディング
する。
【００１７】図３は、チップボンディングステージＢに
おいて、チップ２２をフィルムキャリア２３にボンディ
ングする方法を示している。なお図３では、説明の都合
上、チップ２２は表裏反転させている。チップ２２の表
面の中央部には、パッド２７が形成されている。パッド
２７は８個づつ、２列で計１６個形成されている。フィ
ルムキャリヤ２３の中央部にはアイランド４０が形成さ
れている。このアイラインド４０のタテ寸法Ｗとヨコ寸
法Ｌは、チップ２２のタテ寸法Ｗとヨコ寸法Ｌに等し
い。このアイラインド４０の四隅には、ボンド３５が塗
布されている。このボンド３５は、上述したボンド塗布
器３３で塗布されたものである。
おいて、チップ２２をフィルムキャリア２３にボンディ
ングする方法を示している。なお図３では、説明の都合
上、チップ２２は表裏反転させている。チップ２２の表
面の中央部には、パッド２７が形成されている。パッド
２７は８個づつ、２列で計１６個形成されている。フィ
ルムキャリヤ２３の中央部にはアイランド４０が形成さ
れている。このアイラインド４０のタテ寸法Ｗとヨコ寸
法Ｌは、チップ２２のタテ寸法Ｗとヨコ寸法Ｌに等し
い。このアイラインド４０の四隅には、ボンド３５が塗
布されている。このボンド３５は、上述したボンド塗布
器３３で塗布されたものである。
【００１８】アイランド４０の中央部には、横長状の開
口部４１が形成されている。アイランド４０の周囲には
スリット孔４２，４３，４４，４５が形成されており、
アイランド４０の四隅は支持部４６によりフィルムキャ
リヤ２３の両側部４７ａ，４７ｂに支持されている。ま
た両側部４７ａ，４７ｂには、スプロケット３０の周面
に突設されたピンが嵌入するピン孔４８がピッチをおい
て形成されている。両側部４７ａ，４７ｂ同士はバー４
９で結合されている。
口部４１が形成されている。アイランド４０の周囲には
スリット孔４２，４３，４４，４５が形成されており、
アイランド４０の四隅は支持部４６によりフィルムキャ
リヤ２３の両側部４７ａ，４７ｂに支持されている。ま
た両側部４７ａ，４７ｂには、スプロケット３０の周面
に突設されたピンが嵌入するピン孔４８がピッチをおい
て形成されている。両側部４７ａ，４７ｂ同士はバー４
９で結合されている。
【００１９】図２において、ボンディングヘッド３６の
ノズル３８が上下動作を行うことにより、チップ２２は
フィルムキャリヤ２３の上面にボンド３５にてボンディ
ングされる。３９はチップボンディング時にフィルムキ
ャリヤ２３を下受けする台部である。図４は、チップ２
２がボンディングされたフィルムキャリア２３を表裏反
転させて示している。また図５（ａ）は、チップボンデ
ィングステージＢにおいて、チップ２２がボンディング
されたフィルムキャリア２３の断面を示している。図示
するように、チップ２２はボンド３５によりアイランド
４０上にボンディングされる。アイランド４０にボンデ
ィングされたチップ２２のパッド２７は、開口部４１か
ら露呈している。
ノズル３８が上下動作を行うことにより、チップ２２は
フィルムキャリヤ２３の上面にボンド３５にてボンディ
ングされる。３９はチップボンディング時にフィルムキ
ャリヤ２３を下受けする台部である。図４は、チップ２
２がボンディングされたフィルムキャリア２３を表裏反
転させて示している。また図５（ａ）は、チップボンデ
ィングステージＢにおいて、チップ２２がボンディング
されたフィルムキャリア２３の断面を示している。図示
するように、チップ２２はボンド３５によりアイランド
４０上にボンディングされる。アイランド４０にボンデ
ィングされたチップ２２のパッド２７は、開口部４１か
ら露呈している。
【００２０】図４において、フィルムキャリヤ２３の裏
面には、回路パターン５０が形成されている。回路パタ
ーン５０の内端部にはパッド５１が形成されている。こ
のパッド５１は開口部４１の縁部に位置している。また
回路パターン５０の外端部にもパッド５２が形成されて
いる。パッド５２はアイランド４０の外縁部に位置して
いる。図１を参照しながら説明した枠体２５は、開口部
４１を取り囲むように形成されている。この枠体２５
は、合成樹脂から成っている。この枠体２５は、フィル
ムキャリヤ２３を繰出しリール３１（図１）に巻回する
のに先立って、スクリーン印刷手段などにより予めフィ
ルムキャリヤ２３の表面に形成されたものである。図５
（ａ）において、フィルムキャリヤ２３の表面には半田
レジスト膜５３が予め形成されている。この半田レジス
ト膜５３はパッド５１，５２以外の部分に形成されてい
る。なお図４では、図面が繁雑になるので半田レジスト
膜５３は省略している。
面には、回路パターン５０が形成されている。回路パタ
ーン５０の内端部にはパッド５１が形成されている。こ
のパッド５１は開口部４１の縁部に位置している。また
回路パターン５０の外端部にもパッド５２が形成されて
いる。パッド５２はアイランド４０の外縁部に位置して
いる。図１を参照しながら説明した枠体２５は、開口部
４１を取り囲むように形成されている。この枠体２５
は、合成樹脂から成っている。この枠体２５は、フィル
ムキャリヤ２３を繰出しリール３１（図１）に巻回する
のに先立って、スクリーン印刷手段などにより予めフィ
ルムキャリヤ２３の表面に形成されたものである。図５
（ａ）において、フィルムキャリヤ２３の表面には半田
レジスト膜５３が予め形成されている。この半田レジス
ト膜５３はパッド５１，５２以外の部分に形成されてい
る。なお図４では、図面が繁雑になるので半田レジスト
膜５３は省略している。
【００２１】さて、図２において、チップボンディング
ステージＢにおいて、チップ２２がボンディングされた
フィルムキャリヤ２３は、ボンド硬化ステージＣへ搬送
される。ボンド硬化ステージＣでは硬化装置９０内のヒ
ータ９１によってボンドが加熱されて硬化する。
ステージＢにおいて、チップ２２がボンディングされた
フィルムキャリヤ２３は、ボンド硬化ステージＣへ搬送
される。ボンド硬化ステージＣでは硬化装置９０内のヒ
ータ９１によってボンドが加熱されて硬化する。
【００２２】次にフィルムキャリヤ２３は、電気的接続
ステージＤへ搬送される。図５（ｂ）に示すように、電
気的接続ステージＤにはワイヤボンディング装置６０が
設けられている。ワイヤボンディング装置６０の本体部
６１から延出するホーン６２にはキャピラリツール６３
が保持されている。キャピラリツール６３にはワイヤ６
４が挿通されており、キャピラリツール６３はＸ方向や
Ｙ方向に水平移動し、またホーン６２は上下方向に揺動
し、チップ２２のパッド２７とフィルムキャリヤ２３の
パッド５１はワイヤ６４で接続される。５９は基台であ
る。ここで、本実施の形態のように、パッド２７をチッ
プ２２の上面中央部に複数列（２列）形成し、またこれ
に対応して、フィルムキャリヤ２３側のパッド５１を開
口部４１の両側縁部に並設することにより、パッド２７
とパッド５１を高密度で配置でき、しかもワイヤ６４に
より作業性よく接続できる。
ステージＤへ搬送される。図５（ｂ）に示すように、電
気的接続ステージＤにはワイヤボンディング装置６０が
設けられている。ワイヤボンディング装置６０の本体部
６１から延出するホーン６２にはキャピラリツール６３
が保持されている。キャピラリツール６３にはワイヤ６
４が挿通されており、キャピラリツール６３はＸ方向や
Ｙ方向に水平移動し、またホーン６２は上下方向に揺動
し、チップ２２のパッド２７とフィルムキャリヤ２３の
パッド５１はワイヤ６４で接続される。５９は基台であ
る。ここで、本実施の形態のように、パッド２７をチッ
プ２２の上面中央部に複数列（２列）形成し、またこれ
に対応して、フィルムキャリヤ２３側のパッド５１を開
口部４１の両側縁部に並設することにより、パッド２７
とパッド５１を高密度で配置でき、しかもワイヤ６４に
より作業性よく接続できる。
【００２３】次に、図２において、次にフィルムキャリ
ヤ２３はペーストディスペンディングステージＥへ送ら
れる。ペーストディスペンディングステージＥにはディ
スペンサ６５が設けられている。図６（ａ）に示すよう
に、ディスペンサ６５のノズル６６から合成樹脂ペース
ト２６’がアイランド４０の開口部４１へ吐出される。
図１に示す合成樹脂２６は、この合成樹脂ペースト２
６’が硬化したものであり、この合成樹脂２６はワイヤ
６４やパッド２７を封止して保護する。すなわち、枠体
２５は合成樹脂ペースト２６’を貯溜する堰体となるも
のである。
ヤ２３はペーストディスペンディングステージＥへ送ら
れる。ペーストディスペンディングステージＥにはディ
スペンサ６５が設けられている。図６（ａ）に示すよう
に、ディスペンサ６５のノズル６６から合成樹脂ペース
ト２６’がアイランド４０の開口部４１へ吐出される。
図１に示す合成樹脂２６は、この合成樹脂ペースト２
６’が硬化したものであり、この合成樹脂２６はワイヤ
６４やパッド２７を封止して保護する。すなわち、枠体
２５は合成樹脂ペースト２６’を貯溜する堰体となるも
のである。
【００２４】次に、図２において、次にフィルムキャリ
ヤ２３は半田ボール搭載ステージＦへ送られる。半田ボ
ール搭載ステージＦには半田ボール２４’を真空吸着す
る吸着ヘッド７０が設けられている。この吸着ヘッド７
０はテーブル装置７１に保持されている。テーブル装置
７１が駆動することにより、吸着ヘッド７０はＹ方向に
移動し、半田ボール供給部（図示せず）に備えられた半
田ボール２４’を吸着ヘッド７０の下面に真空吸着して
ピックアップし、フィルムキャリヤ２３の上面に搭載す
る。図６（ｂ）に示すように、半田ボール２４’はパッ
ド５２上に搭載される。なお半田ボール２４’を搭載す
るのに先立って、パッド５２上にはフラックスを塗布し
ておくことが望ましい。
ヤ２３は半田ボール搭載ステージＦへ送られる。半田ボ
ール搭載ステージＦには半田ボール２４’を真空吸着す
る吸着ヘッド７０が設けられている。この吸着ヘッド７
０はテーブル装置７１に保持されている。テーブル装置
７１が駆動することにより、吸着ヘッド７０はＹ方向に
移動し、半田ボール供給部（図示せず）に備えられた半
田ボール２４’を吸着ヘッド７０の下面に真空吸着して
ピックアップし、フィルムキャリヤ２３の上面に搭載す
る。図６（ｂ）に示すように、半田ボール２４’はパッ
ド５２上に搭載される。なお半田ボール２４’を搭載す
るのに先立って、パッド５２上にはフラックスを塗布し
ておくことが望ましい。
【００２５】次に、図２において、フィルムキャリヤ２
３は次にリフローステージＧへ送られる。リフローステ
ージＧにはリフロー装置７２が設けられている。このリ
フロー装置７２の本体ボックス７３の内部には、ヒータ
７４およびファン７５が収納されている。７６はファン
７５を回転させるモータである。フィルムキャリヤ２３
は、本体ボックス７３の内部を右方へ搬送されながら、
２００℃以上まで加熱される。すると半田ボール２４’
は溶融し、続いて本体ボックス７３から搬出されて冷却
され、固化する。このように半田ボール２４’が溶融固
化することにより、図１に示すバンプ２４となる。また
合成樹脂ペースト２６’は、リフロー装置７２で加熱さ
れることにより硬化する。
３は次にリフローステージＧへ送られる。リフローステ
ージＧにはリフロー装置７２が設けられている。このリ
フロー装置７２の本体ボックス７３の内部には、ヒータ
７４およびファン７５が収納されている。７６はファン
７５を回転させるモータである。フィルムキャリヤ２３
は、本体ボックス７３の内部を右方へ搬送されながら、
２００℃以上まで加熱される。すると半田ボール２４’
は溶融し、続いて本体ボックス７３から搬出されて冷却
され、固化する。このように半田ボール２４’が溶融固
化することにより、図１に示すバンプ２４となる。また
合成樹脂ペースト２６’は、リフロー装置７２で加熱さ
れることにより硬化する。
【００２６】次に、図２において、フィルムキャリヤ２
３は切断ステージＨへ送られる。切断ステージＨには切
断装置７７が設けられている。この切断装置７７は、下
型７８および上型７９を備えている。上型７９はシリン
ダ８０のロッド８１の下端部に保持されており、シリン
ダ８０のロッド８１が下方へ突出すると、上型７９は下
降し、下型７８と上型７９によりフィルムキャリヤ２３
の支持部４６は切断され、続いて上型７９は上昇する。
図４において、破線ａは、下型７８と上型７９による切
断線を示している。この切断線ａは、チップ２２の角部
に沿っている。次に、下型７８と上型７９で打抜かれて
下型７８上に位置する電子部品２１は、ピックアップヘ
ッド８２によりピックアップされ、回収ステージ（図示
せず）に回収される。
３は切断ステージＨへ送られる。切断ステージＨには切
断装置７７が設けられている。この切断装置７７は、下
型７８および上型７９を備えている。上型７９はシリン
ダ８０のロッド８１の下端部に保持されており、シリン
ダ８０のロッド８１が下方へ突出すると、上型７９は下
降し、下型７８と上型７９によりフィルムキャリヤ２３
の支持部４６は切断され、続いて上型７９は上昇する。
図４において、破線ａは、下型７８と上型７９による切
断線を示している。この切断線ａは、チップ２２の角部
に沿っている。次に、下型７８と上型７９で打抜かれて
下型７８上に位置する電子部品２１は、ピックアップヘ
ッド８２によりピックアップされ、回収ステージ（図示
せず）に回収される。
【００２７】図１に示すメモリ素子２１は、以上のよう
な工程により製造される。図９（ａ）（ｂ）（ｃ）を参
照しながら説明したように、このメモリ素子２１は従来
の電子部品１，１１よりも小さく、そのタテ寸法Ｗとヨ
コ寸法Ｌはチップ２２のタテ寸法Ｗとヨコ寸法Ｌと同じ
である。
な工程により製造される。図９（ａ）（ｂ）（ｃ）を参
照しながら説明したように、このメモリ素子２１は従来
の電子部品１，１１よりも小さく、そのタテ寸法Ｗとヨ
コ寸法Ｌはチップ２２のタテ寸法Ｗとヨコ寸法Ｌと同じ
である。
【００２８】次に本発明の実施の形態２を説明する。図
７は本発明の実施の形態２における電気的接続ステージ
の断面図、図８は本発明の実施の形態２における電気的
接続ステージにおけるメモリ素子の要部拡大断面図であ
る。この電気的接続ステージＤ’は図２の電気的接続ス
テージＤの他の実施例である。この実施の形態２では、
フィルムキャリヤ２３の上面の回路パターン５０の内端
部のインナーリード５１’は開口部４１へ延出し、パッ
ド２７の直上に位置している。この電気的接続ステージ
Ｄ’にはピン状の押圧ツール８４が設けられている。押
圧ツール８４はアーム８５の先端部に保持されている。
押圧ツール８４が上下動作を行うことにより、インナー
リード５１’をパッド２７に圧接してボンディングす
る。図８はボンディング後の拡大断面図である。このよ
うな押圧ツール８４を備えたインナリードボンディング
装置は、例えば特開平４−１９９７２５号公報に記載さ
れている。
７は本発明の実施の形態２における電気的接続ステージ
の断面図、図８は本発明の実施の形態２における電気的
接続ステージにおけるメモリ素子の要部拡大断面図であ
る。この電気的接続ステージＤ’は図２の電気的接続ス
テージＤの他の実施例である。この実施の形態２では、
フィルムキャリヤ２３の上面の回路パターン５０の内端
部のインナーリード５１’は開口部４１へ延出し、パッ
ド２７の直上に位置している。この電気的接続ステージ
Ｄ’にはピン状の押圧ツール８４が設けられている。押
圧ツール８４はアーム８５の先端部に保持されている。
押圧ツール８４が上下動作を行うことにより、インナー
リード５１’をパッド２７に圧接してボンディングす
る。図８はボンディング後の拡大断面図である。このよ
うな押圧ツール８４を備えたインナリードボンディング
装置は、例えば特開平４−１９９７２５号公報に記載さ
れている。
【００２９】このように、フィルムキャリヤ２３の回路
パターン５０とチップ２２のパッド２７を接続する手段
として、実施の形態１のワイヤボンディング手段に替え
て、インナーリードボンディング手段を用いることもで
きる。本発明は、更に様々な設計変更が考えられるので
あって、例えば上記実施の形態では、パッド５２に半田
ボール２４’を搭載してバンプ２４を形成しているが、
半田ボール２４’に替えて、パッド５２上にクリーム半
田を塗布し、このクリーム半田をリフロー装置７２によ
り加熱溶融させてパンプを形成してもよい。またワイヤ
６４やインナーリード５１’を十分に封止できるよう
に、合成樹脂ペースト２６’を注意深く塗布するなら
ば、枠体２５はなくてもよい。このように本発明は様々
な設計変更が可能である。さらに基板としては、フィル
ムキャリヤに限らず、セラミックやガラスエポキシでつ
くられたものでもよい。またボンドではなく、シート状
の接着剤を使用してチップを基板に貼着してもよい。
パターン５０とチップ２２のパッド２７を接続する手段
として、実施の形態１のワイヤボンディング手段に替え
て、インナーリードボンディング手段を用いることもで
きる。本発明は、更に様々な設計変更が考えられるので
あって、例えば上記実施の形態では、パッド５２に半田
ボール２４’を搭載してバンプ２４を形成しているが、
半田ボール２４’に替えて、パッド５２上にクリーム半
田を塗布し、このクリーム半田をリフロー装置７２によ
り加熱溶融させてパンプを形成してもよい。またワイヤ
６４やインナーリード５１’を十分に封止できるよう
に、合成樹脂ペースト２６’を注意深く塗布するなら
ば、枠体２５はなくてもよい。このように本発明は様々
な設計変更が可能である。さらに基板としては、フィル
ムキャリヤに限らず、セラミックやガラスエポキシでつ
くられたものでもよい。またボンドではなく、シート状
の接着剤を使用してチップを基板に貼着してもよい。
【００３０】
【発明の効果】以上説明したように本発明によれば、チ
ップサイズと同寸の小型のメモリ素子を得ることができ
る。また図２や図５、図６に示す各工程の各装置は、既
存の装置を改造して使用することが可能であり、設備費
をあまり要しないので、低コストでメモリ素子を製造で
きる。
ップサイズと同寸の小型のメモリ素子を得ることができ
る。また図２や図５、図６に示す各工程の各装置は、既
存の装置を改造して使用することが可能であり、設備費
をあまり要しないので、低コストでメモリ素子を製造で
きる。
【図１】本発明の実施の形態１におけるメモリ素子の斜
視図
視図
【図２】本発明の実施の形態１におけるメモリ素子の製
造工程の説明図
造工程の説明図
【図３】本発明の実施の形態１におけるメモリ素子を製
造中のチップとフィルムキャリヤの斜視図
造中のチップとフィルムキャリヤの斜視図
【図４】本発明の実施の形態１におけるメモリ素子を製
造中のチップとフィルムキャリヤの斜視図
造中のチップとフィルムキャリヤの斜視図
【図５】（ａ）本発明の実施の形態１におけるメモリ素
子を製造中の要部断面図 （ｂ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図
子を製造中の要部断面図 （ｂ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図
【図６】（ａ）本発明の実施の形態１におけるメモリ素
子を製造中の要部断面図 （ｂ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図 （ｃ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図
子を製造中の要部断面図 （ｂ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図 （ｃ）本発明の実施の形態１におけるメモリ素子を製造
中の要部断面図
【図７】本発明の実施の形態２における電気的接続ステ
ージの断面図
ージの断面図
【図８】本発明の実施の形態２における電気的接続ステ
ージにおけるメモリ素子の要部拡大断面図
ージにおけるメモリ素子の要部拡大断面図
【図９】（ａ）従来の電子部品の断面図
（ｂ）従来の電子部品の側面図
（ｃ）本発明の実施の形態１におけるメモリ素子の側面
図
図
【符号の説明】
２１ メモリ素子
２２ チップ
２３ フィルムキャリヤ
２４ バンプ
２６ 合成樹脂（封止体）
２６’ 合成樹脂ペースト
２７，５１，５２ パッド
４１ 開口部
５０ 回路パターン
５１’ インナーリード
６４ ワイヤ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/50
H01L 21/60
Claims (5)
- 【請求項１】表面の中央部に複数個のパッドが形成され
たチップと、この表面に貼着され前記パッドを露呈させ
る開口部が中央部に形成され且つ前記チップとタテ・ヨ
コ寸法が等しい絶縁性の基板と、この基板の表面に形成
された回路パターンの外端部であって前記基板の外縁部
に形成されたパッドと、このパッド上に形成されたバン
プと、前記回路パターンの内端部と前記チップのパッド
を接続する接続部と、この接続部を封止するために前記
開口部に塗布された封止体とから成ることを特徴とする
メモリ素子。 - 【請求項２】前記複数個のパッドが前記チップの表面の
中央部に複数列形成され、かつ前記開口部がこれらのパ
ッドを露呈させるように横長状に形成されていることを
特徴とする請求項１記載のメモリ素子。 - 【請求項３】前記接続部がワイヤであって、このワイヤ
により前記チップのパッドと前記回路パターンの内端部
に形成されたパッドを接続することを特徴とする請求項
１記載のメモリ素子。 - 【請求項４】前記接続部が、前記開口部へ延出する前記
回路パターンのインナーリードであって、このインナー
リードを前記チップのパッドにボンディングしたことを
特徴とする請求項１記載のメモリ素子。 - 【請求項５】前記基板が絶縁性のフィルムキャリヤであ
ることを特徴とする請求項１記載のメモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212359A JP3367512B2 (ja) | 2000-07-13 | 2000-07-13 | メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212359A JP3367512B2 (ja) | 2000-07-13 | 2000-07-13 | メモリ素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11541494A Division JP3146849B2 (ja) | 1994-05-27 | 1994-05-27 | 電子部品および電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068598A JP2001068598A (ja) | 2001-03-16 |
| JP3367512B2 true JP3367512B2 (ja) | 2003-01-14 |
Family
ID=18708292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212359A Expired - Fee Related JP3367512B2 (ja) | 2000-07-13 | 2000-07-13 | メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367512B2 (ja) |
-
2000
- 2000-07-13 JP JP2000212359A patent/JP3367512B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068598A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US20060091523A1 (en) | Semiconductor device and a method for manufacturing of the same | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JP3146849B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP4428248B2 (ja) | 半導体装置の製造方法 | |
| US6608372B2 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
| JPH0837253A (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP3367512B2 (ja) | メモリ素子 | |
| JP3367513B2 (ja) | 電子部品 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |