JPH07183320A - ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 - Google Patents
ボンディングワイヤ接続構造及びボンディングワイヤ接続方法Info
- Publication number
- JPH07183320A JPH07183320A JP5327115A JP32711593A JPH07183320A JP H07183320 A JPH07183320 A JP H07183320A JP 5327115 A JP5327115 A JP 5327115A JP 32711593 A JP32711593 A JP 32711593A JP H07183320 A JPH07183320 A JP H07183320A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding wire
- bonding
- wire
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングパッドと電極とのワイヤボンデ
ィング接続が不良となった場合でも半導体集積回路の組
立歩留りを向上させる。 【構成】 半導体集積装置からの各引出配線４ａ〜４ｎ
に対してボンディングパッドＰａｍ〜Ｐｎｍ及びＰａｎ
〜Ｐｎｎを設ける。ボンディングパッドＰａｍ〜Ｐｎｍ
と電極Ｓａ〜Ｓｎとのワイヤボンディング接続が不良と
なった場合には、そのワイヤを取除いた後、電極Ｓａ〜
ＳｎをボンディングパッドＰａｎ〜Ｐｎｎと再度ワイヤ
ボンディング接続することができ、半導体集積回路の組
立歩留りが向上する。
ィング接続が不良となった場合でも半導体集積回路の組
立歩留りを向上させる。 【構成】 半導体集積装置からの各引出配線４ａ〜４ｎ
に対してボンディングパッドＰａｍ〜Ｐｎｍ及びＰａｎ
〜Ｐｎｎを設ける。ボンディングパッドＰａｍ〜Ｐｎｍ
と電極Ｓａ〜Ｓｎとのワイヤボンディング接続が不良と
なった場合には、そのワイヤを取除いた後、電極Ｓａ〜
ＳｎをボンディングパッドＰａｎ〜Ｐｎｎと再度ワイヤ
ボンディング接続することができ、半導体集積回路の組
立歩留りが向上する。
Description
【０００１】
【産業上の利用分野】本発明はボンディングワイヤ接続
構造及び接続方法に関し、特に半導体集積回路の製造に
用いられるボンディングワイヤ接続構造及び接続方法に
関する。
構造及び接続方法に関し、特に半導体集積回路の製造に
用いられるボンディングワイヤ接続構造及び接続方法に
関する。
【０００２】
【従来の技術】一般に、半導体集積回路は、電極間をボ
ンディングワイヤで電気的に接続することにより製造さ
れる。その電極とボンディングワイヤとの関係について
図面を参照して説明する。図２には従来のボンディング
ワイヤ接続構造を含む半導体集積回路の概略構成が示さ
れている。
ンディングワイヤで電気的に接続することにより製造さ
れる。その電極とボンディングワイヤとの関係について
図面を参照して説明する。図２には従来のボンディング
ワイヤ接続構造を含む半導体集積回路の概略構成が示さ
れている。
【０００３】図において、半導体集積回路１０は、基板
１の中に半導体集積装置２がマウントされ、半導体集積
装置２の内部素子３の信号が引出配線４ａ〜４ｎにより
導出される。また、引出配線４ａ〜４ｎに対応してボン
ディングパッドＰａ〜Ｐｎが設けられ、さらにこれらパ
ッドＰａ〜Ｐｎに対応して電極Ｓａ〜Ｓｎが設けられて
いる。これらパッドＰａ〜Ｐｎの各々は、半導体集積装
置２に配置される都合上、各電極Ｓａ〜Ｓｎより面積が
小である。
１の中に半導体集積装置２がマウントされ、半導体集積
装置２の内部素子３の信号が引出配線４ａ〜４ｎにより
導出される。また、引出配線４ａ〜４ｎに対応してボン
ディングパッドＰａ〜Ｐｎが設けられ、さらにこれらパ
ッドＰａ〜Ｐｎに対応して電極Ｓａ〜Ｓｎが設けられて
いる。これらパッドＰａ〜Ｐｎの各々は、半導体集積装
置２に配置される都合上、各電極Ｓａ〜Ｓｎより面積が
小である。
【０００４】パッドＰａ〜Ｐｎと電極Ｓａ〜Ｓｎとの対
応するもの同士がワイヤボンディング法（例えば、ステ
ッチボンディング法）により接続されることにより、内
部素子３が図示せぬ外部端子と電気的に接続されること
になる。なお、５ａ〜５ｎはワイヤである。
応するもの同士がワイヤボンディング法（例えば、ステ
ッチボンディング法）により接続されることにより、内
部素子３が図示せぬ外部端子と電気的に接続されること
になる。なお、５ａ〜５ｎはワイヤである。
【０００５】
【発明が解決しようとする課題】上述したワイヤが正常
にボンディングされれば、完全な製品となるが、ワイヤ
５ｄのようにパッドＰｄの中央に正しく接続されず接続
状態が不良である場合や、ワイヤ５ｋのように断線した
場合には組立不良となる。この場合、半導体集積回路１
０全体が不良となり、組立歩留りが低下するという欠点
がある。
にボンディングされれば、完全な製品となるが、ワイヤ
５ｄのようにパッドＰｄの中央に正しく接続されず接続
状態が不良である場合や、ワイヤ５ｋのように断線した
場合には組立不良となる。この場合、半導体集積回路１
０全体が不良となり、組立歩留りが低下するという欠点
がある。
【０００６】ところで、プリント基板上にパッドを複数
組用意しておき、搭載するＩＣチップの大きさに応じて
パッドの組を変更して使用する技術が実開平１―８４４
６０号公報に記載されている。これについて図３を参照
して説明する。
組用意しておき、搭載するＩＣチップの大きさに応じて
パッドの組を変更して使用する技術が実開平１―８４４
６０号公報に記載されている。これについて図３を参照
して説明する。
【０００７】まず、図３（ａ）に示されているようにプ
リント基板上にパッドを複数組用意する。すなわち、ラ
インＬ１〜Ｌｎに対してパッドＰ１〜Ｐｎの他にパッド
Ｑ１〜Ｑｎをプリント基板２に設け、これらパッドＱ１
〜Ｑｎは夫々各パッドＰ１〜Ｐｎに対しライン方向に所
定距離隔てて形成する。また、パッドＰ１〜Ｐｎ及びパ
ッドＱ１〜Ｑｎは互いに千鳥状になるように、夫々横方
向２列に配列される。その結果、４段のパッド列Ｐ１，
Ｐ３，……Ｐ（２ｍ−１）…、Ｐ２，Ｐ４，……Ｐ（２
ｍ）、Ｑ１，Ｑ３，……Ｑ（２ｍ−１）…、Ｑ２，Ｑ
４，……Ｑ（２ｍ）が形成される。
リント基板上にパッドを複数組用意する。すなわち、ラ
インＬ１〜Ｌｎに対してパッドＰ１〜Ｐｎの他にパッド
Ｑ１〜Ｑｎをプリント基板２に設け、これらパッドＱ１
〜Ｑｎは夫々各パッドＰ１〜Ｐｎに対しライン方向に所
定距離隔てて形成する。また、パッドＰ１〜Ｐｎ及びパ
ッドＱ１〜Ｑｎは互いに千鳥状になるように、夫々横方
向２列に配列される。その結果、４段のパッド列Ｐ１，
Ｐ３，……Ｐ（２ｍ−１）…、Ｐ２，Ｐ４，……Ｐ（２
ｍ）、Ｑ１，Ｑ３，……Ｑ（２ｍ−１）…、Ｑ２，Ｑ
４，……Ｑ（２ｍ）が形成される。
【０００８】かかる構成によれば、同図（ｂ）に示され
ているように、形状の異なるＩＣチップ４、６、８のパ
ッドＰ１〜Ｐｎ及びＱ１〜Ｑｎより面積に小なる各出力
端子５、７、９と上記パッド列のいずれかとをワイヤボ
ンディングで接続でき、形状の異なるＩＣチップ毎にプ
リント基板を製造する必要がない。
ているように、形状の異なるＩＣチップ４、６、８のパ
ッドＰ１〜Ｐｎ及びＱ１〜Ｑｎより面積に小なる各出力
端子５、７、９と上記パッド列のいずれかとをワイヤボ
ンディングで接続でき、形状の異なるＩＣチップ毎にプ
リント基板を製造する必要がない。
【０００９】しかし、かかる構成においても、ＩＣチッ
プ４、６、８の各出力端子５、７、９のボンディング状
態が不良である場合にはプリント基板２全体が不良にな
り、やはり組立歩留りが低下するという欠点がある。
プ４、６、８の各出力端子５、７、９のボンディング状
態が不良である場合にはプリント基板２全体が不良にな
り、やはり組立歩留りが低下するという欠点がある。
【００１０】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は半導体集積回路の
組立歩留りを向上させることのできるボンディングワイ
ヤ接続構造及びボンディングワイヤ接続方法を提供する
ことである。
めになされたものであり、その目的は半導体集積回路の
組立歩留りを向上させることのできるボンディングワイ
ヤ接続構造及びボンディングワイヤ接続方法を提供する
ことである。
【００１１】
【課題を解決するための手段】本発明によるボンディン
グワイヤ接続構造は、第１の電極と、いずれか一方が前
記第１の電極とボンディングワイヤにより電気的に接続
され前記第１の電極より小なる面積を有し互いに同一の
信号を導出するための第２及び第３の電極とを含み、前
記第１の電極は、前記第２の電極との接続が不良である
とき該電極の代りに前記第３の電極と接続されることを
特徴とする。
グワイヤ接続構造は、第１の電極と、いずれか一方が前
記第１の電極とボンディングワイヤにより電気的に接続
され前記第１の電極より小なる面積を有し互いに同一の
信号を導出するための第２及び第３の電極とを含み、前
記第１の電極は、前記第２の電極との接続が不良である
とき該電極の代りに前記第３の電極と接続されることを
特徴とする。
【００１２】また、本発明によるボンディングワイヤ接
続方法は、第１の電極と、いずれか一方が前記第１の電
極とボンディングワイヤにより電気的に接続され前記第
１の電極より小なる面積を有し互いに同一の信号を導出
するための第２及び第３の電極とを電気的に接続するボ
ンディングワイヤ接続方法であって、前記第１の電極と
前記第２の電極とを第１のボンディングワイヤにより電
気的に接続する第１ステップと、前記第１ステップにお
ける接続状態が不良であるとき前記第１のボンディング
ワイヤを取除く第２ステップと、この取除き後に前記第
１の電極と前記第３の電極とを第２のボンディングワイ
ヤにより電気的に接続する第３ステップとを含むことを
特徴とする。
続方法は、第１の電極と、いずれか一方が前記第１の電
極とボンディングワイヤにより電気的に接続され前記第
１の電極より小なる面積を有し互いに同一の信号を導出
するための第２及び第３の電極とを電気的に接続するボ
ンディングワイヤ接続方法であって、前記第１の電極と
前記第２の電極とを第１のボンディングワイヤにより電
気的に接続する第１ステップと、前記第１ステップにお
ける接続状態が不良であるとき前記第１のボンディング
ワイヤを取除く第２ステップと、この取除き後に前記第
１の電極と前記第３の電極とを第２のボンディングワイ
ヤにより電気的に接続する第３ステップとを含むことを
特徴とする。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例によるボンディン
グワイヤ接続構造を含む半導体集積回路の概略構成図で
あり、図２と同等部分は同一符号により示されている。
グワイヤ接続構造を含む半導体集積回路の概略構成図で
あり、図２と同等部分は同一符号により示されている。
【００１５】図において、本発明の一実施例によるボン
ディングワイヤ接続構造が従来のものと異なる点は、各
引出配線４ａ〜４ｎに対応してボンディングパッドＰａ
ｍ〜Ｐｎｍ及びＰａｎ〜Ｐｎｎが設けられている点であ
る。
ディングワイヤ接続構造が従来のものと異なる点は、各
引出配線４ａ〜４ｎに対応してボンディングパッドＰａ
ｍ〜Ｐｎｍ及びＰａｎ〜Ｐｎｎが設けられている点であ
る。
【００１６】つまり、１つの引出配線により導出される
信号について、２つのボンディングパッドが設けられる
ことになる。そして、１つのボンディングパッドとボン
ディングワイヤとが接続不良であった場合には、そのワ
イヤを取除いた後もう１つのボンディングパッドを用い
て再度ボンディングワイヤを接続するのである。こうす
ることにより、半導体集積回路の組立歩留りが向上する
のである。
信号について、２つのボンディングパッドが設けられる
ことになる。そして、１つのボンディングパッドとボン
ディングワイヤとが接続不良であった場合には、そのワ
イヤを取除いた後もう１つのボンディングパッドを用い
て再度ボンディングワイヤを接続するのである。こうす
ることにより、半導体集積回路の組立歩留りが向上する
のである。
【００１７】以下、ボンディングワイヤの接続について
詳細に説明する。
詳細に説明する。
【００１８】まず、最初に引出配線４ａ〜４ｎに対応し
て設けられているボンディングパッドＰａｍ〜Ｐｎｍと
電極Ｓａ〜Ｓｎとの対応するもの同士がワイヤボンディ
ング法により接続される。これにより、内部素子３が図
示せぬ外部端子と電気的に接続される。
て設けられているボンディングパッドＰａｍ〜Ｐｎｍと
電極Ｓａ〜Ｓｎとの対応するもの同士がワイヤボンディ
ング法により接続される。これにより、内部素子３が図
示せぬ外部端子と電気的に接続される。
【００１９】ところが、図２の場合と同様にパッドＰｄ
ｍと電極Ｓｄとの接続が不良であった場合には、両者を
接続するワイヤを剥がして取除く。そして、この取除き
後、今度はパッドＰｄｎを用い、このパッドＰｄｎと電
極Ｓｄとをワイヤボンディング接続するのである。すな
わち、電極Ｓｄは、パッドＰｄｍとの接続が不良であっ
た場合には、その代りにパッドＰｄｎと接続されるので
ある。
ｍと電極Ｓｄとの接続が不良であった場合には、両者を
接続するワイヤを剥がして取除く。そして、この取除き
後、今度はパッドＰｄｎを用い、このパッドＰｄｎと電
極Ｓｄとをワイヤボンディング接続するのである。すな
わち、電極Ｓｄは、パッドＰｄｍとの接続が不良であっ
た場合には、その代りにパッドＰｄｎと接続されるので
ある。
【００２０】同様に、パッドＰｋｍと電極Ｓｋとを接続
するワイヤが断線した場合も、両者を接続するワイヤを
取除いた後、パッドＰｋｎを用いて電極Ｓｋと接続する
のである。すなわち、電極Ｓｋは、パッドＰｄｍとの接
続が不良であった場合には、その代りにパッドＰｄｎと
接続されるのである。
するワイヤが断線した場合も、両者を接続するワイヤを
取除いた後、パッドＰｋｎを用いて電極Ｓｋと接続する
のである。すなわち、電極Ｓｋは、パッドＰｄｍとの接
続が不良であった場合には、その代りにパッドＰｄｎと
接続されるのである。
【００２１】以上により、内部素子３が図示せぬ外部端
子と電気的に接続され、半導体集積回路の組立歩留りが
向上するのである。
子と電気的に接続され、半導体集積回路の組立歩留りが
向上するのである。
【００２２】なお、以上の実施例においては、各引出配
線に対してボンディングパッドを２つずつ設けている
が、ボンディングパッドを複数設ければ良く、その数に
限定されない。
線に対してボンディングパッドを２つずつ設けている
が、ボンディングパッドを複数設ければ良く、その数に
限定されない。
【００２３】また、各引出配線に対して正方形のボンデ
ィングパッドを複数設けるのではなく、長方形等の長形
のボンディングパッドを１つだけ設けても良い。この場
合には、その長形のパッドの一部分を用いてワイヤボン
ディング接続し、その接続が不良だった場合にはそのワ
イヤを取除いた後で他の一部分を用いて再度ワイヤボン
ディング接続しても同様の効果が得られる。
ィングパッドを複数設けるのではなく、長方形等の長形
のボンディングパッドを１つだけ設けても良い。この場
合には、その長形のパッドの一部分を用いてワイヤボン
ディング接続し、その接続が不良だった場合にはそのワ
イヤを取除いた後で他の一部分を用いて再度ワイヤボン
ディング接続しても同様の効果が得られる。
【００２４】さらに、以上は半導体集積回路におけるワ
イヤボンディング接続を例にして説明したが、これに限
らずワイヤボンディング接続が用いられる場合について
本発明が広く適用できることは明白である。
イヤボンディング接続を例にして説明したが、これに限
らずワイヤボンディング接続が用いられる場合について
本発明が広く適用できることは明白である。
【００２５】
【発明の効果】以上説明したように本発明は、半導体集
積装置からの各引出配線に対して複数又は長形のボンデ
ィングパッドを設けることにより、パッドと電極とのワ
イヤボンディング接続が不良となった場合でも再度ワイ
ヤボンディング接続することができ、半導体集積回路の
組立歩留りが向上するという効果がある。
積装置からの各引出配線に対して複数又は長形のボンデ
ィングパッドを設けることにより、パッドと電極とのワ
イヤボンディング接続が不良となった場合でも再度ワイ
ヤボンディング接続することができ、半導体集積回路の
組立歩留りが向上するという効果がある。
【図１】本発明の実施例によるボンディングワイヤ接続
構造を含む半導体集積回路の概略構成図である。
構造を含む半導体集積回路の概略構成図である。
【図２】従来のボンディングワイヤ接続構造を含む半導
体集積回路の概略構成図である。
体集積回路の概略構成図である。
【図３】従来の他のボンディングワイヤ接続構造を示す
概略構成図であり、（ａ）はＩＣチップ搭載前の状態、
（ｂ）はＩＣチップ搭載後の状態を夫々示す。
概略構成図であり、（ａ）はＩＣチップ搭載前の状態、
（ｂ）はＩＣチップ搭載後の状態を夫々示す。
１ 基板 ２ 半導体集積装置 ３ 内部素子 ４ａ〜４ｎ 引出配線 ５ａ〜５ｎ ワイヤ Ｐａｍ〜Ｐｎｍ、Ｐａｎ〜Ｐｎｎ ボンディングパッド Ｓａ〜Ｓｎ 電極
Claims (6)
- 【請求項１】 第１の電極と、いずれか一方が前記第１
の電極とボンディングワイヤにより電気的に接続され前
記第１の電極より小なる面積を有し互いに同一の信号を
導出するための第２及び第３の電極とを含み、前記第１
の電極は、前記第２の電極との接続が不良であるとき該
電極の代りに前記第３の電極と接続されることを特徴と
するボンディングワイヤ接続構造。 - 【請求項２】 前記信号は半導体集積装置からの信号で
あり、前記第２及び第３の電極は該信号を導出するため
のパッド電極であり、前記第１の電極は外部端子接続用
電極であることを特徴とする請求項１記載のボンディン
グワイヤ接続構造。 - 【請求項３】 前記パッド電極は長形であり、この電極
の一部を前記第２の電極とし、他の一部を前記第３の電
極としたことを特徴とする請求項２記載のボンディング
ワイヤ接続構造。 - 【請求項４】 第１の電極と、 いずれか一方が前記第１の電極とボンディングワイヤに
より電気的に接続され前記第１の電極より小なる面積を
有し互いに同一の信号を導出するための第２及び第３の
電極と、 を電気的に接続するボンディングワイヤ接続方法であっ
て、 前記第１の電極と前記第２の電極とを第１のボンディン
グワイヤにより電気的に接続する第１ステップと、 前記第１ステップにおける接続状態が不良であるとき前
記第１のボンディングワイヤを取除く第２ステップと、 この取除き後に前記第１の電極と前記第３の電極とを第
２のボンディングワイヤにより電気的に接続する第３ス
テップと、 を含むことを特徴とするボンディングワイヤ接続方法。 - 【請求項５】 前記信号は半導体集積装置からの信号で
あり、前記第２及び第３の電極は該信号を導出するため
のパッド電極であり、前記第１の電極は外部端子接続用
電極であることを特徴とする請求項４記載のボンディン
グワイヤ接続方法。 - 【請求項６】 前記パッド電極は長形であり、この電極
の一部を前記第２の電極とし、他の一部を前記第３の電
極としたことを特徴とする請求項５記載のボンディング
ワイヤ接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327115A JPH07183320A (ja) | 1993-12-24 | 1993-12-24 | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327115A JPH07183320A (ja) | 1993-12-24 | 1993-12-24 | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183320A true JPH07183320A (ja) | 1995-07-21 |
Family
ID=18195472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327115A Withdrawn JPH07183320A (ja) | 1993-12-24 | 1993-12-24 | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012000838A (ja) * | 2010-06-16 | 2012-01-05 | Canon Inc | インクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法 |
| CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
-
1993
- 1993-12-24 JP JP5327115A patent/JPH07183320A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012000838A (ja) * | 2010-06-16 | 2012-01-05 | Canon Inc | インクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法 |
| US8746849B2 (en) | 2010-06-16 | 2014-06-10 | Canon Kabushiki Kaisha | Liquid discharge head and method for manufacturing the same |
| CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635560B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6133629A (en) | Multi-chip module package | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH07183320A (ja) | ボンディングワイヤ接続構造及びボンディングワイヤ接続方法 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JPH08250620A (ja) | 半導体装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| WO1999026288A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| US5691243A (en) | Process for manufacturing composite semiconductor device | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JPH0745780A (ja) | 半導体装置用クワッドフラットパッケージ | |
| KR930011117B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPS6380558A (ja) | 半導体集積回路 | |
| JPH11330257A (ja) | 半導体装置およびその製造方法 | |
| JPH04352461A (ja) | 集積回路基板の実装構造 | |
| JPH047866A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |