JPS646554B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、はんだ溶融接続方式によるフリツプ
チツプポンデイングにおける回路基板への電極膜
の形成方法の改良に係り、回路基板に形成した電
極の強度を向上させると共に製造工程を少なくし
てコスト低減を計つた電極膜の形成方法に関す
る。

〔従来技術〕

はんだ溶融接続方式によるフリツプチツプボン
デングにおける基板電極は、２層以上の金属膜に
よつて形成される。

即ち基板の上には、はんだにぬれない第１金属
膜を形成し、この第１層金属板の上にはんだにぬ
れる第２層金属膜を形成して、第１層金属膜によ
つて、基板と第２層とを接着すると共に、基板上
へのはんだ流れを防止するようにしている。

又はんだによる第２層金属膜のくわれを防止す
ると共に基板との接着強度をより向上させるため
に、上記第１層金属膜と第２層金属膜との間に複
数層の金属膜が介在される。更に第２層金属膜の
表面酸化を防止するために、第２層金属膜の上に
貴金属膜が形成される。

このようにして形成された金属膜は、ホトレジ
スト或は印刷レジストによつてエツチング加工さ
れて、電極膜が形成される。

従来の２層以上の金属膜のパターニングは、第
１図に示すようにして行なわれていた。

即ち第１図において、第１層金属膜３と第２層
金属膜４から成る２層金属膜について説明する
と、先ず基板１上に第１層金属膜３を形成し、こ
の上に更に第２層金属膜４を形成し、この第２層
金属膜４上にレジスト２を形成して上層の第２層
金属膜４から順次下層（第１層金属膜３）へとエ
ツチング除去した後、レジスト２を除去して電極
膜を形成していた。その結果、最下層（第１層金
属膜３）にサイドエツチ７が生じた状態で電極膜
が形成されていた。

この電極膜に第２図に示すように、半導体素子
５をはんだ６によつて接続すると、はんだ６の溶
融熱および接続後の温度変動によつて、サイドエ
ツチ７部に集中熱応力が発生して、極部的に強度
が低下し、サイドエツチ７部での破断を誘発する
原因となつて、電極膜の信頼性を低下させるとい
う欠点があつた。

この欠点をなくすためには、第３図に示すよう
に、第１層金属膜３を第２層膜よりも大きなパタ
ーンにすればよいのであるが、従来の方法でこの
ようなパターンにするのは、先ず第１図に示す段
階までパタニングした後、レジスト２を除去し、
更に新らたなレジストを塗布して、第４図に示す
ようにパタニングした後、第２層金属膜４のエツ
チングを行なう必要があるので、加工工程が多く
なりコスト高になるという欠点があつた。

又配管パターンの端部に電極膜を形成するよう
な場合は、第５図に示すように、第２層金属膜４
の上に更にはんだにぬれない金属膜８を形成し、
この金属膜８をホトエツチングによつてパタニン
グしなければならず、ホトエツチング工程が２回
必要となつて、コスト高になる欠点があつた。

〔発明の目的〕

本発明は、従来の欠点を解決し、回路基板上に
形成された電極膜の信頼性を向上させると共に、
低コストで製造できる半導体集積回路基板電極膜
の形成方法を提供せんとするものである。

〔発明の概要〕

即ち本発明は、１回のレジストパターンを第２
層金属膜に形成して製造工程を簡略化し、且つサ
イドエツチの部分をなくすようにエツチングして
電極膜の信頼性を向上するためにしたものであつ
て、第２層金属膜の上にレジストパターンを形成
し、次にこのレジストと第１層金属膜との間の金
属膜をエツチングして第１層金属膜を露出し、次
いでこの露出した第１層金属膜をエツチングして
所定の寸法形状にした後、前記レジストと該第１
層金属膜との間の金属膜を再度エツチングするこ
とによつて、サイドエツチをなくし、最後にレジ
ストを除去して、第１層金属膜よりも小さい寸法
の金属膜を順次積層し、基板上に電極膜を形成し
たことを特徴とする。

又、各金属膜の材料を選んで組合せ、エツチン
グ速度を順次第１層金属膜から第２層金属膜に行
くにつれて速くなるようにすることによつて、第
１層金属膜の寸法を基準に徐々に寸法を小さくし
た金属膜の積層にすることができサイドエツチの
ない凸状の電極膜を得るようにしたことを特徴と
する。

〔発明の実施例〕

以下本発明の一実施例について詳細に説明す
る。先ず詳細な説明に当つて、第６図を用い実施
例の概略を説明する。図のイにおいて、基板１上
に第１層金属膜３を形成し、その上に金属膜１０
を介して第２層金属膜４が形成されている。なお
９は、第２層金属膜４の表面酸化を防止するため
の貴金属膜である。この貴金属膜９の上にレジス
トパターン２が形成される。

この状態から図ロのように、金属膜９，４，１
０をエツチングし、第１層金属膜３を露出させ
る。

次に図ハのように、露出した第１層金属膜３を
エツチングした後、図ニのように再度金属膜９，
４，１０をエツチングし、第１層金属膜３の寸法
を基準に徐々に小さい寸法の金属膜１０→４→９
を積層し、最後にレジスト２を除去して、サイド
エツチのない信頼性の高い電極膜を基板１上に形
成することができる。又金属膜９，４，１０，３
の材料を選んで組合せることにより、より確実に
サイドエツチをなくすことができ、信頼性の高い
電極とすることができる。

又上記工程において、レジストパターンは、一
回形成すればよく、その分工程が簡略化されコス
ト低減を計ることができる。

以下その詳細について更に詳しく説明する。第
６図の図イにおいて、基板１上に、はんだにぬれ
ない例えばCrから成る第１層金属膜３を形成す
る。４は、はんだにぬれる例えばCuから成る第
２層金属膜であり、この第１層金属膜３（Cr）
と第２層金属膜４（Cu）との間に、例えばCu―
Cr層（混合層）１０を介在させる。なお９は、
第２層金属膜４の表面酸化を防止するための、例
えばAu等の貴金属膜である。２は貴金属膜９上
に形成されたレジストパターンである。

以下説明を容易にするために、貴金属膜９を
Au層、第２層金属膜４をCu層、金属膜１０をCr
―Cu層、及び第１層金属膜３をCr層として説明
する。

前記図イのように積層した金属層の内、Au層
９、Cu層４及びCr―Cu層１０をヨウ素ヨウ化ア
ンモニウムの混液にて、図ロに示すようにエツチ
ングし、Cr層３を露出させる。次に図ハに示す
ように、露出したCr層３をフエリシアン化カリ
ウムと水酸化カリウムの混液を用いてエツチング
する。

このエツチング工程において、Au及びCuのエ
ツチング速度は、Crの1/100以下であるから、Au
層９とCu層４はほとんどエツチングされず、又
Cr―Cu層１０は、若干エツチングされる。次に
再びヨウ素化アンモニウムの混液を用いてエツチ
ング処理をすることにより、Au層９、Cu層４、
Cr―Cu層１０は、図ニに示すように小さい寸法
になり、これら各層は、サイドエツチもなく、な
めらかに積層される。

次に第７図乃至第１１図は、レジストパターン
２が変形したものに適用したものである。

即ち第７図に示すレジストパターン２を第８図
イに示すように、多層膜基板上に形成する。以下
第６図で説明したのと同じようにエツチング処理
を行なうことにより、第９図に示すように端子部
１１と配線部１２の間のくびれｄをより小さく
し、はんだ流れ止め効果を大きくした電極を得
る。第１０図に示すものは、第８図ニに示したサ
イドエツチＺをより大きく行なうパターンにする
ことにより、第９図に示したくびれｄをゼロに
し、弧立電極１１を得る。第１１図は、第１０図
で示した電極１１を、配線の途中に形成したもの
である。

以上のように構成した本実施例の作用について
以下説明する。

第６図の電極膜形成工程において、図イで、基
板１上に第１層金属膜３を形成し、その上に中間
の金属膜１０を介在して第２層金属膜４を形成し
更にこの上に貴金属膜９を形成して多層金属膜を
積層する。この多層金属膜の上にレジストパター
ン２を形成する。次に図ロの過程で金属膜９、第
２層金属膜４及び中間の金属膜１０（以下これら
を第１層金属膜以外の金属膜という）をエツチン
グして、第１層金属膜３を露出する。次に図ハの
過程で露出した第１層金属膜３をエツチングす
る。このエツチング過程において、各金属膜の材
料を適当に選定して組合せることにより、第１層
金属膜３以外の金属膜をほとんどエツチングする
ことなく、第１層金属膜３のみを所定の寸法形状
にエツチングする。次に図ニの過程において、第
１層金属膜３の寸法形状に合せて、第１層金属膜
以外の金属膜を再度エツチングする。

このような過程を経ることによつて、第１層金
属膜３の寸法を基準にして徐々に小さい寸法の金
属膜を形成する。このようにして得た、徐々に先
細りの凸状の金属膜に、半導体素子５をはんだ６
で溶融接着した場合（第２図参照）、凸状の電極
膜になつているため、電極膜には、集中熱応力は
発生しない。又第６図イ〜ニの電極膜形成過程に
おいて、レジストパターン２は、図イの過程で一
回行ない、図ニの過程でこのレジストパターン２
は除去される。

〔発明の効果〕

以上詳述した通り本発明の電極形成方法によれ
ば、基板上に第１層金属膜を形成し、この上に第
２層金属膜を形成して成る多層金属膜において、
第２層金属膜の上にレジストパターンを形成し、
先ず、第１層金属膜以外の金属膜をエツチングし
て、第１層金属膜を露出させ、次いで、この露出
した第１層金属膜をエツチングした後、再び第１
層金属膜以外の金属膜をエツチングするようにし
たので、サイドエツチのない電極膜を得ることが
できた。又各金属膜の材料をエツチング速度に適
合させて選び組合せることにより、更になめらか
な凸状の電極膜にすることができる。このように
サイドエツチのない凸状の電極にすることによ
り、電極膜には集中熱応力は発生せず、従つて強
度上充分であり、電極膜の信頼性を向上させるこ
とができた。又レジストパターンの形成は１回で
よく、これによつて電極膜の形成工程を簡略化す
ることができ、大巾なコスト低減を計ることがで
きた。

【図面の簡単な説明】

第１図は従来の電極膜形成法によつて得た電極
膜の縦断面図、第２図は、第１図の電極に半導体
をはんだ接続した状態を縦断面して示した図、第
３図は、理想的な弧立電極膜を縦断面して示した
説明用図、第４図及び第５図は、従来の方法を用
いて理想的な電極を得る場合の過程を示した説明
用図、第６図乃至第１１図は本発明の一実施例で
あり、第６図イ〜ニは電極膜を形成していく過程
を示した説明用図、第７図はレジストパターンの
平面図、第８図イ〜ニは、第７図のレジストパタ
ーンについて第６図イ〜ニの過程に合せて電極膜
を形成した場合の説明用図、第９図乃至第１１図
は、各種レジストパターンの平面図である。 １……基板、２……レジスト、３……第１層金
属膜、４……第２層金属膜、５……半導体素子、
６……はんだ接続部、７……サイドエツチ。

Claims (1)

1. 【特許請求の範囲】 １ 基板の上にはんだにぬれない第１層金属膜を
   形成し、この第１層金属膜の上にはんだにぬれる
   第２金属膜を形成し、或は、上記第１層と第２層
   の金属膜の間に複数層の金属膜を介在させて成る
   電極膜の形成方法において、第２層金属膜の上に
   レジストを形成し、次に該レジストと第１層金属
   膜との間の金属膜をエツチング加工して第１層金
   属膜を露出し、次に該露出した第１層金属膜をエ
   ツチング加工して所定の形状にした後、続いてレ
   ジストと該第１層金属膜との間の金属膜を再度エ
   ツチング加工し、最後にレジストを除去して基板
   上に電極膜を形成したことを特徴とする半導体集
   積回路基板電極膜の形成方法。 ２ 基板の上にはんだにぬれない第１層金属膜を
   形成し、この第１層金属膜とはんだにぬれる第２
   層金属膜との間に複数層の金属膜を介在させて成
   る電極膜の形成方法において、上記第１層金属膜
   から第２層金属膜に至る各金属膜のエツチング速
   度が第２層金属膜に行くにつれて早くなるように
   各金属膜の材質を選定して第１層から第２層まで
   の金属膜を形成し、次いで第２層金属膜の上にレ
   ジストを形成した後、該レジストと第１層金属膜
   との間の金属膜をエツチング加工して第１層金属
   膜を露出させ、次に該露出した第１層金属膜をエ
   ツチング加工して所定の寸法形状にした後、続い
   てレジストと該第１層金属膜との間の金属膜を再
   度エツチング加工した後、レジストを除去し、第
   １層金属膜の上に順次寸法の小さい金属膜を積層
   して、基板上に電極膜を形成したことを特徴とす
   る半導体集積回路基板電極膜の形成方法。