JPH07161765A - フィルムキャリア型半導体装置 - Google Patents
フィルムキャリア型半導体装置Info
- Publication number
- JPH07161765A JPH07161765A JP5339288A JP33928893A JPH07161765A JP H07161765 A JPH07161765 A JP H07161765A JP 5339288 A JP5339288 A JP 5339288A JP 33928893 A JP33928893 A JP 33928893A JP H07161765 A JPH07161765 A JP H07161765A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor device
- semiconductor element
- carrier type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、インナーリードの変形や切断、更
には接合不良を防ぐようにすることを目的とする。 【構成】 本発明のフィルムキャリア型半導体装置は、
半導体素子１０に設けられたバンプ１１とインナーリー
ド部７が異方性導電膜１２を介して接続された構成を有
している。
には接合不良を防ぐようにすることを目的とする。 【構成】 本発明のフィルムキャリア型半導体装置は、
半導体素子１０に設けられたバンプ１１とインナーリー
ド部７が異方性導電膜１２を介して接続された構成を有
している。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリア型半導
体装置に関し、特に、インナーリード部の変形や切断を
防ぐと共に接合不良をなくし、且つ、接合部の接触抵抗
を低く抑えて信頼性を向上させたフィルムキャリア型半
導体装置に関する。
体装置に関し、特に、インナーリード部の変形や切断を
防ぐと共に接合不良をなくし、且つ、接合部の接触抵抗
を低く抑えて信頼性を向上させたフィルムキャリア型半
導体装置に関する。
【０００２】
【従来の技術】フィルムキャリア型半導体装置は、絶縁
性フィルムテープに形成されたリードと半導体素子を接
続し、必要に応じて半導体素子，及びリードの一部を樹
脂封止して構成されている。
性フィルムテープに形成されたリードと半導体素子を接
続し、必要に応じて半導体素子，及びリードの一部を樹
脂封止して構成されている。
【０００３】図３，及び図４には、上記フィルムキャリ
ア型半導体装置の一例が示されている。この半導体装置
は、絶縁性フィルムテープ１を搬送させて半導体素子を
実装してゆく、所謂、ＴＡＢ（Tape Automated Bondin
g) テープ方式によって得たキャリアテープから構成さ
れたものである。図４はそのキャリアテープを示し、予
めデバイスホール４，スプロケットホール５，及びアウ
ターリードホール６が形成された絶縁性フィルムテープ
１上にフィンガーリード３が形成されており、デバイス
ホール４の内側には半導体素子と接続されるフィンガー
リード３のインナーリード部７が多数配列している。
ア型半導体装置の一例が示されている。この半導体装置
は、絶縁性フィルムテープ１を搬送させて半導体素子を
実装してゆく、所謂、ＴＡＢ（Tape Automated Bondin
g) テープ方式によって得たキャリアテープから構成さ
れたものである。図４はそのキャリアテープを示し、予
めデバイスホール４，スプロケットホール５，及びアウ
ターリードホール６が形成された絶縁性フィルムテープ
１上にフィンガーリード３が形成されており、デバイス
ホール４の内側には半導体素子と接続されるフィンガー
リード３のインナーリード部７が多数配列している。
【０００４】すなわち、図３のフィルムキャリア型半導
体装置は、デバイスホール４に半導体素子１０を配置す
ると共に、インナーリード７と半導体素子１０を接続
し、絶縁性フィルムテープ１の不要部分を切除した後、
半導体素子１０，及びフィンガーリード３の一部を樹脂
モールド１４で封止して構成されている。
体装置は、デバイスホール４に半導体素子１０を配置す
ると共に、インナーリード７と半導体素子１０を接続
し、絶縁性フィルムテープ１の不要部分を切除した後、
半導体素子１０，及びフィンガーリード３の一部を樹脂
モールド１４で封止して構成されている。
【０００５】半導体素子１０とフィンガーリード３の接
続は、接合速度の観点からギャングボンディングが採用
されており、この場合、半導体素子１０の電極にはＡｕ
バンプ１１が、また、フィンガーリード３にはＳｎ，或
いは半田等のメッキ層８がそれぞれ設けられ、両者がＡ
ｕ−Ｓｎ共晶接合によって接続されている。
続は、接合速度の観点からギャングボンディングが採用
されており、この場合、半導体素子１０の電極にはＡｕ
バンプ１１が、また、フィンガーリード３にはＳｎ，或
いは半田等のメッキ層８がそれぞれ設けられ、両者がＡ
ｕ−Ｓｎ共晶接合によって接続されている。
【０００６】一方、フィンガーリード３の形成方法は、
厚さ７５〜１２５μｍのポリイミド等の絶縁性フィルム
テープ１上に接着剤２を介して厚さ約３５μｍの薄い銅
箔をラミネートし、この銅箔に感光性レジストを塗布し
てから所定パターンで露光，現像，及びエッチングする
ことによって行われ、特に、インナーリード部７におい
ては、図４から判るように、Ａｕバンプ１１との対応を
図るために幅が４０〜６０μｍと非常に細く、また、ピ
ッチも８０〜１２０μｍと非常に狭くなるように形成さ
れる。
厚さ７５〜１２５μｍのポリイミド等の絶縁性フィルム
テープ１上に接着剤２を介して厚さ約３５μｍの薄い銅
箔をラミネートし、この銅箔に感光性レジストを塗布し
てから所定パターンで露光，現像，及びエッチングする
ことによって行われ、特に、インナーリード部７におい
ては、図４から判るように、Ａｕバンプ１１との対応を
図るために幅が４０〜６０μｍと非常に細く、また、ピ
ッチも８０〜１２０μｍと非常に狭くなるように形成さ
れる。
【０００７】
【発明が解決しようとする課題】しかし、従来のフィル
ムキャリア型半導体装置によると、半導体装置とインナ
ーリード部の接続をＡｕバンプを用いたＡｕ−Ｓｎ共晶
接合によって行っているため、前述したように、Ａｕバ
ンプに対応するためにインナーリード部の微細化が図ら
れており、そのためにインナーリードの変形が多く、半
導体素子との接合の信頼性を低下させるばかりでなく、
テープ自体の不良率を高くするといった不都合がある。
また、インナーリード部と半導体素子を接合すると、微
細なインナーリード部で半導体素子を支持することにな
るため、インナーリード部の切断等が生じる恐れがあ
る。
ムキャリア型半導体装置によると、半導体装置とインナ
ーリード部の接続をＡｕバンプを用いたＡｕ−Ｓｎ共晶
接合によって行っているため、前述したように、Ａｕバ
ンプに対応するためにインナーリード部の微細化が図ら
れており、そのためにインナーリードの変形が多く、半
導体素子との接合の信頼性を低下させるばかりでなく、
テープ自体の不良率を高くするといった不都合がある。
また、インナーリード部と半導体素子を接合すると、微
細なインナーリード部で半導体素子を支持することにな
るため、インナーリード部の切断等が生じる恐れがあ
る。
【０００８】従って、本発明の目的はインナーリードの
変形や切断、更には接合不良を防ぐことができるフィル
ムキャリア型半導体装置を提供することである。
変形や切断、更には接合不良を防ぐことができるフィル
ムキャリア型半導体装置を提供することである。
【０００９】
【課題を解決するための手段】本発明は上記問題点に鑑
み、インナーリードの変形や切断、更には接合不良を防
ぐようにするため、絶縁性フィルムテープ上に接着され
た銅箔をフォトエッチングして形成された所定のパター
ンのフィンガーリードと、フィンガーリードの複数のイ
ンナーリード部にそれぞれバンプを介して接続される半
導体素子と、半導体素子，及びフィンガーリードの一部
を封止して半導体素子を絶縁性フィルムテープに固定す
る樹脂モールドを備え、バンプとインナーリード部が異
方性導電膜を介して接続されたフィルムキャリア型半導
体装置を提供するものである。
み、インナーリードの変形や切断、更には接合不良を防
ぐようにするため、絶縁性フィルムテープ上に接着され
た銅箔をフォトエッチングして形成された所定のパター
ンのフィンガーリードと、フィンガーリードの複数のイ
ンナーリード部にそれぞれバンプを介して接続される半
導体素子と、半導体素子，及びフィンガーリードの一部
を封止して半導体素子を絶縁性フィルムテープに固定す
る樹脂モールドを備え、バンプとインナーリード部が異
方性導電膜を介して接続されたフィルムキャリア型半導
体装置を提供するものである。
【００１０】また、インナーリード部に設けられるメッ
キとして、Ａｕ，Ｐｄ，Ａｇ，Ｐｄ−Ｎｉ等を用いる
と、異方性導電膜との接触抵抗を低く抑えることができ
る。
キとして、Ａｕ，Ｐｄ，Ａｇ，Ｐｄ−Ｎｉ等を用いる
と、異方性導電膜との接触抵抗を低く抑えることができ
る。
【００１１】更に、半導体素子に異方性導電膜を介して
接続されるリードとして、絶縁性フィルムテープ上にお
いて種々の電子回路部品と接続された所定パターンの配
線リードであっても良い。この場合、半導体素子を配線
リードに直接、接続することができ、構成の簡素化を図
ることができる。
接続されるリードとして、絶縁性フィルムテープ上にお
いて種々の電子回路部品と接続された所定パターンの配
線リードであっても良い。この場合、半導体素子を配線
リードに直接、接続することができ、構成の簡素化を図
ることができる。
【００１２】
【実施例】以下、本発明のフィルムキャリア型半導体装
置について添付図面を参照しながら詳細に説明する。
置について添付図面を参照しながら詳細に説明する。
【００１３】図１には、本発明の一実施例のフィルムキ
ャリア型半導体装置の断面構造が示されている。このフ
ィルムキャリア型半導体装置は、絶縁性フィルムテープ
１上に接着剤２を介して接着された所定のパターンのフ
ィンガーリード３と、フィンガーリード３の複数のイン
ナーリード部７にそれぞれＡｕバンプ１１を介して接続
される半導体素子１０と、半導体素子１０，及びフィン
ガーリード３の一部を封止して半導体素子１０を絶縁性
フィルムテープ１に固定する樹脂モールド１４を備え、
Ａｕバンプ１１とインナーリード部７が異方性導電膜１
２を介して接続された構成を有している。
ャリア型半導体装置の断面構造が示されている。このフ
ィルムキャリア型半導体装置は、絶縁性フィルムテープ
１上に接着剤２を介して接着された所定のパターンのフ
ィンガーリード３と、フィンガーリード３の複数のイン
ナーリード部７にそれぞれＡｕバンプ１１を介して接続
される半導体素子１０と、半導体素子１０，及びフィン
ガーリード３の一部を封止して半導体素子１０を絶縁性
フィルムテープ１に固定する樹脂モールド１４を備え、
Ａｕバンプ１１とインナーリード部７が異方性導電膜１
２を介して接続された構成を有している。
【００１４】次に、上記フィルムキャリア型半導体装置
の製造方法を説明する。まず、接着剤２が付いた厚さ７
５μｍの絶縁性フィルムテープ１に、スプロケットホー
ル５，及びアウターリードホール６をパンチングによっ
て形成し、その表面に厚さ３５μｍの電解銅箔をラミネ
ートした後、感光性レジストを塗布し、所定パターンで
露光，現像，及びエッチングして、図２に示すように、
絶縁性フィルムテープ１上に所定のパターンのフィンガ
ーリード３を形成する。更に、フィンガーリード３に対
して無電解Ｓｎメッキ法により０．６μｍのＳｎのメッ
キ層８を設け、キャリアテープとする。
の製造方法を説明する。まず、接着剤２が付いた厚さ７
５μｍの絶縁性フィルムテープ１に、スプロケットホー
ル５，及びアウターリードホール６をパンチングによっ
て形成し、その表面に厚さ３５μｍの電解銅箔をラミネ
ートした後、感光性レジストを塗布し、所定パターンで
露光，現像，及びエッチングして、図２に示すように、
絶縁性フィルムテープ１上に所定のパターンのフィンガ
ーリード３を形成する。更に、フィンガーリード３に対
して無電解Ｓｎメッキ法により０．６μｍのＳｎのメッ
キ層８を設け、キャリアテープとする。
【００１５】次に、異方性導電膜１２を介して半導体素
子１０のＡｕバンプ１１とフィンガーリード３のインナ
ーリード部７を温度１５０℃で接合する。そして、最後
に樹脂モールド１４で半導体素子１０を絶縁性フィルム
テープ１に固定する。
子１０のＡｕバンプ１１とフィンガーリード３のインナ
ーリード部７を温度１５０℃で接合する。そして、最後
に樹脂モールド１４で半導体素子１０を絶縁性フィルム
テープ１に固定する。
【００１６】ここで、このようにして製造した半導体装
置に対し、変形不良，切断不良，及び接合不良について
調べたところ、以下のような具体的な数値が得られた。 (1) 変形不良 ８０μｍピッチのインナリード部の変形を調べたとこ
ろ、従来のものが３％であったのに対して本実施例は０
％であった。 (2) 切断不良 半導体装置の組立時におけるインナーリード部の切断を
調べたところ、従来のものが０．５％であったのに対し
て本実施例は０％であった。 (3) 接合不良 インナーリード部と半導体素子のＡｕバンプとの接合不
良を調べたところ、従来のものが０．３％であったのに
対して本実施例は０％であった。
置に対し、変形不良，切断不良，及び接合不良について
調べたところ、以下のような具体的な数値が得られた。 (1) 変形不良 ８０μｍピッチのインナリード部の変形を調べたとこ
ろ、従来のものが３％であったのに対して本実施例は０
％であった。 (2) 切断不良 半導体装置の組立時におけるインナーリード部の切断を
調べたところ、従来のものが０．５％であったのに対し
て本実施例は０％であった。 (3) 接合不良 インナーリード部と半導体素子のＡｕバンプとの接合不
良を調べたところ、従来のものが０．３％であったのに
対して本実施例は０％であった。
【００１７】尚、以上の実施例では、フィンガーリード
３にＳｎのメッキ層８を設けたが、Ａｕ，Ｐｄ，Ａｇ，
Ｐｄ−Ｎｉ等といったメッキ層８にすると、異方性導電
膜１２との接触抵抗を、例えば、１Ω以下と低く抑える
ことができる。
３にＳｎのメッキ層８を設けたが、Ａｕ，Ｐｄ，Ａｇ，
Ｐｄ−Ｎｉ等といったメッキ層８にすると、異方性導電
膜１２との接触抵抗を、例えば、１Ω以下と低く抑える
ことができる。
【００１８】図３，及び図４には、本発明の第２の実施
例が示されている。この実施例は、絶縁性フィルムテー
プ１上において他の電子回路部品１０Ａ，１０Ｂと接続
された所定パターンの配線リード１５のインナーリード
部７と半導体素子１０のＡｕバンプ１１を異方性導電膜
１２を介して接続している。このような構成では、半導
体素子１０を配線リード１５に直接、接続することがで
き、構成の簡素化を図ることができる。
例が示されている。この実施例は、絶縁性フィルムテー
プ１上において他の電子回路部品１０Ａ，１０Ｂと接続
された所定パターンの配線リード１５のインナーリード
部７と半導体素子１０のＡｕバンプ１１を異方性導電膜
１２を介して接続している。このような構成では、半導
体素子１０を配線リード１５に直接、接続することがで
き、構成の簡素化を図ることができる。
【００１９】
【発明の効果】以上説明した通り、本発明のフィルムキ
ャリア型半導体装置によると、絶縁性フィルムテープ上
に接着された銅箔をフォトエッチングして形成された所
定のパターンのフィンガーリードと、フィンガーリード
の複数のインナーリード部にそれぞれバンプを介して接
続される半導体素子と、半導体素子，及びフィンガーリ
ードの一部を封止して半導体素子を絶縁性フィルムテー
プに固定する樹脂モールドを備え、バンプとインナーリ
ード部が異方性導電膜を介して接続したため、インナー
リードの変形や切断、更には接合不良を防ぐことがで
き、接続部の信頼性を向上させることができる。また、
少なくともインナーリード部にＡｕ，Ｐｄ，Ａｇ，Ｐｄ
−Ｎｉ等のメッキ層を設けると、異方性導電膜との接触
抵抗の低く抑えることができる。
ャリア型半導体装置によると、絶縁性フィルムテープ上
に接着された銅箔をフォトエッチングして形成された所
定のパターンのフィンガーリードと、フィンガーリード
の複数のインナーリード部にそれぞれバンプを介して接
続される半導体素子と、半導体素子，及びフィンガーリ
ードの一部を封止して半導体素子を絶縁性フィルムテー
プに固定する樹脂モールドを備え、バンプとインナーリ
ード部が異方性導電膜を介して接続したため、インナー
リードの変形や切断、更には接合不良を防ぐことがで
き、接続部の信頼性を向上させることができる。また、
少なくともインナーリード部にＡｕ，Ｐｄ，Ａｇ，Ｐｄ
−Ｎｉ等のメッキ層を設けると、異方性導電膜との接触
抵抗の低く抑えることができる。
【図１】本発明の一実施例のを示す断面図。
【図２】本発明の一実施例のキャリアテープを示す平面
図。
図。
【図３】本発明の第２の実施例を示す平面図。
【図４】本発明の第２の実施例を示す断面図。
【図５】従来のフィルムキャリア型半導体装置を示す断
面図。
面図。
【図６】従来のキャリアテープを示す平面図。
１ 絶縁性フィルムテープ ２
接着剤 ３ フィンガーリード ４
デバイスホール ５ スプロケットホール ６
アウターリードホール ７ インナーリード部 ８
Ｓｎメッキ層 ９ メッキ層 １０
半導体素子 １１ Ａｕバンプ １２
異方性導電膜 １４ 樹脂モールド １５
配線リード
接着剤 ３ フィンガーリード ４
デバイスホール ５ スプロケットホール ６
アウターリードホール ７ インナーリード部 ８
Ｓｎメッキ層 ９ メッキ層 １０
半導体素子 １１ Ａｕバンプ １２
異方性導電膜 １４ 樹脂モールド １５
配線リード
Claims (4)
- 【請求項１】 絶縁性フィルムテープ上に接着された銅
箔をフォトエッチングして形成された所定のパターンの
フィンガーリードと、 前記フィンガーリードの複数のインナーリード部にそれ
ぞれバンプを介して接続される半導体素子と、 前記半導体素子，及び前記フィンガーリードの一部を封
止して前記半導体素子を前記絶縁性フィルムテープに固
定する樹脂モールドを備え、 前記バンプと前記インナーリード部が異方性導電膜を介
して接続されていることを特徴とするフィルムキャリア
型半導体装置。 - 【請求項２】 前記インナーリード部は、Ａｕ，Ｐｄ，
Ａｇ，Ｐｄ−Ｎｉ等の前記異方性導電膜との接触抵抗の
低い金属メッキが施されている請求項１のフィルムキャ
リア型半導体装置。 - 【請求項３】 絶縁性フィルムテープ上に接着された銅
箔をフォトエッチングして形成され、電子回路部品等と
接続された所定パターンの配線リードと、 前記配線リードの複数のインナーリード部にそれぞれバ
ンプを介して接続される半導体素子を備え、 前記バンプと前記インナーリード部が異方性導電膜を介
して接続されていることを特徴とするフィルムキャリア
型半導体装置。 - 【請求項４】 前記インナーリード部は、Ａｕ，Ｐｄ，
Ａｇ，Ｐｄ−Ｎｉ等の前記異方性導電膜との接触抵抗の
低い金属メッキが施されている請求項３のフィルムキャ
リア型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339288A JPH07161765A (ja) | 1993-12-03 | 1993-12-03 | フィルムキャリア型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339288A JPH07161765A (ja) | 1993-12-03 | 1993-12-03 | フィルムキャリア型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161765A true JPH07161765A (ja) | 1995-06-23 |
Family
ID=18326040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5339288A Pending JPH07161765A (ja) | 1993-12-03 | 1993-12-03 | フィルムキャリア型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011315A (en) * | 1996-12-13 | 2000-01-04 | Sharp Kabushiki Kaisha | Semiconductor device and film carrier tape and respective manufacturing methods thereof |
| US6911729B1 (en) | 1999-05-14 | 2005-06-28 | Sharp Kabushiki Kaisha | Tape carrier semiconductor device |
| US7916262B2 (en) | 2006-05-18 | 2011-03-29 | Au Optronics Corp. | Signal transmission assembly and display device applied with the same |
-
1993
- 1993-12-03 JP JP5339288A patent/JPH07161765A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011315A (en) * | 1996-12-13 | 2000-01-04 | Sharp Kabushiki Kaisha | Semiconductor device and film carrier tape and respective manufacturing methods thereof |
| US6911729B1 (en) | 1999-05-14 | 2005-06-28 | Sharp Kabushiki Kaisha | Tape carrier semiconductor device |
| US7916262B2 (en) | 2006-05-18 | 2011-03-29 | Au Optronics Corp. | Signal transmission assembly and display device applied with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| JPH11340369A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JPH07161765A (ja) | フィルムキャリア型半導体装置 | |
| JP2001217513A (ja) | 回路基板 | |
| US6853065B2 (en) | Tab tape, method of making same and semiconductor device | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2005123223A (ja) | 配線板及び半導体装置、ならびに配線板の製造方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH07201912A (ja) | フィルムキャリア方式半導体装置及びフィルムキャリア | |
| JPH1154553A (ja) | バンプを有する電子部品及びその実装構造 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP3294721B2 (ja) | 半導体装置の製造方法及びバンプの製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH1065048A (ja) | キャリア基板の製造方法 | |
| JP2002270652A (ja) | テープキャリア及びそれを用いた半導体装置 |