JPH01283843A - 電子機器装置 - Google Patents

電子機器装置

Info

Publication number
JPH01283843A
JPH01283843A JP11428688A JP11428688A JPH01283843A JP H01283843 A JPH01283843 A JP H01283843A JP 11428688 A JP11428688 A JP 11428688A JP 11428688 A JP11428688 A JP 11428688A JP H01283843 A JPH01283843 A JP H01283843A
Authority
JP
Japan
Prior art keywords
chip
thermoplastic resin
solder bump
lsi chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11428688A
Other languages
English (en)
Other versions
JPH0691128B2 (ja
Inventor
Toshiyuki Ota
敏行 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63114286A priority Critical patent/JPH0691128B2/ja
Publication of JPH01283843A publication Critical patent/JPH01283843A/ja
Publication of JPH0691128B2 publication Critical patent/JPH0691128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子機器装置に関し、特に半導体素子を回路基
板にフリップチップ実装してなる電子機器装置に関する
〔従来の技術〕
はんだバンプを用いたフリップチップ実装技術では、以
前から熱応力により破壊しやすいことが問題となってい
た。これを改善した代表的な従来技術として中野他、昭
和62年、電子情報通信学会全国大会、資料番号457
に示されるように、フリップチップ実装したチップと基
板の間に樹脂を充填する技術がある。
〔発明が解決しようとする課題〕
上述した従来のはんだバンプを用いたフリップチップ実
装技術は以下の問題点を有している。
(1)チップ修理が不可能である。
チップと基板の間にエポキシ系の樹脂を充填しているた
めチップ修理が不可能である。
(2)製造が困難である。
チップと基板の間に樹脂を注入する際に気泡等が入り易
く、製造が困難である。
本発明の目的は、耐熱応力性があり、チップ修理が可能
で、か・つ容易に製造することのできるフリップチップ
実装方式の電子機器装置を提供することにある。
〔課題を解決するための手段〕
本発明は、はんだバンブを有するLSIチップが回路基
板にフリップチップ方式で接続されて成る電子機器装置
において、前記はんだバンブ以外の前記LISチップ表
面に形成された熱可塑性の樹脂によっても前記LSIチ
ップが前記回路基板に接続されることにより構成されて
いる。
〔実施例〕
次に本発明の実施例について図面を用いて説明する。
第1図(a)〜(c)は本発明の一実施例の製造方法を
説明するための工程順に示した断面図である。
まず、第1図(a)に示すように、シリコンウェーハ1
にLSI素子を形成し、そのLSI素子のアルミニウム
パッド2の上にCVD酸化膜3を形成し、その上に例え
ばCr、Cu、Auを連続スパッタしてバリア金属層4
を形成する。次に、ホトレジスト膜5のパターンを形成
し、ホトレジスト膜5をマスクにして電気めっき法を用
いてPb−3nから成るはんだバンブ6を形成する。
次に、第1図(b)に示すように、ホトレジスト膜5を
剥離した後、はんだバンブ6をマスクにしてバリア金属
層4をエツチング除去する。次に、ポリフェニルサルフ
ァイド、ポリメチルメタクリレート(PMMA)、メチ
ルベンラン樹脂等のガラス移転温度200〜300℃の
熱可塑性樹脂7の膜厚5〜30μmのパターンを形成す
る2この熱可塑性樹脂のパターン形成方法には、ビスア
ジド等の光架橋材を加える方法、その上層にホトレジス
トのパターン形成を行なってエツチングする方法等があ
り、いずれの方法を使用することもできる。次にシリコ
ンウェーハをダイシングして LSIチップ8に加工す
る。
次に、第1図(c)に示すように、プリント基板1M層
セラミック基板等に配線形成した回路基板9上に形成し
た電極10とLSIチップ8上のはんだバンブ6の位置
合せをし、フラックス等を用いて仮止めし、300〜4
00℃のりフロー炉の中で接続を行なう。この時にはん
だバンブ6のみならず熱可塑性樹脂7もリフロー炉の中
で溶融し、冷却後下の回路基板9と接着する。
〔発明の効果〕
本発明は以下に述べる効果を有している。
(1)はんだバンブの応力が緩和される。
本発明では熱サイクル等によりはんだバンブに加わる応
力は熱可塑性樹脂に加わる応力により分散され、緩和さ
れる。
(2)製造が容易である。
従来発明の樹脂を注入する方法ではチップと基板の間に
気泡が残りやすく形成が容易でながったが、本発明は容
易に形成される。
(2)チップ修理が容易である。
従来技術の樹脂充填法ではチップ修理は不可能であった
が、本発明では300〜400℃の熱を加えることによ
りはんだ熱可塑性の樹脂が溶融するために容易にチップ
修理が可能となる。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例の製造方法を
説明するための工程順に示した断面図である。 1・・・シリコンウェーハ、2・・・アルミニウムパッ
ド、3・・・CVD酸化膜、4・・・バリア金属層、5
・・・ホトレジスト膜、6・・・はんだバンブ、7・・
・熱可塑性樹脂、8・・・LSIチップ、9・・・回路
基板、10・・・電極。

Claims (1)

    【特許請求の範囲】
  1.  はんだバンプを有するLSIチップが回路基板にフリ
    ップチップ方式で接続されて成る電子機器装置において
    、前記はんだバンプ以外の前記LISチップ表面に形成
    された熱可塑性の樹脂によっても前記LSIチップが前
    記回路基板に接続されていることを特徴とする電子機器
    装置。
JP63114286A 1988-05-10 1988-05-10 電子機器装置 Expired - Fee Related JPH0691128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63114286A JPH0691128B2 (ja) 1988-05-10 1988-05-10 電子機器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63114286A JPH0691128B2 (ja) 1988-05-10 1988-05-10 電子機器装置

Publications (2)

Publication Number Publication Date
JPH01283843A true JPH01283843A (ja) 1989-11-15
JPH0691128B2 JPH0691128B2 (ja) 1994-11-14

Family

ID=14634043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63114286A Expired - Fee Related JPH0691128B2 (ja) 1988-05-10 1988-05-10 電子機器装置

Country Status (1)

Country Link
JP (1) JPH0691128B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084301A (en) * 1995-02-13 2000-07-04 Industrial Technology Industrial Research Composite bump structures

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498483B2 (ja) 2015-03-20 2019-04-10 株式会社西部技研 ガス回収濃縮装置
JP6510702B1 (ja) 2018-03-28 2019-05-08 株式会社西部技研 ガス回収濃縮装置
JP6632005B1 (ja) 2018-08-29 2020-01-15 株式会社西部技研 ガス吸着体とその製法及び二酸化炭素ガス濃縮装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202643A (ja) * 1983-04-30 1984-11-16 Sharp Corp Lsi接続方法
JPS61179545A (ja) * 1984-09-12 1986-08-12 Sanyo Electric Co Ltd 半導体装置用配線基板の製造方法
JPS6345892A (ja) * 1986-08-12 1988-02-26 飯村 恵次 面実装型電子素子の実装方法および面実装型電子素子を実装した電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202643A (ja) * 1983-04-30 1984-11-16 Sharp Corp Lsi接続方法
JPS61179545A (ja) * 1984-09-12 1986-08-12 Sanyo Electric Co Ltd 半導体装置用配線基板の製造方法
JPS6345892A (ja) * 1986-08-12 1988-02-26 飯村 恵次 面実装型電子素子の実装方法および面実装型電子素子を実装した電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084301A (en) * 1995-02-13 2000-07-04 Industrial Technology Industrial Research Composite bump structures

Also Published As

Publication number Publication date
JPH0691128B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
US6130111A (en) Packaged semiconductor device and method of manufacturing the same
JP2555811B2 (ja) 半導体チップのフリップチップ接合方法
KR100264638B1 (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
Heinen et al. Multichip assembly with flipped integrated circuits
US5367765A (en) Method of fabricating integrated circuit chip package
JPH03246993A (ja) 実装基板
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP3039355B2 (ja) フィルム回路の製造方法
JPH01283843A (ja) 電子機器装置
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
JP2005142210A (ja) 半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器
JPH0437148A (ja) Lsiモジュールの製造方法
JP2002151801A (ja) 回路基板構造およびその製造方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JPH02105548A (ja) フリップチップ搭載用回路基板
JPS63168028A (ja) 微細接続構造
JP3563170B2 (ja) 半導体装置の製造方法
JP3001053B2 (ja) バンプの形成方法及び電子装置
US11393759B2 (en) Alignment carrier for interconnect bridge assembly
JPH118250A (ja) 半導体集積回路装置およびその製造方法
KR20000011643A (ko) 두개의전자부품을접속하는장치와방법
JP2904274B2 (ja) Lsiパッケージの実装方法
JP3319127B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees