JP2005142210A - 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 - Google Patents
半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 Download PDFInfo
- Publication number
- JP2005142210A JP2005142210A JP2003374396A JP2003374396A JP2005142210A JP 2005142210 A JP2005142210 A JP 2005142210A JP 2003374396 A JP2003374396 A JP 2003374396A JP 2003374396 A JP2003374396 A JP 2003374396A JP 2005142210 A JP2005142210 A JP 2005142210A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- substrate
- manufacturing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 アンダーフィル剤を良好に充填させることにより、半導体チップの端子部と基板の接合部を確実に接合できると共に、半導体チップの小型化や高性能化を実現できる半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置を提供し、そして、軽薄短小な電子機器を提供する。
【解決手段】 半導体装置４が基板２上に実装された半導体実装基板１の製造方法であって、半導体装置４と基板２の間に第１部材３を形成する工程と、半導体装置４の端子部４ａと基板２の接続部２ａを溶融金属部材５を介して接合する工程と、半導体装置４と基板２を固着する第２部材６を第１部材３の周辺部に形成する工程と、を具備することを特徴とする。
【選択図】 図１
【解決手段】 半導体装置４が基板２上に実装された半導体実装基板１の製造方法であって、半導体装置４と基板２の間に第１部材３を形成する工程と、半導体装置４の端子部４ａと基板２の接続部２ａを溶融金属部材５を介して接合する工程と、半導体装置４と基板２を固着する第２部材６を第１部材３の周辺部に形成する工程と、を具備することを特徴とする。
【選択図】 図１
Description
本発明は、半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器に関する。
近年、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化に伴って、内蔵する配線基板への半導体部品等の高密度実装化が進められている。そこで、プラスチック、セラミック等の従来のパッケージ型の半導体部品に代えて、小型の半導体部品（半導体装置）を多く用いることによる、フリップチップ実装等の高密度実装方法が提案されている（例えば、特許文献１、２参照）。
また、最近では更なる機器の軽薄短小が要求されており、上記の半導体部品を実装するスペースも極めて制限されている。このため、例えば半導体チップ（半導体装置）においては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングを施す技術や、三次元実装技術が案出されている。ＣＳＰ技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度実装を図ることができる。また、三次元実装技術は、層間絶縁膜を介して半導体基板上に配線等の形成された半導体チップを複数積層し、各チップ間を該基板を貫通するような接続端子を介して導電接続することで、高密度実装を実現できる。
特開２００１−２４４２９９号公報
特開２００３−８６６２７号公報
ところで、このようなフリップチップ実装では、図９及び図１０に示した２方式を用いることにより、半導体チップを加熱加圧して接合するのが一般的であった。
第１の方式について説明すると、まず、図９（ａ）に示すようにボンディングヘッド１００が半導体チップ１０１と基板１０２とを対向させる。次に、図９（ｂ）に示すように半導体チップ１０１の端子部１０１ａと基板１０２の接続部１０２ａをはんだを介して接合させる。次に、図９（ｃ）に示すように半導体チップ１０１と基板１０２の間にアンダーフィル剤１０３を充填し、硬化させることによりフリップチップ実装が終了となる。
しかしながら、このような第１の方法においては、はんだが溶融した時に、ボンディングヘッド１００によって端子部１０１ａと接続部１０２ａが互いに押圧されてしまうので、はんだが垂れて、基板１０２上に接触してしまい、良好なはんだの形状が得られないという問題があった。更に、図９（ｂ）の状態でリフローを行った場合には、半導体チップ１０１の自重バランスではんだ付けされるさめ、半導体チップ１０１が反っていると、端子部１０１ａと接続部１０２ａとを完全、かつ良好に接続することができず、接触不良を起こすという問題があった。
第１の方式について説明すると、まず、図９（ａ）に示すようにボンディングヘッド１００が半導体チップ１０１と基板１０２とを対向させる。次に、図９（ｂ）に示すように半導体チップ１０１の端子部１０１ａと基板１０２の接続部１０２ａをはんだを介して接合させる。次に、図９（ｃ）に示すように半導体チップ１０１と基板１０２の間にアンダーフィル剤１０３を充填し、硬化させることによりフリップチップ実装が終了となる。
しかしながら、このような第１の方法においては、はんだが溶融した時に、ボンディングヘッド１００によって端子部１０１ａと接続部１０２ａが互いに押圧されてしまうので、はんだが垂れて、基板１０２上に接触してしまい、良好なはんだの形状が得られないという問題があった。更に、図９（ｂ）の状態でリフローを行った場合には、半導体チップ１０１の自重バランスではんだ付けされるさめ、半導体チップ１０１が反っていると、端子部１０１ａと接続部１０２ａとを完全、かつ良好に接続することができず、接触不良を起こすという問題があった。
次に、第２の方式について説明すると、まず、図１０（ａ）基板１０２上にアンダーフィル剤１０３を予め配置し、そして、ボンディングヘッド１００が半導体チップ１０１と基板１０２とを対向させる。次に、図１０（ｂ）に示すように半導体チップ１０１の端子部１０１ａと基板１０２の接続部１０２ａをはんだを介して接合させる。次に、図１０（ｃ）に示すように予め配置されたアンダーフィル剤１０３を硬化させることによりフリップチップ実装が終了となる。
しかしながら、このような第２の方式においては、半導体チップ１０１をボンディングする強度の問題、熱の安定性の問題、アンダーフィル剤１０３をボンディング時に硬化させるために接合時間がかかるという問題を有している。特に、アンダーフィル剤１０３の硬化とはんだ付けを両立させるためには、はんだ付け時はアンダーフィル剤１０３の流動性が保たれ、はんだ付け終了後にアンダーフィル剤１０３の硬化を行うことにより、アンダーフィル剤１０３の硬化特性の制御が難しいという問題があった。
また、アンダーフィル剤１０３の供給量が多い場合には、アンダーフィル剤１０３が半導体チップ１０１の側方に流出し、ボンディングヘッド１００に付着してしまうということから、アンダーフィル剤１０３の供給量を厳密かつ高精度に管理しなければならないという問題もあった。
しかしながら、このような第２の方式においては、半導体チップ１０１をボンディングする強度の問題、熱の安定性の問題、アンダーフィル剤１０３をボンディング時に硬化させるために接合時間がかかるという問題を有している。特に、アンダーフィル剤１０３の硬化とはんだ付けを両立させるためには、はんだ付け時はアンダーフィル剤１０３の流動性が保たれ、はんだ付け終了後にアンダーフィル剤１０３の硬化を行うことにより、アンダーフィル剤１０３の硬化特性の制御が難しいという問題があった。
また、アンダーフィル剤１０３の供給量が多い場合には、アンダーフィル剤１０３が半導体チップ１０１の側方に流出し、ボンディングヘッド１００に付着してしまうということから、アンダーフィル剤１０３の供給量を厳密かつ高精度に管理しなければならないという問題もあった。
本発明は、上述の課題に鑑み創案されたもので、アンダーフィル剤を良好に充填させることにより、半導体チップの端子部と基板の接合部を確実に接合できると共に、半導体チップの小型化や高性能化を実現できる半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置を提供し、そして、軽薄短小な電子機器を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体実装基板の製造方法は、半導体装置が基板上に実装された半導体実装基板の製造方法であって、前記半導体装置と前記基板の間に第１部材を形成する工程と、前記半導体装置の端子部と前記基板の接続部を溶融金属部材を介して接合する工程と、前記半導体装置と前記基板を固着する第２部材を前記第１部材の周辺部に形成する工程と、を具備することを特徴としている。
ここで、第１部材を形成する工程における当該第１部材の材料の供給量は、半導体装置の端子部に付着しない程度、もしくは半導体装置の外周にはみ出さない程度、もしくは半導体装置を基板に実装する際のボンディングヘッドに付着しない程度であることが好ましい。また、半導体装置の端子部と基板の接続部を確実に接合できるように半導体装置と基板の間隔が均一に保持され、接合ギャップが維持されるように第１部材が形成されていることが好ましい。
また、第２部材の材料の供給量は、半導体装置と基板の間に入る程度であることが好ましい。
また、第１部材及び第２部材は、接合前に流動性がある材料や、薄膜部材等の固体材料からなり、各部材は同一材料又は異種材料を用いて形成されている。
本発明の半導体実装基板の製造方法は、半導体装置が基板上に実装された半導体実装基板の製造方法であって、前記半導体装置と前記基板の間に第１部材を形成する工程と、前記半導体装置の端子部と前記基板の接続部を溶融金属部材を介して接合する工程と、前記半導体装置と前記基板を固着する第２部材を前記第１部材の周辺部に形成する工程と、を具備することを特徴としている。
ここで、第１部材を形成する工程における当該第１部材の材料の供給量は、半導体装置の端子部に付着しない程度、もしくは半導体装置の外周にはみ出さない程度、もしくは半導体装置を基板に実装する際のボンディングヘッドに付着しない程度であることが好ましい。また、半導体装置の端子部と基板の接続部を確実に接合できるように半導体装置と基板の間隔が均一に保持され、接合ギャップが維持されるように第１部材が形成されていることが好ましい。
また、第２部材の材料の供給量は、半導体装置と基板の間に入る程度であることが好ましい。
また、第１部材及び第２部材は、接合前に流動性がある材料や、薄膜部材等の固体材料からなり、各部材は同一材料又は異種材料を用いて形成されている。
このようにすれば、第１部材の材料の供給量が半導体装置の端子部に付着しない程度、もしくは半導体装置の外周にはみ出さない程度、また、第２部材の材料の供給量が半導体装置と基板の間に入る程度であると共に、２工程に分けて第１及び第２部材を形成するので、例えば、従来のよう当該第１及び第２部材の材料を１工程で形成する場合と比較して、当該第１及び第２部材の材料の供給量を厳密かつ高精度に管理する必要がなく、供給量の精度を緩めることが可能となり、従来よりも容易に第１及び第２部材を形成することができる。
また、第１及び第２部材を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１及び第２部材に残留する応力を低減させることができる。従って、当該応力の残留に起因する端子部の破壊や接合不良等が生じることがないので、端子部と接続部の接合状態を確実に保持することができる。
また、半導体装置の端子部の酸化皮膜除去もしくは酸化防止を施すためのフラックスを溶融金属部材に塗布した場合には、第１部材の材料が半導体装置の端子部に付着していないので、接合後のフラックスの除去を容易に行うことができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
また、ボンディングヘッドが半導体装置を基板に接合する際に、第１部材の材料が当該ボンディングヘッドに付着することがないので、工程不良の発生を防止することができ、半導体装置の端子部と基板の接続部を接合する工程を良好に施すことができる。
また、ボンディングヘッドが半導体装置を基板に接合する際に、第１部材の材料が当該ボンディングヘッドに付着することがないので、工程不良の発生を防止することができ、半導体装置の端子部と基板の接続部を接合する工程を良好に施すことができる。
また、第１部材が形成されることによって、半導体装置と基板の間における接合ギャップを一定に維持することができる。従って、従来のように半導体装置の自重バランスに依存した状態で端子部と接続部が接合される場合と比較して、本発明では基板上に第１部材を介して半導体装置が仮固定されるので、半導体装置が反って固定されることがなく、端子部と接続部の接合不良が生じることなく、良好な接合強度を得ることができると共に、端子部と接続部の接合状態を確実に保持することができる。
また、接合ギャップが一定に維持されるので、ボンディングヘッドが端子部と接続部を互いに押圧した場合に、溶融金属部材が垂れることがなく、従って、基板へ不規則に溶融金属が接触することがないので、良好な溶融金属部材の形状を得ることができる。
また、基板と半導体装置の間に第１部材が設けられているので、熱処理工程により端子部と接続部を接合した場合に、半導体装置の熱が第１部材を介して基板に伝熱するので、即ち、第１部材がヒートシンクとして機能するので、半導体装置への過度の熱負荷を低減させることができる。
また、接合ギャップが一定に維持されるので、ボンディングヘッドが端子部と接続部を互いに押圧した場合に、溶融金属部材が垂れることがなく、従って、基板へ不規則に溶融金属が接触することがないので、良好な溶融金属部材の形状を得ることができる。
また、基板と半導体装置の間に第１部材が設けられているので、熱処理工程により端子部と接続部を接合した場合に、半導体装置の熱が第１部材を介して基板に伝熱するので、即ち、第１部材がヒートシンクとして機能するので、半導体装置への過度の熱負荷を低減させることができる。
また、前記半導体実装基板の製造方法においては、前記半導体装置の端子部を前記基板の接続部に接合する工程の前に、当該端子部又は当該接続部にフラックスを供給する工程を更に具備することを特徴としている。
ここで、フラックスとは、半導体装置の端子部又は基板の接続部における接合表面の酸化皮膜を除去し、加熱中に再び酸化するのを防止する機能を有する材料である。
このようにすれば、端子部又は接続部が清浄な状態に保たれ、端子部又は接続部への溶融金属部材の濡れ性を向上させ、当該溶融金属の流動を促進することができる。
ここで、フラックスとは、半導体装置の端子部又は基板の接続部における接合表面の酸化皮膜を除去し、加熱中に再び酸化するのを防止する機能を有する材料である。
このようにすれば、端子部又は接続部が清浄な状態に保たれ、端子部又は接続部への溶融金属部材の濡れ性を向上させ、当該溶融金属の流動を促進することができる。
また、前記半導体実装基板の製造方法においては、前記フラックスを洗浄する工程を更に具備することを特徴としている。
上記のように第１部材の材料が半導体装置の端子部に付着しない程度になっているので、フラックスを洗浄した際には、第１部材の材料の周辺部に洗浄剤が流動し、確実にフラックスを除去することができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
ここで、上記のように第１部材によって半導体装置の端子部と基板の接続部の接合強度が向上しているので、当該洗浄工程で用いる洗浄剤の流動圧力を高く設定して洗浄可能なり、高い洗浄力でフラックスを除去することができる。
上記のように第１部材の材料が半導体装置の端子部に付着しない程度になっているので、フラックスを洗浄した際には、第１部材の材料の周辺部に洗浄剤が流動し、確実にフラックスを除去することができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
ここで、上記のように第１部材によって半導体装置の端子部と基板の接続部の接合強度が向上しているので、当該洗浄工程で用いる洗浄剤の流動圧力を高く設定して洗浄可能なり、高い洗浄力でフラックスを除去することができる。
また、前記半導体実装基板の製造方法においては、前記半導体装置の端子部と前記基板の接合部を溶融金属部材を介して接合する工程は、不活性雰囲気内で行うことを特徴としている。
このようにすれば、半導体装置の端子部又は基板の接続部における接合表面に酸化皮膜が形成されることがないので、フラックスを塗布する工程を省くことが可能となり、また、フラックスを除去する工程も不要になる。従って、工程の簡素化を達成できる。
また、フラックスが不要になることから、フラックスの除去を考慮する必要がなくなる。従って、第１部材の材料が半導体装置の端子部や基板の接合部に付着してもよく、当該第１部材の材料の供給量を高精度に管理する必要がない。
このようにすれば、半導体装置の端子部又は基板の接続部における接合表面に酸化皮膜が形成されることがないので、フラックスを塗布する工程を省くことが可能となり、また、フラックスを除去する工程も不要になる。従って、工程の簡素化を達成できる。
また、フラックスが不要になることから、フラックスの除去を考慮する必要がなくなる。従って、第１部材の材料が半導体装置の端子部や基板の接合部に付着してもよく、当該第１部材の材料の供給量を高精度に管理する必要がない。
また、前記半導体実装基板の製造方法においては、前記半導体装置の端子部と前記基板の接続部の接続状態を補完する熱処理工程を更に具備することを特徴としている。
このようにすれば、ボンディングだけで接合させた場合と比較して、本発明では熱処理工程によって溶融金属部材を確実に溶融するので、半導体装置の端子部と基板の接続部を確実に接合させることができる。また、端子部又は接続部の表面に対して溶融金属部材が好適に濡れた状態に施すことができるので、溶融金属部材の形状を良好にすることができる。
このようにすれば、ボンディングだけで接合させた場合と比較して、本発明では熱処理工程によって溶融金属部材を確実に溶融するので、半導体装置の端子部と基板の接続部を確実に接合させることができる。また、端子部又は接続部の表面に対して溶融金属部材が好適に濡れた状態に施すことができるので、溶融金属部材の形状を良好にすることができる。
また、前記半導体実装基板の製造方法においては、前記第２部材を形成する工程は、当該第２部材の材料である第２材料を充填する工程と、当該第２材料を硬化する工程と、を具備することを特徴としている。
このようにすれば、半導体装置と基板の間の微小空間に対して、毛細管現象を利用して第２材料を充填させることができる。また、毛細管現象を利用するので、半導体装置の周辺部全てに第２材料を供給する必要がない。
そして、第２材料を硬化する工程を施すことによって、確実に第２部材を形成することができる。
このようにすれば、半導体装置と基板の間の微小空間に対して、毛細管現象を利用して第２材料を充填させることができる。また、毛細管現象を利用するので、半導体装置の周辺部全てに第２材料を供給する必要がない。
そして、第２材料を硬化する工程を施すことによって、確実に第２部材を形成することができる。
また、前記半導体実装基板の製造方法においては、前記第２材料を硬化する工程の前に、当該第２材料内の気泡を除去する工程を具備することを特徴としている。
このようにすれば、毛細管現象を利用して第２材料を充填した際に、第２材料内に残留した気泡を除去することができるので、ボイドレスの第２部材を形成することができる。
このようにすれば、毛細管現象を利用して第２材料を充填した際に、第２材料内に残留した気泡を除去することができるので、ボイドレスの第２部材を形成することができる。
また、前記半導体実装基板の製造方法においては、前記第２材料を充填する工程は、圧力調整が可能なチャンバ内で行われ、減圧雰囲気に調整された前記チャンバ内において前記第２材料を前記半導体装置の周囲に塗布した後に、前記チャンバ内の圧力を上昇させて前記第２材料を充填することを特徴としている。
このようにすれば、第２材料を真空雰囲気で塗布し、大気圧に戻して充填させるので、第２材料内に気泡自体が生じることがないので、気泡密度を極めて低下させたボイドレスの第２部材を形成することができる。
このようにすれば、第２材料を真空雰囲気で塗布し、大気圧に戻して充填させるので、第２材料内に気泡自体が生じることがないので、気泡密度を極めて低下させたボイドレスの第２部材を形成することができる。
また、本発明の半導体実装基板は、半導体装置が基板上に実装された半導体実装基板であって、前記半導体装置と前記基板の間に形成された第１部材と、前記第１部材の周辺部に設けられ、前記半導体装置と前記基板を固着する第２部材と、を具備することを特徴としている。
このようにすれば、先に記載した半導体実装基板の製造方法と同様の効果が得られる。
このようにすれば、先に記載した半導体実装基板の製造方法と同様の効果が得られる。
また、本発明の３次元実装型半導体装置の製造方法は、複数の半導体基板が積層されてなる３次元実装型半導体装置を製造する方法であって、前記複数の半導体基板のそれぞれの間に第１部材を形成する工程と、前記複数の半導体基板の接続部のそれぞれを溶融金属部材を介して接合する工程と、前記複数の半導体基板のそれぞれを固着する第２部材を前記第１部材の周辺部に形成する工程と、を具備することを特徴としている。
ここで、第１部材を形成する工程における当該第１部材の材料の供給量は、各半導体基板の接続部に付着しない程度、もしくは半導体基板の外周にはみ出さない程度であることが好ましい。また、各半導体基板の接続部を確実に接合できるように各半導体基板の間隔が均一に保持され、接合ギャップが維持されるように第１部材が形成されていることが好ましい。
また、第２部材の材料の供給量は、各半導体基板の間に入る程度であることが好ましい。
また、第１部材及び第２部材は、接合前に流動性がある材料や、薄膜部材等の固体材料からなり、各部材は同一材料又は異種材料を用いて形成されている。
ここで、第１部材を形成する工程における当該第１部材の材料の供給量は、各半導体基板の接続部に付着しない程度、もしくは半導体基板の外周にはみ出さない程度であることが好ましい。また、各半導体基板の接続部を確実に接合できるように各半導体基板の間隔が均一に保持され、接合ギャップが維持されるように第１部材が形成されていることが好ましい。
また、第２部材の材料の供給量は、各半導体基板の間に入る程度であることが好ましい。
また、第１部材及び第２部材は、接合前に流動性がある材料や、薄膜部材等の固体材料からなり、各部材は同一材料又は異種材料を用いて形成されている。
このようにすれば、第１部材の材料の供給量が半導体基板の接続部に付着しない程度、もしくは半導体基板の外周にはみ出さない程度、また、第２部材の材料の供給量が各半導体基板の間に入る程度であると共に、２工程に分けて第１及び第２部材を形成するので、例えば、第１及び第２部材の材料を１工程で形成する場合と比較して、当該第１及び第２部材の材料の供給量を厳密かつ高精度に管理する必要がなく、供給量の精度を緩めることが可能となり、従来よりも容易に第１及び第２部材を形成することができる。
また、第１及び第２部材を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１及び第２部材に残留する応力を低減させることができる。従って、当該応力の残留に起因する接続部の破壊や接合不良等が生じることがないので、各半導体基板における各接続部の接合状態を確実に保持することができる。
また、第１及び第２部材を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１及び第２部材に残留する応力を低減させることができる。従って、当該応力の残留に起因する接続部の破壊や接合不良等が生じることがないので、各半導体基板における各接続部の接合状態を確実に保持することができる。
また、半導体基板の接続部の酸化皮膜除去もしくは酸化防止を施すためのフラックスを溶融金属部材に塗布した場合には、第１部材の材料が各半導体基板の接続部に付着していないので、接合後のフラックスの除去を容易に行うことができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
また、第１部材が形成されることによって、各半導体基板の間における接合ギャップを一定に維持することができる。従って、半導体基板の自重バランスに依存した状態で接続部が接合される場合と比較して、本発明では第１部材を介して各半導体基板が仮固定されるので、半導体基板が反って固定されることがなく、各接続部の接合不良が生じることなく、良好な接合強度を得ることができると共に、各接続部の接合状態を確実に保持することができる。
また、第１部材が形成されることによって、各半導体基板の間における接合ギャップを一定に維持することができる。従って、半導体基板の自重バランスに依存した状態で接続部が接合される場合と比較して、本発明では第１部材を介して各半導体基板が仮固定されるので、半導体基板が反って固定されることがなく、各接続部の接合不良が生じることなく、良好な接合強度を得ることができると共に、各接続部の接合状態を確実に保持することができる。
また、接合ギャップが一定に維持されるので、各半導体基板を貼り合わせた場合に、溶融金属部材が垂れることがなく、従って、半導体基板へ不規則に溶融金属が接触することがないので、良好な溶融金属部材の形状を得ることができる。
また、各半導体基板の間に第１部材が設けられているので、熱処理工程により接続部と接続部を接合した場合に、半導体基板の熱が第１部材を介して隣接する半導体基板に伝熱するので、即ち、第１部材がヒートシンクとして機能するので、半導体基板への過度の熱負荷を低減させることができる。
また、各半導体基板の間に第１部材が設けられているので、熱処理工程により接続部と接続部を接合した場合に、半導体基板の熱が第１部材を介して隣接する半導体基板に伝熱するので、即ち、第１部材がヒートシンクとして機能するので、半導体基板への過度の熱負荷を低減させることができる。
また、本発明の３次元実装型半導体装置は、先に記載の製造方法を用いることにより製造されたことを特徴としている。
このようにすれば、先に記載した３次元実装型半導体装置の製造方法と同様の効果が得られる。
このようにすれば、先に記載した３次元実装型半導体装置の製造方法と同様の効果が得られる。
また、本発明の電子機器は、先に記載した半導体実装基板又は３次元実装型半導体装置を具備することを特徴としている。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置などを例示することができる。このように電子機器に、本発明の半導体装置や電子デバイスを採用することによって、軽薄短小な電子機器を提供することが可能となる。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置などを例示することができる。このように電子機器に、本発明の半導体装置や電子デバイスを採用することによって、軽薄短小な電子機器を提供することが可能となる。
以下、本発明の半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器について、図１から図８を参照して説明する。
ここで、図１は半導体実装基板の製造方法を説明するための工程図、図２から図５のそれぞれははんだ（溶融金属部材）を形成する工程を説明するための説明図、図６は第２アンダーフィル剤（第２部材）の形成方法の第２実施形態を説明するための工程図、図７は３次元実装型半導体装置の製造方法を説明するための工程図、図８は電子機器を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。また、図１から図７においては半導体実装基板及び３次元実装型半導体装置の要部を示している。
ここで、図１は半導体実装基板の製造方法を説明するための工程図、図２から図５のそれぞれははんだ（溶融金属部材）を形成する工程を説明するための説明図、図６は第２アンダーフィル剤（第２部材）の形成方法の第２実施形態を説明するための工程図、図７は３次元実装型半導体装置の製造方法を説明するための工程図、図８は電子機器を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。また、図１から図７においては半導体実装基板及び３次元実装型半導体装置の要部を示している。
（半導体実装基板の製造方法）
半導体実装基板の製造方法は、図１（ａ）から図１（ｆ）に示す工程を経て行われる。
まず、図１（ａ）に示すように、半導体実装基板１を形成するための基体となる回路基板（基板）２を用意する。また、回路基板２は、所定の回路パターンが形成された所謂プリント基板であり、不図示の各種電子部品が設けられている。また、この回路基板２には、後述の半導体チップ（半導体装置）が接続される接続部２ａが設けられており、当該接続部２ａを介して各種電子部品と半導体チップとの電気的導通が得られるようになっている。
半導体実装基板の製造方法は、図１（ａ）から図１（ｆ）に示す工程を経て行われる。
まず、図１（ａ）に示すように、半導体実装基板１を形成するための基体となる回路基板（基板）２を用意する。また、回路基板２は、所定の回路パターンが形成された所謂プリント基板であり、不図示の各種電子部品が設けられている。また、この回路基板２には、後述の半導体チップ（半導体装置）が接続される接続部２ａが設けられており、当該接続部２ａを介して各種電子部品と半導体チップとの電気的導通が得られるようになっている。
次に、図１（ｂ）に示すように、回路基板２上に第１アンダーフィル剤（第１部材）３を形成する。当該第１アンダーフィル剤３は接続部２ａ、２ａの間の領域２ｂに設けられ、半導体チップの下方に配置されるものである。この第１アンダーフィル剤３は、樹脂材料を代表とする各種絶縁性材料によって形成されており、溶融した材料を塗布して硬化させる部材、もしくは予めフィルム状の絶縁性材料を貼り付けることによって形成された部材からなる。なお、溶融した樹脂材料を塗布する方法としては、ディスペンサ等の供給手段が用いられ、当該樹脂材料の硬化は、後述の半導体チップを回路基板上に載置した後に行われる。また、当該第１アンダーフィル剤３の材料の量は、後述の半導体チップの端子部に付着しない程度、もしくは半導体チップの外周にはみ出さない程度、もしくは半導体チップを回路基板２に実装する際のボンディングヘッドに付着しない程度、もしくは半導体チップと回路基板２の間に入る程度である。
次に、図１（ｃ）に示すように、ボンディングヘッド１００が半導体チップ４を保持し、端子部４ａを回路基板２側に対向させて、半導体チップ４の位置決めが可能な状態にする。ここで、半導体チップ４とは、チップ化された公知のＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integration）等の集積回路であって、端子部４ａを複数具備するものである。そして、ボンディングヘッド１００に保持された半導体チップ４と回路基板２との位置合わせを行う。
次に、図１（ｄ）に示すように、接続部２ａと端子部４ａをはんだ（溶融金属部材）を溶融させた状態で接合し、同時に先に供給した第１アンダーフィル剤３を硬化させる。これにより、半導体チップ４と回路基板２を第１アンダーフィル剤３により面内方向に固定し、更に、半導体チップ４と回路基板２の間のギャップを決定させる。第１アンダーフィル剤３の硬化は固定できる分でよく、反応率が高い必要がないため、後工程の熱処理で硬化させてもよい。この場合接合時間の短縮化が可能となる。
ここで、接続部２ａと端子部４ａの間にはんだを形成する工程においては、図２から図４のそれぞれに図示したように、端子部４ａ側にはんだ５を塗布して接合する方法や、接続部２ａ側にはんだ５を塗布して接合する方法や、接続部２ａと端子部４ａのそれぞれにはんだ５を塗布して接合する方法がある。
また、接続部２ａと端子部４ａをはんだを介して接合する前に、はんだが塗布される側の端子部４ａ又は接続部２ａの少なくとも一方には、予めフラックスを塗布することが好ましい。
フラックス５の供給方法は、ボンディングヘッド１００が位置合わせした後にフラックス転写ステージで接続部２ａ又は端子部４ａの先端部のみにフラックス５を転写して付着させることにより行う。また、フラックスの供給方法は、他にも回路基板２側にディスペンサ等を用いて供給することもできる。
このようにフラックスを塗布することにより、端子部４ａもしくは接続部２ａの酸化皮膜除去もしくは酸化防止を施すことができるので、端子部４ａもしくは接続部２ａを清浄な状態に保つことが可能となり、端子部４ａ又は接続部２ａへのはんだ５の濡れ性を向上させ、当該はんだ５の流動を促進することができる。
また、接続部２ａと端子部４ａをはんだを介して接合する前に、はんだが塗布される側の端子部４ａ又は接続部２ａの少なくとも一方には、予めフラックスを塗布することが好ましい。
フラックス５の供給方法は、ボンディングヘッド１００が位置合わせした後にフラックス転写ステージで接続部２ａ又は端子部４ａの先端部のみにフラックス５を転写して付着させることにより行う。また、フラックスの供給方法は、他にも回路基板２側にディスペンサ等を用いて供給することもできる。
このようにフラックスを塗布することにより、端子部４ａもしくは接続部２ａの酸化皮膜除去もしくは酸化防止を施すことができるので、端子部４ａもしくは接続部２ａを清浄な状態に保つことが可能となり、端子部４ａ又は接続部２ａへのはんだ５の濡れ性を向上させ、当該はんだ５の流動を促進することができる。
また、フラックスを用いずに、はんだ５のみを介して端子部４ａと接続部２ａを接続してもよい。この場合は、図５に示すように不活性雰囲気に保たれたチャンバ１０内で処理することが好ましい。このチャンバ１０には、Ｎ２ガス供給手段１１と排気手段１２とが接続されており、チャンバ１０内をＮ２雰囲気１３に置換したり、大気雰囲気に戻したりすることが可能となっている。このようにチャンバ１０内の雰囲気をＮ２ガスのような不活性雰囲気１３にすることで、端子部４ａや接続部２ａの表面に酸化皮膜が形成されることがないので、フラックスの供給を行う必要がなく、接合させることもできる。このフラックスレスの接合が可能となる場合は、第１アンダーフィル剤３が半導体チップ４の周辺からはみ出さなければ、端子部４ａと接続部２ａの接合部に第１アンダーフィル剤３がかかってもよい。
なお、不活性雰囲気で接続を行う場合については、ボンディングヘッド１００が加圧する際に、接続部２ａの近傍にＮ２ガスを供給（ブロー）してもよい。
なお、不活性雰囲気で接続を行う場合については、ボンディングヘッド１００が加圧する際に、接続部２ａの近傍にＮ２ガスを供給（ブロー）してもよい。
上記の図１（ｄ）に示したように、接続部２ａと端子部４ａをはんだ５を溶融させた状態で接合して第１アンダーフィル剤３を硬化させることにより、第１アンダーフィル剤３の硬化時の特性により、半導体チップ４と回路基板２の間のギャップを制御することが可能となり、半導体チップ４の反りの吸収を改善しつつ、接続部２ａと端子部４ａの接合部のはんだ付け品質を良好にさせることができる。
次に、リフロー（熱処理工程）を行うことにより、はんだ５の溶着を完了させる。この時、第１アンダーフィル剤３の硬化を促進することができる。なお、フリップチップ時にある程度のはんだ付けを完了させることが可能であれば、リフロー工程は不要である。このようなリフローを施すことにより、端子部４ａと接続部２ａを確実に接合させることができると共に、端子部４ａ又は接続部２ａの表面に対してはんだ５が好適に濡れた状態で接合することができるので、はんだ５の形状、即ち、フィレット形状を良好にすることができる。
次に、フラックスの洗浄を行う。ここでは、半導体チップ４と回路基板２の間のギャップに確実に洗浄剤を流動させることによってフラックスを除去する。洗浄方法としては、例えば、ダイレクトパス方式等が好適である。また、上記の第１アンダーフィル剤３を形成したことによって、半導体チップ４と回路基板２との接合強度が高くなっているので、洗浄剤等の水圧に耐えることができる。なお、先の工程でフラックス工程を不要にすれば、洗浄工程が不要になる。
（第２アンダーフィル剤の形成方法の第１実施形態）
次に、図１（ｅ）に示す半導体チップ４と回路基板２の間に、第２アンダーフィル剤６（第２部材）を形成する。ここで、第２アンダーフィル剤６の材料（第２材料）としては、絶縁性かつ熱溶解性を有する材料が好ましく、樹脂材料が好適である。当該第２アンダーフィル剤６と上記の第１アンダーフィル剤３の種類は同一でも異種でもよい。
第２アンダーフィル剤６の供給方法としては、ディスペンサ等を用いることにより、半導体チップ４の辺部毎に第２アンダーフィル剤６を塗布し、毛細管現象により上記のギャップ部に樹脂を充填させる。このように毛細管現象によって半導体チップ４と回路基板２の間に流動していくので、半導体チップ４の４辺に塗布する必要はない。
次に、図１（ｅ）に示す半導体チップ４と回路基板２の間に、第２アンダーフィル剤６（第２部材）を形成する。ここで、第２アンダーフィル剤６の材料（第２材料）としては、絶縁性かつ熱溶解性を有する材料が好ましく、樹脂材料が好適である。当該第２アンダーフィル剤６と上記の第１アンダーフィル剤３の種類は同一でも異種でもよい。
第２アンダーフィル剤６の供給方法としては、ディスペンサ等を用いることにより、半導体チップ４の辺部毎に第２アンダーフィル剤６を塗布し、毛細管現象により上記のギャップ部に樹脂を充填させる。このように毛細管現象によって半導体チップ４と回路基板２の間に流動していくので、半導体チップ４の４辺に塗布する必要はない。
次に、毛細管現象によって第２アンダーフィル剤６の充填した後に、第２アンダーフィル剤６に含まれている気泡を除去する工程を行う。
この気泡除去工程は、第２アンダーフィル剤６を硬化させる前に、真空引きを行うことで施される。このようにすれば、第２アンダーフィル剤６内に残留した気泡を除去することができるので、ボイドレスの第２アンダーフィル剤６となる。
この気泡除去工程は、第２アンダーフィル剤６を硬化させる前に、真空引きを行うことで施される。このようにすれば、第２アンダーフィル剤６内に残留した気泡を除去することができるので、ボイドレスの第２アンダーフィル剤６となる。
次に、高温槽において熱処理を施すことにより第２アンダーフィル剤６を硬化させる。更に、最後に必要に応じて後処理を行う。例えば、本方式を用いるものがパッケージの場合は、個片化し、はんだボール等の回路基板２との接合材料を供給し、パッケージとして完成させる。
上記の一連の工程を施すことにより、図１（ｆ）に示すように半導体実装基板１が完成となる。
上記の一連の工程を施すことにより、図１（ｆ）に示すように半導体実装基板１が完成となる。
上述したように半導体実装回路基板２の製造方法においては、第１アンダーフィル剤３の材料の供給量が半導体チップ４の端子部４ａに付着しない程度、もしくは半導体チップ４の外周にはみ出さない程度、また、第２アンダーフィル剤６の材料の供給量が半導体チップ４と回路基板２の間に入る程度であると共に、２工程に分けて第１アンダーフィル剤３と第２アンダーフィル剤６を形成するので、例えば、従来のよう当該第１アンダーフィル剤３及び第２アンダーフィル剤６の材料を１工程で形成する場合と比較して、当該第１アンダーフィル剤３及び第２アンダーフィル剤６の材料の供給量を厳密かつ高精度に管理する必要がなく、供給量の精度を緩めることが可能となり、従来よりも容易に第１アンダーフィル剤３及び第２アンダーフィル剤６を形成することができる。
また、第１アンダーフィル剤３及び第２アンダーフィル剤６を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１アンダーフィル剤３及び第２アンダーフィル剤６に残留する応力を低減させることができる。従って、当該応力の残留に起因する端子部４ａの破壊や接合不良等が生じることがないので、端子部４ａと接続部２ａの接合状態を確実に保持することができる。
また、半導体チップ４の端子部４ａの酸化皮膜除去もしくは酸化防止を施すためのフラックスをはんだ５に塗布した場合には、第１アンダーフィル剤３の材料が半導体チップ４の端子部４ａに付着していないので、接合後のフラックスの除去を容易に行うことができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
また、ボンディングヘッド１００が半導体チップ４を回路基板２に接合する際に、第１アンダーフィル剤３の材料が当該ボンディングヘッド１００に付着することがないので、工程不良の発生を防止することができ、半導体チップ４の端子部４ａと回路基板２の接続部２ａを接合する工程を良好に施すことができる。
また、ボンディングヘッド１００が半導体チップ４を回路基板２に接合する際に、第１アンダーフィル剤３の材料が当該ボンディングヘッド１００に付着することがないので、工程不良の発生を防止することができ、半導体チップ４の端子部４ａと回路基板２の接続部２ａを接合する工程を良好に施すことができる。
また、第１アンダーフィル剤３が形成されることによって、半導体チップ４と回路基板２の間における接合ギャップを一定に維持することができる。従って、従来のように半導体チップ４の自重バランスに依存した状態で端子部４ａと接続部２ａが接合される場合と比較して、本発明では回路基板２上に第１アンダーフィル剤３を介して半導体チップ４が仮固定されるので、半導体チップ４が反って固定されることがなく、端子部４ａと接続部２ａの接合不良が生じることなく、良好な接合強度を得ることができると共に、端子部４ａと接続部２ａの接合状態を確実に保持することができる。
また、接合ギャップが一定に維持されるので、ボンディングヘッド１００が端子部４ａと接続部２ａを互いに押圧した場合に、はんだ５が垂れることがなく、従って、回路基板２へ不規則にはんだ５が接触することがないので、良好なはんだ５の形状を得ることができる。
また、回路基板２と半導体チップ４の間に第１アンダーフィル剤３が設けられているので、熱処理工程により端子部４ａと接続部２ａを接合した場合に、半導体チップ４の熱が第１アンダーフィル剤３を介して回路基板２に伝熱するので、即ち、第１アンダーフィル剤３がヒートシンクとして機能するので、半導体チップ４への過度の熱負荷を低減させることができる。
また、接合ギャップが一定に維持されるので、ボンディングヘッド１００が端子部４ａと接続部２ａを互いに押圧した場合に、はんだ５が垂れることがなく、従って、回路基板２へ不規則にはんだ５が接触することがないので、良好なはんだ５の形状を得ることができる。
また、回路基板２と半導体チップ４の間に第１アンダーフィル剤３が設けられているので、熱処理工程により端子部４ａと接続部２ａを接合した場合に、半導体チップ４の熱が第１アンダーフィル剤３を介して回路基板２に伝熱するので、即ち、第１アンダーフィル剤３がヒートシンクとして機能するので、半導体チップ４への過度の熱負荷を低減させることができる。
また、端子部４ａ又は接続部２ａにフラックスを供給するので、端子部４ａ又は接続部２ａが清浄な状態に保たれ、端子部４ａ又は接続部２ａへのはんだ５の濡れ性を向上させ、当該溶融金属の流動を促進することができる。
また、第１アンダーフィル剤３の材料が半導体チップ４の端子部４ａに付着しない程度になっているので、フラックスを洗浄した際には、第１アンダーフィル剤３の材料の周辺部に洗浄剤が流動し、確実にフラックスを除去することができる。従って、フラックスの残留に起因する腐食やマイグレーション等の発生を防止できる。
ここで、上記のように第１アンダーフィル剤３によって半導体チップ４の端子部４ａと回路基板２の接続部２ａの接合強度が向上しているので、当該洗浄工程で用いる洗浄剤の流動圧力を高く設定して洗浄可能なり、高い洗浄力でフラックスを除去することができる。
ここで、上記のように第１アンダーフィル剤３によって半導体チップ４の端子部４ａと回路基板２の接続部２ａの接合強度が向上しているので、当該洗浄工程で用いる洗浄剤の流動圧力を高く設定して洗浄可能なり、高い洗浄力でフラックスを除去することができる。
また、端子部４ａと接合部２ａをはんだ５を介して接合する工程は、不活性雰囲気内で行うので、端子部４ａ又は接続部２ａにおける接合表面に酸化皮膜が形成されることがないので、フラックスを塗布する工程を省くことが可能となり、また、フラックスを除去する工程も不要になる。従って、工程の簡素化を達成できる。
また、フラックスが不要になることから、フラックスの除去を考慮する必要がなくなる。従って、第１アンダーフィル剤３の材料が半導体チップ４の端子部４ａや回路基板２の接合部に付着してもよく、当該第１アンダーフィル剤３の材料の供給量を高精度に管理する必要がない。
また、フラックスが不要になることから、フラックスの除去を考慮する必要がなくなる。従って、第１アンダーフィル剤３の材料が半導体チップ４の端子部４ａや回路基板２の接合部に付着してもよく、当該第１アンダーフィル剤３の材料の供給量を高精度に管理する必要がない。
また、リフローを行うので、端子部４ａと接続部２ａの接続状態が補完することができる。従って、ボンディングだけで接合させた場合と比較して、リフローによってはんだ５を確実に溶融するので、端子部４ａと接続部２ａを確実に接合させることができる。また、端子部４ａ又は接続部２ａの表面に対してはんだ５が好適に濡れた状態に施すことができるので、はんだ５のフィレット形状を良好にすることができる。
また、第２アンダーフィル剤６を形成する工程は、当該第２アンダーフィル剤６の材料を充填する工程と、当該材料を硬化する工程とを有するので、半導体チップ４と回路基板２の間の微小空間に対して、毛細管現象を利用して第２アンダーフィル剤６の材料を充填させることができる。また、毛細管現象を利用するので、半導体チップ４の周辺部全てに材料を供給する必要がない。そして、このような材料を硬化する工程を施すことによって、確実に第２アンダーフィル剤６を形成することができる。
また、第２アンダーフィル剤６を硬化する工程の前に、当該第２アンダーフィル剤６内の気泡を除去するので、ボイドレスの第２アンダーフィル剤６を形成することができる。
（第２アンダーフィル剤の形成方法の第２実施形態）
次に、図６を参照して、第２アンダーフィル剤の形成方法の第２実施形態について説明する。当該第２アンダーフィル剤の形成方法は所謂真空印刷法を用いている。なお、本実施形態においては図１と同一工程についての説明を省略し、異なる工程のみについて説明する。また、図１と同一構成には同一符号を付して説明を簡略化する。
図６（ａ）に示すように、半導体チップ４は第１アンダーフィル剤３を介して回路基板２上に載置されていると共に、端子部４ａと接続部２ａが接合されている。この時点においては、第２アンダーフィル剤６は未充填となっている。
次に、図６を参照して、第２アンダーフィル剤の形成方法の第２実施形態について説明する。当該第２アンダーフィル剤の形成方法は所謂真空印刷法を用いている。なお、本実施形態においては図１と同一工程についての説明を省略し、異なる工程のみについて説明する。また、図１と同一構成には同一符号を付して説明を簡略化する。
図６（ａ）に示すように、半導体チップ４は第１アンダーフィル剤３を介して回路基板２上に載置されていると共に、端子部４ａと接続部２ａが接合されている。この時点においては、第２アンダーフィル剤６は未充填となっている。
次に、図６（ｂ）に示すように、真空排気手段２０を備えたチャンバ２１内に、回路基板２を配置する。そして、真空排気手段２０が動作することにより、チャンバ２１内が真空雰囲気に保持される。
次に、図６（ｃ）に示すように、回路基板２上にマスクＭを配置し、溶融させた第２アンダーフィル剤６をマスクＭに塗布する。更に、スキージＳがマスクＭ上の第２アンダーフィル剤６を引き伸ばすことにより、マスクＭの穴部Ｍａに第２アンダーフィル剤６が入り込み、なお、マスクＭの穴部Ｍａは、回路基板２上に配置される半導体チップ４の配置パターンに応じて形成されたものであって、その大きさは当該半導体チップ４の平面形状よりも大きく形成されている。
次に、図６（ｃ）に示すように、回路基板２上にマスクＭを配置し、溶融させた第２アンダーフィル剤６をマスクＭに塗布する。更に、スキージＳがマスクＭ上の第２アンダーフィル剤６を引き伸ばすことにより、マスクＭの穴部Ｍａに第２アンダーフィル剤６が入り込み、なお、マスクＭの穴部Ｍａは、回路基板２上に配置される半導体チップ４の配置パターンに応じて形成されたものであって、その大きさは当該半導体チップ４の平面形状よりも大きく形成されている。
次に、図６（ｄ）に示すように、マスクＭ上をスキージＳが走査することにより、当該スキージＳによって第２アンダーフィル剤６が穴部Ｍａ内に入り込み、半導体チップ４の側部に第２アンダーフィル剤６が形成される。
次に、図６（ｅ）に示すように、チャンバ２１内の圧力を大気圧に戻すことにより、第２アンダーフィル剤６は半導体チップ４と回路基板２の間の真空状態の空間に入り込み、従って、気泡が入り込みことなく第２アンダーフィル剤６が充填される。
上述したように、圧力調整が可能なチャンバ２１内で、マスクＭとスキージＳを用いて第２アンダーフィル剤６が充填されるので、第２アンダーフィル剤６内に気泡自体が生じることがないので、気泡密度を極めて低下させたボイドレスの第２アンダーフィル剤６を形成することができる。
上述の半導体実装基板１の製造方法は、フリップチップ実装を用いる回路モジュール全体に適用することができる。この方法は、はんだ接合を用いる方法であり、はんだ接合は合金の接続であるので、他の樹脂系の接続方法と比較して、接合信頼性、電気特性で優れるという利点がある。
（３次元実装型半導体装置の製造方法）
次に、図７を参照し、３次元実装型半導体装置５０の製造方法について説明する。
なお、上記実施形態と同一構成には同一符号を付して説明を簡略化する。
ここで、３次元実装型半導体装置とは、例えば５０μｍ程度の薄膜の半導体基板を複数積層させることにより、３次元的な回路を具備する半導体装置である。また、各半導体基板には、トランジスタ等のスイッチング手段や回路パターンが形成されていると共に、積層された各半導体基板と接続するための接続部を有している。
また、上記実施形態においては、半導体チップ４をボンディングヘッド１００を用いることによって接合しているが、３次元実装型半導体装置の製造方法においては、各半導体基板を位置合わせした後に貼り合わることにより行われている。
次に、図７を参照し、３次元実装型半導体装置５０の製造方法について説明する。
なお、上記実施形態と同一構成には同一符号を付して説明を簡略化する。
ここで、３次元実装型半導体装置とは、例えば５０μｍ程度の薄膜の半導体基板を複数積層させることにより、３次元的な回路を具備する半導体装置である。また、各半導体基板には、トランジスタ等のスイッチング手段や回路パターンが形成されていると共に、積層された各半導体基板と接続するための接続部を有している。
また、上記実施形態においては、半導体チップ４をボンディングヘッド１００を用いることによって接合しているが、３次元実装型半導体装置の製造方法においては、各半導体基板を位置合わせした後に貼り合わることにより行われている。
まず、図７（ａ）に示すように、回路基板２上に第１アンダーフィル剤３を形成した後に、回路基板２の接続部２ａにはんだ５を介して半導体基板３０ａの接続部３１ａを接続する。ここで、第１アンダーフィル剤３は、上記実施形態に記載した部材と同じ機能を有するものであり、また、接続部３１ａは上記実施形態の端子部４ａに相当するものである。
次に、図７（ｂ）に示すように、半導体基板３０ａ上に第１アンダーフィル剤３を形成し、半導体基板３０ａの接続部３１ａにはんだ５を介して半導体基板３０ｂの接続部３１ｂを接続する。このように、第１アンダーフィル剤３を介して半導体基板３０ａ、３０ｂが積層される。
次に、図７（ｃ）に示すように、順次第１アンダーフィル剤３を形成すると共に、半導体基板３０ｃ、３０ｄを積層し、接続部３１ｃを接続部３１ｂに接続し、接続部３１ｃを接続部３１ｄを接続する。
次に、図７（ｄ）に示すように、各半導体基板３０ａ、３０ｂ、３０ｃ、３０ｄと回路基板２との間に第２アンダーフィル剤６を充填し硬化させる。
このような一連の工程によって３次元実装型半導体装置５０が完成する。
次に、図７（ｃ）に示すように、順次第１アンダーフィル剤３を形成すると共に、半導体基板３０ｃ、３０ｄを積層し、接続部３１ｃを接続部３１ｂに接続し、接続部３１ｃを接続部３１ｄを接続する。
次に、図７（ｄ）に示すように、各半導体基板３０ａ、３０ｂ、３０ｃ、３０ｄと回路基板２との間に第２アンダーフィル剤６を充填し硬化させる。
このような一連の工程によって３次元実装型半導体装置５０が完成する。
このようにすれば、第１アンダーフィル剤３の材料の供給量が半導体基板３０の接続部３１に付着しない程度、もしくは半導体基板３０の外周にはみ出さない程度、また、第２アンダーフィル剤６の材料の供給量が各半導体基板３０の間に入る程度であると共に、２工程に分けて第１及び第２アンダーフィル剤６を形成するので、例えば、第１及び第２アンダーフィル剤６の材料を１工程で形成する場合と比較して、当該第１及び第２アンダーフィル剤６の材料の供給量を厳密かつ高精度に管理する必要がなく、供給量の精度を緩めることが可能となり、従来よりも容易に第１及び第２アンダーフィル剤６を形成することができる。
また、第１及び第２アンダーフィル剤６を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１及び第２アンダーフィル剤６に残留する応力を低減させることができる。従って、当該応力の残留に起因する接続部３１の破壊や接合不良等が生じることがないので、各半導体基板３０における各接続部３１の接合状態を確実に保持することができる。
また、第１及び第２アンダーフィル剤６を形成するに際に、２工程に分けて形成する場合と、１工程にまとめて形成する場合と比較すると、２工程の場合が１工程の場合よりも第１及び第２アンダーフィル剤６に残留する応力を低減させることができる。従って、当該応力の残留に起因する接続部３１の破壊や接合不良等が生じることがないので、各半導体基板３０における各接続部３１の接合状態を確実に保持することができる。
また、半導体基板３０の接続部３１の酸化皮膜除去もしくは酸化防止を施すためのフラックスを溶融金属部材に塗布した場合には、第１アンダーフィル剤３の材料が各半導体基板３０の接続部に付着していないので、接合後のフラックスの除去を容易に行うことができる。従って、フラックスの残留に起因する腐食やマイグレーション等の問題を解決することができる。
また、第１アンダーフィル剤３が形成されることによって、各半導体基板３０の間における接合ギャップを一定に維持することができる。従って、半導体基板３０の自重バランスに依存した状態で接続部が接合される場合と比較して、本発明では第１アンダーフィル剤３を介して各半導体基板３０が仮固定されるので、半導体基板３０が反って固定されることがなく、各接続部の接合不良が生じることなく、良好な接合強度を得ることができると共に、各接続部の接合状態を確実に保持することができる。
また、第１アンダーフィル剤３が形成されることによって、各半導体基板３０の間における接合ギャップを一定に維持することができる。従って、半導体基板３０の自重バランスに依存した状態で接続部が接合される場合と比較して、本発明では第１アンダーフィル剤３を介して各半導体基板３０が仮固定されるので、半導体基板３０が反って固定されることがなく、各接続部の接合不良が生じることなく、良好な接合強度を得ることができると共に、各接続部の接合状態を確実に保持することができる。
また、接合ギャップが一定に維持されるので、各半導体基板を貼り合わせた場合に、溶融金属部材が垂れることがなく、従って、半導体基板３０へ不規則に溶融金属が接触することがないので、良好な溶融金属部材の形状を得ることができる。
また、各半導体基板３０の間に第１アンダーフィル剤３が設けられているので、熱処理工程により接続部と接続部を接合した場合に、半導体基板３０の熱が第１アンダーフィル剤３を介して隣接する半導体基板３０に伝熱するので、即ち、第１アンダーフィル剤３がヒートシンクとして機能するので、半導体基板３０への過度の熱負荷を低減させることができる。
また、各半導体基板３０の間に第１アンダーフィル剤３が設けられているので、熱処理工程により接続部と接続部を接合した場合に、半導体基板３０の熱が第１アンダーフィル剤３を介して隣接する半導体基板３０に伝熱するので、即ち、第１アンダーフィル剤３がヒートシンクとして機能するので、半導体基板３０への過度の熱負荷を低減させることができる。
このような３次元実装型半導体装置の製造方法においては、はんだ５の接続対応、半導体基板３０ａ、３０ｂ、３０ｃ、３０ｄの反りの抑制、短時間接続、ボンディングヘッド１００への樹脂塗布回避等を達成することができる。
（電子機器）
次に、上記実施形態の半導体装置又は３次元実装型半導体装置を具備した半導体デバイスを有する電子機器について説明する。
図８はノート型パーソナルコンピュータ２０１を示している。そして、半導体装置又は３次元実装型半導体装置を具備した半導体デバイスは、図８のノート型パーソナルコンピュータ２０１の筐体内部に配置される。
また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
次に、上記実施形態の半導体装置又は３次元実装型半導体装置を具備した半導体デバイスを有する電子機器について説明する。
図８はノート型パーソナルコンピュータ２０１を示している。そして、半導体装置又は３次元実装型半導体装置を具備した半導体デバイスは、図８のノート型パーソナルコンピュータ２０１の筐体内部に配置される。
また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
１…半導体実装基板
２…回路基板（基板）
２ａ…接続部
３…第１アンダーフィル剤（第１部材）
４…半導体チップ（半導体装置）
４ａ…端子部
５…はんだ（溶融金属部材）
６…第２アンダーフィル剤（第２部材）
２１…チャンバ
３０ａ、３０ｂ、３０ｃ、３０ｄ…半導体基板
３１ａ、３１ｂ、３１ｃ、３１ｄ…接続部
５０…３次元実装型半導体装置
２０１…ノート型パーソナルコンピュータ（電子機器）
２…回路基板（基板）
２ａ…接続部
３…第１アンダーフィル剤（第１部材）
４…半導体チップ（半導体装置）
４ａ…端子部
５…はんだ（溶融金属部材）
６…第２アンダーフィル剤（第２部材）
２１…チャンバ
３０ａ、３０ｂ、３０ｃ、３０ｄ…半導体基板
３１ａ、３１ｂ、３１ｃ、３１ｄ…接続部
５０…３次元実装型半導体装置
２０１…ノート型パーソナルコンピュータ（電子機器）
Claims (12)
- 半導体装置が基板上に実装された半導体実装基板の製造方法であって、
前記半導体装置と前記基板の間に第１部材を形成する工程と、
前記半導体装置の端子部と前記基板の接続部を溶融金属部材を介して接合する工程と、
前記半導体装置と前記基板を固着する第２部材を前記第１部材の周辺部に形成する工程と、
を具備することを特徴とする半導体実装基板の製造方法。 - 前記半導体装置の端子部を前記基板の接続部に接合する工程の前に、当該端子部又は当該接続部にフラックスを供給する工程を具備することを特徴とする請求項１に記載の半導体実装基板の製造方法。
- 前記フラックスを洗浄する工程を具備することを特徴とする請求項１又は請求項２に記載の半導体実装基板の製造方法。
- 前記半導体装置の端子部と前記基板の接合部を溶融金属部材を介して接合する工程は、不活性雰囲気内で行うことを特徴とする請求項１に記載の半導体実装基板の製造方法。
- 前記半導体装置の端子部と前記基板の接続部の接続状態を補完する熱処理工程を具備することを特徴とする請求項１から請求項４のいずれかに記載の半導体実装基板の製造方法。
- 前記第２部材を形成する工程は、当該第２部材の材料となる第２材料を充填する工程と、当該第２材料を硬化する工程と、を具備することを特徴とする請求項１に記載の半導体実装基板の製造方法。
- 前記第２材料を硬化する工程の前に、当該第２材料内の気泡を除去する工程を具備することを特徴とする請求項６に記載の半導体実装基板の製造方法。
- 前記第２材料を充填する工程は、圧力調整が可能なチャンバ内で行われ、
減圧雰囲気に調整された前記チャンバ内において前記第２材料を前記半導体装置の周囲に塗布した後に、前記チャンバ内の圧力を上昇させて前記第２材料を充填することを特徴とする請求項６に記載の半導体実装基板の製造方法。 - 半導体装置が基板上に実装された半導体実装基板であって、
前記半導体装置と前記基板の間に形成された第１部材と、
前記第１部材の周辺部に設けられ、前記半導体装置と前記基板を固着する第２部材と、
を具備することを特徴とする半導体実装基板。 - 複数の半導体基板が積層されてなる３次元実装型半導体装置を製造する方法であって、
前記複数の半導体基板のそれぞれの間に第１部材を形成する工程と、
前記複数の半導体基板の接続部のそれぞれを溶融金属部材を介して接合する工程と、
前記複数の半導体基板のそれぞれを固着する第２部材を前記第１部材の周辺部に形成する工程と、
を具備することを特徴とする３次元実装型半導体装置の製造方法。 - 請求項１０に記載の製造方法を用いることにより製造されたことを特徴とする３次元実装型半導体装置。
- 請求項９に記載の半導体実装基板、又は請求項１１に記載の３次元実装型半導体装置を具備することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003374396A JP2005142210A (ja) | 2003-11-04 | 2003-11-04 | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003374396A JP2005142210A (ja) | 2003-11-04 | 2003-11-04 | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005142210A true JP2005142210A (ja) | 2005-06-02 |
Family
ID=34686122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003374396A Withdrawn JP2005142210A (ja) | 2003-11-04 | 2003-11-04 | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005142210A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091724A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 部品実装機および部品実装方法 |
| JP2009158890A (ja) * | 2007-12-28 | 2009-07-16 | Fujitsu Ltd | 電子装置の製造方法 |
| JP2010119952A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | 樹脂塗布方法及び樹脂塗布装置 |
| WO2010084858A1 (ja) * | 2009-01-21 | 2010-07-29 | パナソニック電工株式会社 | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| JP2011514686A (ja) * | 2008-03-18 | 2011-05-06 | エーファウ・グループ・ゲーエムベーハー | チップをウェハ上にボンディングするための方法 |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| US8609469B2 (en) | 2010-04-02 | 2013-12-17 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-11-04 JP JP2003374396A patent/JP2005142210A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091724A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 部品実装機および部品実装方法 |
| JP4728201B2 (ja) * | 2006-10-03 | 2011-07-20 | パナソニック株式会社 | 部品実装機および部品実装方法 |
| JP2009158890A (ja) * | 2007-12-28 | 2009-07-16 | Fujitsu Ltd | 電子装置の製造方法 |
| JP2011514686A (ja) * | 2008-03-18 | 2011-05-06 | エーファウ・グループ・ゲーエムベーハー | チップをウェハ上にボンディングするための方法 |
| US8597980B2 (en) | 2008-03-18 | 2013-12-03 | Ev Group Gmbh | Method for bonding of chips on wafers |
| JP2010119952A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | 樹脂塗布方法及び樹脂塗布装置 |
| WO2010084858A1 (ja) * | 2009-01-21 | 2010-07-29 | パナソニック電工株式会社 | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| JP2010171118A (ja) * | 2009-01-21 | 2010-08-05 | Panasonic Electric Works Co Ltd | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| US8609469B2 (en) | 2010-04-02 | 2013-12-17 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7316066B2 (ja) | 2019-03-11 | 2023-07-27 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
| US8336201B2 (en) | Method of manufacturing printed circuit board having flow preventing dam | |
| US20050263888A1 (en) | Integrated circuit assemblies and assembly methods | |
| US20080303145A1 (en) | Printed Circuit Board, Printed Circuit Board Manufacturing Method and Electronic Device | |
| US10679931B2 (en) | Ball grid array and land grid array assemblies fabricated using temporary resist | |
| JP4095049B2 (ja) | 電極気密封止を用いた高信頼性半導体装置 | |
| KR20160108196A (ko) | 반도체 장치의 제조 방법 | |
| JP2007042829A (ja) | 電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法 | |
| JP2005142210A (ja) | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP4752717B2 (ja) | モジュールの製造方法 | |
| JP2008028075A (ja) | モジュールの製造方法と、それにより製造したモジュール | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP2001077518A (ja) | 電子部品実装プリント基板および電子部品取り外し方法 | |
| JP3730166B2 (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 | |
| JP4443473B2 (ja) | 表示装置の製造方法 | |
| JP2003133714A (ja) | プリント配線板及びその製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2001267368A (ja) | フリップチップ実装構造 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JPH01283843A (ja) | 電子機器装置 | |
| KR100445296B1 (ko) | 플립 칩 온 필름 및 그 제조방법 | |
| JP2000049254A (ja) | チップサイズパッケージ | |
| JP2004356142A (ja) | 多層回路配線板用スティフナー | |
| JPH10173001A (ja) | 半田バンプ形成用部材、その製造方法、半田バンプ付基板の製造方法及び半田バンプ付基板の損傷半田バンプの再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |