JPS59202643A - Ｌｓｉ接続方法 - Google Patents

Ｌｓｉ接続方法

Info

Publication number
JPS59202643A
JPS59202643A JP7780183A JP7780183A JPS59202643A JP S59202643 A JPS59202643 A JP S59202643A JP 7780183 A JP7780183 A JP 7780183A JP 7780183 A JP7780183 A JP 7780183A JP S59202643 A JPS59202643 A JP S59202643A
Authority
JP
Japan
Prior art keywords
lsi
resin film
film
bumps
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7780183A
Other languages
English (en)
Other versions
JPH0510825B2 (ja
Inventor
Kazuhito Ozawa
小沢　一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7780183A priority Critical patent/JPS59202643A/ja
Publication of JPS59202643A publication Critical patent/JPS59202643A/ja
Publication of JPH0510825B2 publication Critical patent/JPH0510825B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、ＬＳＩを回路配線基板に接続するＬＳＩ接続
方法に関するものである。
〈従来技術〉 ＬＳＩと回路との接続には様々な技術が開発さ乙 脣くいるが、ワイヤボンディング手法を除いてはＬＳＩ
のＡノミ極側か基板側か、どちらかに接続リード又は接
続バンプを形成しなければならない。
ＬＳＩ側に処理をする場合、ウェハーで処理するため、
工程が煩雑になり、品質の低下を招き易くチップ状のＬ
ＳＩを処理することができない。基板側に形成する場合
も同様に工程が煩雑になり、コスト的にも割高になり、
仕上がり（高さ、大きさ）がバラツキ易いなどの問題か
ある。
〈発明の目的〉 本発明は、上記従来の問題点を解決できるＬＳＩ接続方
法を得ることを目的としてなされたものであり、ＬＳＩ
と回路との接続部分を予め樹脂フィルムに形成し、この
フィルムもＬＳＩを封止できるものにしておく。こうす
ることにより未処理のＬＳＩと基板とを容易にボンディ
ングでき、なお且つＬＳＩの封止も同時に行うことがで
き、工程の短縮化がはかれる。また、従来はフェイスダ
ウンボンディングの場合、チップ素子面と回路基板との
間隙に遮光及び防湿用の樹脂を流し込んでいるが、この
狭い間隙に流し込ませるため、その樹脂は溶剤成分が多
く樹脂成分が少ないものとならざるを得ず、樹脂本来の
防湿効果が小さくなっている。本発明はこのような問題
を解消することも目的としているものである。
〈実施例） 実施例を第１図及び第２図に示す。
第１図に示すものは、ウェハーがらダイシングされたＬ
ＳＩチップ１（２はパッド電極である）と回路基板７（
５：配線回路、６：基材）とを接続するために、ポリイ
ミド或いはポリアミド等の封止樹脂フィルム４（厚さ数
十ミクロン）にＬＳＩの電極位置に対応してＮ／Ｘ’ｕ
等のバンプ３を蒸着やメッキ等によって作成したものを
もってきて、熱圧着等により接続するものである。ｆＢ
）は接続完成図である。この後、封止樹脂フィルム４を
ＬＳｌｌの周囲に沿って適当に切り落とせば、完了であ
る。
第２図は、バンプとしてメッキや印刷等によって作成し
たＩＩＩ、／ｎ（半田）バンプ３′を用いた例である。
この場合は、ＬＳＩ電極２には予めＮｉ　−Ａｕ、Ｃｒ
−Ｃｕ−Ａｕ、Ｃｒ−Ｃｕ等の拡散防止膜８を形成（ウ
ェハープロセスで）したものを使わなければならない。
しかし、接続が半田付けとなり低温で処理できるので、
フィルム材料選択範囲が広がる。この例に於ても、封止
樹脂フィルムにてボンディングと同時に封止を行うこと
ができる。
なお、半田付は温度（３００℃、３〜４秒）では封止樹
脂の硬化が不十分になる場合も出てくるか、そのときは
、半田伺は温度で仮硬化後、まとめて大量に本硬化させ
ればよい。この本硬化の際に半田が再び溶けても、周囲
に封止樹脂フィルムがあるため特に問題はない。
ＬＳＩチップの種類に応じて外部光を更に遮断する必要
がある場合は、別途、ＬＳＩチップを黒色樹脂でモール
ドするようにすればよい。
バンプを有する封止樹脂フィルムの製造方法を第３図に
より説明する。
ポリエステルフィルム１１上にＡ７Ｑｉ１２をラミネー
トしたものを用意する。次に、ポリイミド或いはポリア
ミド等の樹脂フィルム１３をＡノ膜１９、、＞ｉと被覆
し、適当な方法によりバンプ形成用穴１４をあける。そ
して、この穴の部分にメッキによって８区等のバンプ１
５を形成する。しかる後、ポリエステルフィルム１１及
びＡ７膜１２を剥がす。ポリエステルフィルム１１は機
械的に剥がれるか、Ａｚｌｌｉ１２はエツチング法によ
り除去される。
他の場合も、同様の方法により作成することができる。
なお、本発明は、ＬＳＩＪＩ外の他の電子部品（チップ
部品等）と基板との接続にも応用可能なものである。
く効　果〉 本発明により得られる効果は以下のとおりである。
［１１ＬＳＩ、基板を未処理で利用できるので、ＬＳＩ
の汎用性が広がり、チップで扱うことができるので、コ
ストが低減する。
（２）ホンディングと同時にＬＳＩの封止も行うことが
でき、工程の短縮化がはかれる。
【図面の簡単な説明】
第１図乃至第３図は工程図である。 符号の説明 １：ＬｓＩチップ、２：パッド電極、３．３１：バンプ
、４：封止樹脂フィルム、５：配線回路、６：基材、７
二回路基板、８：拡散防止膜、１１：ポリエステルフィ
ルム、１２：ＡノＩＩＡ、”３’樹脂フイルム、１４：
バンプ形成用穴、１５：ノくンプ。 代理人　弁理士　福　士　愛　彦（他２名）第１図 第２　ｉ’χｌ Ｗｆ”、３ｒ稍

Claims (1)

    【特許請求の範囲】
  1. １、ＬＳＩの各電極位置に対応する部分にそれぞれ接続
    バンプが設けられているＬＳＩ封止樹脂フィルムを用い
    、上記ＬＳＩの電極、−り記ＬＳＩ封止樹脂フィルムの
    バンプ及びＬＳＩ取付基板の接続端子の位置合わせをし
    た後、熱圧着等の方法により、上記ＬＳＩを上記ＬＳＩ
    取付基板に接続することを特徴とするＬＳＩ接続方法。
JP7780183A 1983-04-30 1983-04-30 Ｌｓｉ接続方法 Granted JPS59202643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7780183A JPS59202643A (ja) 1983-04-30 1983-04-30 Ｌｓｉ接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7780183A JPS59202643A (ja) 1983-04-30 1983-04-30 Ｌｓｉ接続方法

Publications (2)

Publication Number Publication Date
JPS59202643A true JPS59202643A (ja) 1984-11-16
JPH0510825B2 JPH0510825B2 (ja) 1993-02-10

Family

ID=13644104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7780183A Granted JPS59202643A (ja) 1983-04-30 1983-04-30 Ｌｓｉ接続方法

Country Status (1)

Country Link
JP (1) JPS59202643A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283843A (ja) * 1988-05-10 1989-11-15 Nec Corp 電子機器装置
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693377A (en) * 1979-11-02 1981-07-28 Licentia Gmbh Solar battery and solar battery group formed of same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693377A (en) * 1979-11-02 1981-07-28 Licentia Gmbh Solar battery and solar battery group formed of same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283843A (ja) * 1988-05-10 1989-11-15 Nec Corp 電子機器装置
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method

Also Published As

Publication number Publication date
JPH0510825B2 (ja) 1993-02-10

Similar Documents

Publication Publication Date Title
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
US7622332B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2949490B2 (ja) 半導体パッケージの製造方法
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7678706B2 (en) Method of manufacturing a semiconductor device
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
JP2830351B2 (ja) 半導体装置の接続方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JPS59202643A (ja) Ｌｓｉ接続方法
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JPH1074887A (ja) 電子部品及びその製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP3019065B2 (ja) 半導体装置の接続方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPH03104141A (ja) 半導体装置
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JP2004319792A (ja) 半導体装置及び半導体装置の製造方法
JPS62208642A (ja) 半導体装置の実装方法
JPH08274209A (ja) チップキャリヤ及びその製造方法
JPH04322435A (ja) 半導体装置およびその製造方法
JPH03222334A (ja) はんだバンプ構造
JPH1065048A (ja) キャリア基板の製造方法
JP2678111B2 (ja) 半導体装置の取り外し方法