JPH0510825B2 - - Google Patents
Info
- Publication number
- JPH0510825B2 JPH0510825B2 JP58077801A JP7780183A JPH0510825B2 JP H0510825 B2 JPH0510825 B2 JP H0510825B2 JP 58077801 A JP58077801 A JP 58077801A JP 7780183 A JP7780183 A JP 7780183A JP H0510825 B2 JPH0510825 B2 JP H0510825B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- film
- resin film
- bumps
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 3
- 238000007789 sealing Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 229920006267 polyester film Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、LSIを回路配線基板に接続するLSI
接続方法に関するものである。
接続方法に関するものである。
＜従来技術＞
LSIと回路との接続には様々な技術が開発され
ているが、ワイヤボンデイング手法を除いては
LSIのAl電極側か基板側か、どちらかに接続リー
ド又は接続バンプを形成しなければならない。
LSI側に処理をする場合、ウエハーで処理するた
め、工程が煩雑になり、品質の低下を招き易くチ
ツプ状のLSIを処理することができない。基板側
に形成する場合も同様に工程が煩雑になり、コス
ト的にも割高になり、仕上がり（高さ・大きさ）
がバラツキ易いなどの問題がある。
ているが、ワイヤボンデイング手法を除いては
LSIのAl電極側か基板側か、どちらかに接続リー
ド又は接続バンプを形成しなければならない。
LSI側に処理をする場合、ウエハーで処理するた
め、工程が煩雑になり、品質の低下を招き易くチ
ツプ状のLSIを処理することができない。基板側
に形成する場合も同様に工程が煩雑になり、コス
ト的にも割高になり、仕上がり（高さ・大きさ）
がバラツキ易いなどの問題がある。
＜発明の目的＞
本発明は、上記従来の問題点を解決できるLSI
接続方法を得ることを目的としてなされたもので
あり、LSIと回路との接続部分を予め樹脂フイル
ムに形成し、このフイルムもLSIを封止できるも
のにしておく。こうすることにより未処理のLSI
と基板とを容易にボンデイングでき、なお且つ
LSIの封止も同時に行うことができ、工程の短縮
化がはかれる。また、従来はフエイスダウンボン
デイングの場合、チツプ素子面と回路基板との間
隙に遮光及び防湿用の樹脂を流し込んでいるが、
この狭い間隙に流し込ませるため、その樹脂は溶
剤成分が多く樹脂成分が少ないものとならざるを
得ず、樹脂本来の防湿効果が小さくなつている。
本発明はこのような問題を解消することも目的と
しているものである。
接続方法を得ることを目的としてなされたもので
あり、LSIと回路との接続部分を予め樹脂フイル
ムに形成し、このフイルムもLSIを封止できるも
のにしておく。こうすることにより未処理のLSI
と基板とを容易にボンデイングでき、なお且つ
LSIの封止も同時に行うことができ、工程の短縮
化がはかれる。また、従来はフエイスダウンボン
デイングの場合、チツプ素子面と回路基板との間
隙に遮光及び防湿用の樹脂を流し込んでいるが、
この狭い間隙に流し込ませるため、その樹脂は溶
剤成分が多く樹脂成分が少ないものとならざるを
得ず、樹脂本来の防湿効果が小さくなつている。
本発明はこのような問題を解消することも目的と
しているものである。
＜実施例＞
実施例を第１図及び第２図に示す。
第１図に示すものは、ウエハーからダイシング
されたLSIチツプ１（２はパツド電極である）と
回路基板７（５：配線回路、６：基材）とを接続
するために、ポリイミド或いはポリアミド等の封
止樹脂フイルム４（厚さ数十ミクロン）にLSIの
電極位置に対応してNi／Au等のバンプ３を蒸着
やメツキ等によつて作成したものをもつてきて、
熱圧着等により接続するものである。Ｂは接続完
成図である。この後、封止樹脂フイルム４をLSI
１の周囲に沿つて適当に切り落とせば、完了であ
る。
されたLSIチツプ１（２はパツド電極である）と
回路基板７（５：配線回路、６：基材）とを接続
するために、ポリイミド或いはポリアミド等の封
止樹脂フイルム４（厚さ数十ミクロン）にLSIの
電極位置に対応してNi／Au等のバンプ３を蒸着
やメツキ等によつて作成したものをもつてきて、
熱圧着等により接続するものである。Ｂは接続完
成図である。この後、封止樹脂フイルム４をLSI
１の周囲に沿つて適当に切り落とせば、完了であ
る。
第２図は、バンプとしてメツキや印刷等によつ
て作成したOb／Sn（半田）バンプ３′を用いた例
である。この場合は、LSI電極２には予めNi−
Au、Cr−Cu−Au、Cr−Cu等の拡散防止膜８を
形成（ウエハープロセスで）したものを使わなけ
ればならない。しかし、接続が半田付けとなり低
温で処理できるので、フイルム材料選択範囲が広
がる。この例に於ても、封止樹脂フイルムにてボ
ンデイングと同時に封止を行うことができる。
て作成したOb／Sn（半田）バンプ３′を用いた例
である。この場合は、LSI電極２には予めNi−
Au、Cr−Cu−Au、Cr−Cu等の拡散防止膜８を
形成（ウエハープロセスで）したものを使わなけ
ればならない。しかし、接続が半田付けとなり低
温で処理できるので、フイルム材料選択範囲が広
がる。この例に於ても、封止樹脂フイルムにてボ
ンデイングと同時に封止を行うことができる。
なお、半田付け温度（300℃、３〜４秒）では
封止樹脂の硬化が不十分になる場合も出てくる
が、そのときは、半田付け温度で仮硬化後、まと
めて大量に本硬化させればよい。この本硬化の際
に半田が再び溶けても、周囲に封止樹脂フイルム
があるため特に問題はない。
封止樹脂の硬化が不十分になる場合も出てくる
が、そのときは、半田付け温度で仮硬化後、まと
めて大量に本硬化させればよい。この本硬化の際
に半田が再び溶けても、周囲に封止樹脂フイルム
があるため特に問題はない。
LSIチツプ種類に応じて外部光を更に遮断する
必要がある場合は、別途、LSIチツプを黒色樹脂
でモールドするようにすればよい。
必要がある場合は、別途、LSIチツプを黒色樹脂
でモールドするようにすればよい。
バンプを有する封止樹脂フイルムの製造方法を
第３図により説明する。
第３図により説明する。
ポリエステルフイルム１１上にAl膜１２をラ
ミネートしたものを用意する。次に、ポリイミド
或いはポリアミド等の樹脂フイルム１３をAl膜
１２に被膜し、適当な方法によりバンプ形成用穴
１４をあける。そして、この穴の部分にメツキに
よつてNi／Au等のバンプ１５を形成する。しか
る後、ポリエステルフイルム１１及びAl膜１２
を剥がす。ポリエステルフイルム１１は機械的に
剥がれるが、Al膜１２はエツチング法により除
去される。
ミネートしたものを用意する。次に、ポリイミド
或いはポリアミド等の樹脂フイルム１３をAl膜
１２に被膜し、適当な方法によりバンプ形成用穴
１４をあける。そして、この穴の部分にメツキに
よつてNi／Au等のバンプ１５を形成する。しか
る後、ポリエステルフイルム１１及びAl膜１２
を剥がす。ポリエステルフイルム１１は機械的に
剥がれるが、Al膜１２はエツチング法により除
去される。
他の場合も、同様の方法により作成することが
できる。
できる。
なお、本発明は、LSI以外の他の電子部品（チ
ツプ部品等）と基板との接続にも応用可能なもの
である。
ツプ部品等）と基板との接続にも応用可能なもの
である。
＜効果＞
本発明により得られる効果は以下のとおりであ
る。
る。
(1) LSI、基板を未処理で利用できるので、LSI
の汎用性が広がり、チツプで扱うことができる
ので、コストが低減する。
の汎用性が広がり、チツプで扱うことができる
ので、コストが低減する。
(2) ボンデイングと同時にLSIの封止も行うこと
ができ、工程の短縮化がはかれる。
ができ、工程の短縮化がはかれる。
第１図乃至第３図は工程図である。
符号の説明、１：LSIチツプ、２：パツド電
極、３，３′：パンプ、４：封止樹脂フイルム、
５：配線回路、６：基材、７：回路基板、８：拡
散防止膜、１１：ポリエステルフイルム、１２：
Al膜、１３：樹脂フイルム、１４：バンプ形成
用穴、１５：バンプ。
極、３，３′：パンプ、４：封止樹脂フイルム、
５：配線回路、６：基材、７：回路基板、８：拡
散防止膜、１１：ポリエステルフイルム、１２：
Al膜、１３：樹脂フイルム、１４：バンプ形成
用穴、１５：バンプ。
Claims (1)
- １ LSIの各電極位置に対応する部分に穴を設
け、該穴にメツキにより金属バンプの表面を露出
しつつ、金属バンプを含めてその表面か平らな
LSI樹脂フイルムを用いて、前記LSIの電極、前
記LSI樹脂フイルムの金属バンプ及び回路配線基
板の接続端子の位置合わせをした後、熱圧着等の
方法により、前記LSIを前記LSI樹脂フイルムで
封止すると同時に、前記LSIと前記回路配線基板
とを接続することを特徴とするLSI接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780183A JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Ｌｓｉ接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780183A JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Ｌｓｉ接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202643A JPS59202643A (ja) | 1984-11-16 |
| JPH0510825B2 true JPH0510825B2 (ja) | 1993-02-10 |
Family
ID=13644104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7780183A Granted JPS59202643A (ja) | 1983-04-30 | 1983-04-30 | Ｌｓｉ接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202643A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691128B2 (ja) * | 1988-05-10 | 1994-11-14 | 日本電気株式会社 | 電子機器装置 |
| US5164336A (en) * | 1989-09-11 | 1992-11-17 | Nippon Steel Corporation | Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693377A (en) * | 1979-11-02 | 1981-07-28 | Licentia Gmbh | Solar battery and solar battery group formed of same |
-
1983
- 1983-04-30 JP JP7780183A patent/JPS59202643A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693377A (en) * | 1979-11-02 | 1981-07-28 | Licentia Gmbh | Solar battery and solar battery group formed of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202643A (ja) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744752A (en) | Hermetic thin film metallized sealband for SCM and MCM-D modules | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| US5502002A (en) | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip | |
| JPH0510825B2 (ja) | ||
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH065662A (ja) | 半導体装置用フィルムキャリアテープ及びその製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JPH0691128B2 (ja) | 電子機器装置 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JPH03222334A (ja) | はんだバンプ構造 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS62208642A (ja) | 半導体装置の実装方法 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JPH07161765A (ja) | フィルムキャリア型半導体装置 | |
| JPH0878419A (ja) | バンプ及びそれを用いた半導体装置の製造方法 | |
| JPH06334064A (ja) | リードレス面実装型ハイブリッドｉｃ |