JPH02240996A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH02240996A JPH02240996A JP6184789A JP6184789A JPH02240996A JP H02240996 A JPH02240996 A JP H02240996A JP 6184789 A JP6184789 A JP 6184789A JP 6184789 A JP6184789 A JP 6184789A JP H02240996 A JPH02240996 A JP H02240996A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist layer
- line
- substrate
- cross
- drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000001035 drying Methods 0.000 claims abstract description 8
- 238000010304 firing Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 21
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 5
- 238000007639 printing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ０発明の目的
ｌｌＬα杜１１１
本発明は、電子回路基板の製造方法に係り、基板上に、
特に細線の導体パターンのライン形成を可能にし、かつ
そのラインの断面形状を平坦にする製造方法に関する。
特に細線の導体パターンのライン形成を可能にし、かつ
そのラインの断面形状を平坦にする製造方法に関する。
良米久滋ｌ
従来、基板上の導体パターンガライン形成には、スクリ
ーン印刷法が一般的に用いられており、ラインの細線を
要求される場合は、蒸着法、またはスパッタ法、メツキ
法等が利用されていた。
ーン印刷法が一般的に用いられており、ラインの細線を
要求される場合は、蒸着法、またはスパッタ法、メツキ
法等が利用されていた。
スクリーン印刷法で作られる導体パターンのライン幅は
約１００μ■が限界であり、この幅以下の細線化には十
分対応できなかった。また使用する導体ペーストは、そ
の粘性のためパターン拡がりが若干生じ、その断面形状
は、平坦部の少ない凸型となる傾向があり、ボンディン
グに対して不利であった。
約１００μ■が限界であり、この幅以下の細線化には十
分対応できなかった。また使用する導体ペーストは、そ
の粘性のためパターン拡がりが若干生じ、その断面形状
は、平坦部の少ない凸型となる傾向があり、ボンディン
グに対して不利であった。
一方、蒸着法およびスパッタ法は、細いライン形成、ラ
インの平坦度には、問題がないもののそのプロセスは長
く、設備費用も大きくコスト面で問題があった。
インの平坦度には、問題がないもののそのプロセスは長
く、設備費用も大きくコスト面で問題があった。
メツキ法も細いライン形成、ラインの平坦度には問題が
ないものの、この種の基板も低価格でかつ安定性の高い
ものが強く求められている。
ないものの、この種の基板も低価格でかつ安定性の高い
ものが強く求められている。
が じょうと る 題
以上の問題の解決方法の一つが、特開昭６３−１１０７
９０号に開示されている。この方法では、フォトリソグ
ラフィの方法と印刷技術の組み合わせで上記問題の解決
を試みている。即ち、この方法は、フォトレジスト間に
埋め込んだ導体ベース、トと残って、いるフォトレジス
トを同時に焼成し、レジストのみを焼却し、導体ペース
トを基板に焼き付けている。しかしながら、この方法で
はレジストの焼却時にレジストの膨張、収縮等により、
導体ペーストがレジストと密着し、パターンの一部欠損
や、パターン間の残渣が導体ペーストと共に基板に焼き
付く場合があり、また還元雰囲気中でのレジストの完全
焼却が問題となる０本発明は、この様な問題を解決しよ
うとするもので細いライン幅を持ちラインの断面形状が
平坦となり、かつパターンの欠損、パターン間の残渣を
なくし焼成雰囲気の影響を受けない回路基板の製造方法
を提供するものである。
９０号に開示されている。この方法では、フォトリソグ
ラフィの方法と印刷技術の組み合わせで上記問題の解決
を試みている。即ち、この方法は、フォトレジスト間に
埋め込んだ導体ベース、トと残って、いるフォトレジス
トを同時に焼成し、レジストのみを焼却し、導体ペース
トを基板に焼き付けている。しかしながら、この方法で
はレジストの焼却時にレジストの膨張、収縮等により、
導体ペーストがレジストと密着し、パターンの一部欠損
や、パターン間の残渣が導体ペーストと共に基板に焼き
付く場合があり、また還元雰囲気中でのレジストの完全
焼却が問題となる０本発明は、この様な問題を解決しよ
うとするもので細いライン幅を持ちラインの断面形状が
平坦となり、かつパターンの欠損、パターン間の残渣を
なくし焼成雰囲気の影響を受けない回路基板の製造方法
を提供するものである。
口０発明の構成
本発明の要旨は、電子回路基板の導体パターンの形成に
おいて、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （０）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 儲）該凹所に導体ペーストを埋込み乾燥する工程と、 に）前記（ロ）の該フォトレジスト層を現像・洗浄・乾
燥し取り除く工程と、 （ネ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法である。
おいて、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （０）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 儲）該凹所に導体ペーストを埋込み乾燥する工程と、 に）前記（ロ）の該フォトレジスト層を現像・洗浄・乾
燥し取り除く工程と、 （ネ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法である。
１−肚
本方法によればフォトリソ法を応用しているためパター
ンのライン幅は１００μ−以下が容易に形成でき、かつ
焼成前にレジスト層を除去するため。
ンのライン幅は１００μ−以下が容易に形成でき、かつ
焼成前にレジスト層を除去するため。
パターンの欠損、パターン間残渣がなくなる。またフォ
トリソ層の凹所にペーストを埋め込むためそのライン断
面は、平坦となり１００μ朧以下の細いラインと断面の
平坦な導体パターンを容易に得ることができる。
トリソ層の凹所にペーストを埋め込むためそのライン断
面は、平坦となり１００μ朧以下の細いラインと断面の
平坦な導体パターンを容易に得ることができる。
え１肚
第１図（ａ）〜（ｈ）に本方法の際の各工程別の回路基
板の断面図の一例を示す、（ａ）はアルミナ基板１の上
にポジ型フォトレジストＡＺ−４９０３（ヘキストジャ
バン製）２を１５μ―厚みでコートし９０℃で３０分間
乾燥する。（ｂ）は該アルミナ基板１上に導体パターン
部分のみの開口部３（６０μ−幅）と非開口部の１００
μｌを持つフォトマスク４を密着させ、フォトマスク４
を介して紫外線５を照射する。（Ｃ）はポジ型フォトレ
ジストの紫外線の当たった部分を現像液ＡＺ−３１２Ｍ
Ｆの希釈液で現像し、純水で洗浄後、乾燥し凹所６を形
成する。一方紫外線の当てていない部分は、凹所の壁と
なりポジ型フォトレジスト層７を形成する。この後、（
ｄ）はマスクを用いずフォトレジスト全面に紫外線５を
当てこのフォトレジスト層７を現像液に可溶性にしてお
く。
板の断面図の一例を示す、（ａ）はアルミナ基板１の上
にポジ型フォトレジストＡＺ−４９０３（ヘキストジャ
バン製）２を１５μ―厚みでコートし９０℃で３０分間
乾燥する。（ｂ）は該アルミナ基板１上に導体パターン
部分のみの開口部３（６０μ−幅）と非開口部の１００
μｌを持つフォトマスク４を密着させ、フォトマスク４
を介して紫外線５を照射する。（Ｃ）はポジ型フォトレ
ジストの紫外線の当たった部分を現像液ＡＺ−３１２Ｍ
Ｆの希釈液で現像し、純水で洗浄後、乾燥し凹所６を形
成する。一方紫外線の当てていない部分は、凹所の壁と
なりポジ型フォトレジスト層７を形成する。この後、（
ｄ）はマスクを用いずフォトレジスト全面に紫外線５を
当てこのフォトレジスト層７を現像液に可溶性にしてお
く。
次に、（ｅ）は印刷機用のスキー′ジ（図示せず）を用
いてスクリーンを用いず、Ｃｕペースト８を凹所６に埋
め込み８０℃で３０分間乾燥した。（ｆ）はＣｕペース
ト８が、フォトレジスト層７の６所にも若干付着してい
るので、サンドペーパーを用い研磨して、除去した。（
ｇ）はフォトレジスト層７を現像して取り去り、洗浄・
乾燥し、アルミナ基板上にＣｕペーストのみの導体パタ
ーンをもつ基板を得た。（ｈ）は該基板を窒素中で６９
０℃で１０分間（Ｐ ０２＝ ３〜５ｐｐｍ＞で焼成し
約６０μ謹のライン幅を持つ回路基板を作成した。
いてスクリーンを用いず、Ｃｕペースト８を凹所６に埋
め込み８０℃で３０分間乾燥した。（ｆ）はＣｕペース
ト８が、フォトレジスト層７の６所にも若干付着してい
るので、サンドペーパーを用い研磨して、除去した。（
ｇ）はフォトレジスト層７を現像して取り去り、洗浄・
乾燥し、アルミナ基板上にＣｕペーストのみの導体パタ
ーンをもつ基板を得た。（ｈ）は該基板を窒素中で６９
０℃で１０分間（Ｐ ０２＝ ３〜５ｐｐｍ＞で焼成し
約６０μ謹のライン幅を持つ回路基板を作成した。
本発明は、フォトリソグラフィの手法を採用しているた
め導体パターンのライン幅１００μｍ以下を容易に作る
ことができる。また本発明の導体の断面形状は、レジス
ト間に導体を埋め込むため、印刷法の際のライン断面形
状のようにラインの拡がりやライン断面が凸状態になる
ことがない、また、焼成前に不要なレジストを現像によ
り除去するため、パターン欠損、パターン間残渣の問題
もなく通常の導体ペーストと同様の条件でも焼成するこ
とができる。
め導体パターンのライン幅１００μｍ以下を容易に作る
ことができる。また本発明の導体の断面形状は、レジス
ト間に導体を埋め込むため、印刷法の際のライン断面形
状のようにラインの拡がりやライン断面が凸状態になる
ことがない、また、焼成前に不要なレジストを現像によ
り除去するため、パターン欠損、パターン間残渣の問題
もなく通常の導体ペーストと同様の条件でも焼成するこ
とができる。
ハ１発明の効果
本発明は、従来スクリーン印刷法で得られなかった導体
パターン幅が１００μ−以下の細線でかつポンディング
パッド部の断面が平坦でラインの拡がりのない理想的な
形状が得られる。また本発明は、フォトリソグラフィの
手法を用いて安価に製造できる極めて優れた方法である
。
パターン幅が１００μ−以下の細線でかつポンディング
パッド部の断面が平坦でラインの拡がりのない理想的な
形状が得られる。また本発明は、フォトリソグラフィの
手法を用いて安価に製造できる極めて優れた方法である
。
第１図（ａ）〜（ｈ）は、本発明の一実施例の印刷手順
を示した断面図である。 １・・・基板、２・・・ポジ型フォトレジスト、３・・
・フォトマスクの開口部、４・・・フォトマスク、５・
・・紫外線 ６・・・凹所、７・・・凹所の壁となるフ
ォトレジスト層、８・・・Ｃｕペースト。
を示した断面図である。 １・・・基板、２・・・ポジ型フォトレジスト、３・・
・フォトマスクの開口部、４・・・フォトマスク、５・
・・紫外線 ６・・・凹所、７・・・凹所の壁となるフ
ォトレジスト層、８・・・Ｃｕペースト。
Claims (1)
- （１）電子回路基板の導体パターンの形成において、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （ロ）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 （ハ）該凹所に導体ペーストを埋込み乾燥する工程と、 （ニ）前記（ロ）の該フォトレジスト層を現像・洗浄・
乾燥し取り除く工程と、 （ホ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061847A JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061847A JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240996A true JPH02240996A (ja) | 1990-09-25 |
| JPH0797697B2 JPH0797697B2 (ja) | 1995-10-18 |
Family
ID=13182893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061847A Expired - Lifetime JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797697B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147469A (ja) * | 1993-11-24 | 1995-06-06 | Sumitomo Kinzoku Ceramics:Kk | 導体ペースト |
| JP2007529088A (ja) * | 2003-07-08 | 2007-10-18 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 接触印刷を用いる厚膜ペーストでのビアの充填 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137666A (en) * | 1976-05-13 | 1977-11-17 | Tokyo Shibaura Electric Co | Method of producing thick film circuit substrate |
-
1989
- 1989-03-14 JP JP1061847A patent/JPH0797697B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137666A (en) * | 1976-05-13 | 1977-11-17 | Tokyo Shibaura Electric Co | Method of producing thick film circuit substrate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147469A (ja) * | 1993-11-24 | 1995-06-06 | Sumitomo Kinzoku Ceramics:Kk | 導体ペースト |
| JP2007529088A (ja) * | 2003-07-08 | 2007-10-18 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 接触印刷を用いる厚膜ペーストでのビアの充填 |
| JP4943148B2 (ja) * | 2003-07-08 | 2012-05-30 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 接触印刷を用いる厚膜ペーストでのビアの充填 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797697B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4174219A (en) | Method of making a negative exposure mask | |
| EP0083397B1 (en) | Methods of forming electronic microcircuits | |
| JPH02240996A (ja) | 回路基板の製造方法 | |
| US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
| JPH04348591A (ja) | 印刷配線板の製造方法 | |
| JPS589944B2 (ja) | フオトマスク | |
| JP2005107340A (ja) | フォトマスク版およびその作成方法 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JP2723744B2 (ja) | 印刷配線板の製造方法 | |
| JPH01290291A (ja) | 印刷配線板の製造方法 | |
| JPS5914550B2 (ja) | 微細加工方法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| RU2094966C1 (ru) | Способ изготовления шаблона | |
| KR19980057145A (ko) | 반도체 소자 제조용 포토마스크 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH05129764A (ja) | 印刷配線板の製造方法 | |
| JPS62165651A (ja) | レジストパタ−ンの形成方法 | |
| JPH05235524A (ja) | プリント配線板の製造方法 | |
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPH11274689A (ja) | 電子部品の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS63288020A (ja) | 電極作成方法 | |
| KR19990012266A (ko) | 포토 마스크의 리페어 방법 | |
| JPH04259285A (ja) | 配線基板の製造方法 | |
| JPS643310B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |