JPH0797697B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0797697B2 JPH0797697B2 JP1061847A JP6184789A JPH0797697B2 JP H0797697 B2 JPH0797697 B2 JP H0797697B2 JP 1061847 A JP1061847 A JP 1061847A JP 6184789 A JP6184789 A JP 6184789A JP H0797697 B2 JPH0797697 B2 JP H0797697B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- recess
- conductor
- conductor pattern
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 イ．発明の目的 産業上の利用分野 本発明は、電子回路基板の製造方法に係り、基板上に、
特に細線の導体パターンのライン形成を可能にし、かつ
そのラインの断面形状を平坦にする製造方法に関する。
特に細線の導体パターンのライン形成を可能にし、かつ
そのラインの断面形状を平坦にする製造方法に関する。
従来の技術 従来、基板上の導体パターンのライン形成には、スクリ
ーン印刷法が一般的に用いられており、ラインの細線を
要求される場合は、蒸着法、またはスパッタ法、メッキ
法等が利用されていた。
ーン印刷法が一般的に用いられており、ラインの細線を
要求される場合は、蒸着法、またはスパッタ法、メッキ
法等が利用されていた。
スクリーン印刷法で作られる導体パターンのライン幅は
約100μｍが限界であり、この幅以下の細線化には十分
対応できなかった。また使用する導体ペーストは、その
粘性のためパターン拡がりが若干生じ、その断面形状
は、平坦部の少ない凸型となる傾向があり、ボンディン
グに対して不利であった。
約100μｍが限界であり、この幅以下の細線化には十分
対応できなかった。また使用する導体ペーストは、その
粘性のためパターン拡がりが若干生じ、その断面形状
は、平坦部の少ない凸型となる傾向があり、ボンディン
グに対して不利であった。
一方、蒸着法およびスパッタ法は、細いライン形成、ラ
インの平坦度には、問題がないもののそのプロセスは長
く、設備費用も大きくコスト面で問題があった。
インの平坦度には、問題がないもののそのプロセスは長
く、設備費用も大きくコスト面で問題があった。
メッキ法も細いライン形成、ラインの平坦度には問題が
ないものの、この種の基板も低価格でかつ安定性の高い
ものが強く求められている。
ないものの、この種の基板も低価格でかつ安定性の高い
ものが強く求められている。
発明が解決しょうとする課題 以上の問題の解決方法の一つが、特開昭63−110790号に
開示されている。この方法では、フォトリソグラフィの
方法と印刷技術の組み合わせで上記問題の解決を試みて
いる。即ち、この方法は、フォトレジスト間に埋め込ん
だ導体ペーストと残っているフォトレジストを同時に焼
成し、レジストのみを焼却し、導体ペーストを基板に焼
き付けている。しかしながら、この方法ではレジストの
焼却時にレジストの膨張、収縮等により、導体ペースト
がレジストと密着し、パターンの一部欠損や、パターン
間の残渣が導体ペーストと共に基板に焼き付く場合があ
り、また還元雰囲気中でのレジストの完全焼却が問題と
なる。本発明は、この様な問題を解決しようとするもの
で細いライン幅を持ちラインの断面形状が平坦となり、
かつパターンの欠損、パターン間の残渣をなくし焼成雰
囲気の影響を受けない回路基板の製造方法を提供するも
のである。
開示されている。この方法では、フォトリソグラフィの
方法と印刷技術の組み合わせで上記問題の解決を試みて
いる。即ち、この方法は、フォトレジスト間に埋め込ん
だ導体ペーストと残っているフォトレジストを同時に焼
成し、レジストのみを焼却し、導体ペーストを基板に焼
き付けている。しかしながら、この方法ではレジストの
焼却時にレジストの膨張、収縮等により、導体ペースト
がレジストと密着し、パターンの一部欠損や、パターン
間の残渣が導体ペーストと共に基板に焼き付く場合があ
り、また還元雰囲気中でのレジストの完全焼却が問題と
なる。本発明は、この様な問題を解決しようとするもの
で細いライン幅を持ちラインの断面形状が平坦となり、
かつパターンの欠損、パターン間の残渣をなくし焼成雰
囲気の影響を受けない回路基板の製造方法を提供するも
のである。
ロ．発明の構成 本発明の要旨は、電子回路基板の導体パターンの形成に
おいて、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （ロ）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 （ハ）該凹所に導体ペーストを埋込み乾燥する工程と、 （ニ）前記（ロ）の該フォトレジスト層を現像・洗浄・
乾燥し取り除く工程と、 （ホ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法である。
おいて、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （ロ）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 （ハ）該凹所に導体ペーストを埋込み乾燥する工程と、 （ニ）前記（ロ）の該フォトレジスト層を現像・洗浄・
乾燥し取り除く工程と、 （ホ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法である。
作 用 本方法によればフォトリソ法を応用しているためパター
ンのライン幅は100μｍ以下が容易に形成でき、かつ焼
成前にレジスト層を除去するため、パターンの欠損、パ
ターン間残渣がなくなる。またフオトリソ層の凹所にペ
ーストを埋め込むためそのライン断面は、平坦となり10
0μｍ以下の細いラインと断面の平坦な導体パターンを
容易に得ることができる。
ンのライン幅は100μｍ以下が容易に形成でき、かつ焼
成前にレジスト層を除去するため、パターンの欠損、パ
ターン間残渣がなくなる。またフオトリソ層の凹所にペ
ーストを埋め込むためそのライン断面は、平坦となり10
0μｍ以下の細いラインと断面の平坦な導体パターンを
容易に得ることができる。
実施例 第１図（ａ）〜（ｈ）に本方法の際の各工程別の回路基
板の断面図の一例を示す。（ａ）はアルミナ基板１の上
にポジ型フォトレジストAZ−4903（ヘキストジャパン
製）２を15μｍ厚みでコートし90℃で30分間乾燥する。
（ｂ）は該アルミナ基板１上に導体パターン部分のみの
開口部３（60μｍ幅）と非開口部の100μｍを持つフォ
トマスク４を密着させ、フォトマスク４を介して紫外線
５を照射する。（ｃ）はポジ型フォトレジストの紫外線
の当たった部分を現像液AZ−312MFの希釈液で現像し、
純水で洗浄後、乾燥し凹所６を形成する。一方紫外線の
当てていない部分は、凹所の壁となりポジ型フォトレジ
スト層７を形成する。この後、（ｄ）はマスクを用いず
フォトレジスト全面に紫外線５を当てこのフォトレジス
ト層７を現像液に可溶性にしておく。
板の断面図の一例を示す。（ａ）はアルミナ基板１の上
にポジ型フォトレジストAZ−4903（ヘキストジャパン
製）２を15μｍ厚みでコートし90℃で30分間乾燥する。
（ｂ）は該アルミナ基板１上に導体パターン部分のみの
開口部３（60μｍ幅）と非開口部の100μｍを持つフォ
トマスク４を密着させ、フォトマスク４を介して紫外線
５を照射する。（ｃ）はポジ型フォトレジストの紫外線
の当たった部分を現像液AZ−312MFの希釈液で現像し、
純水で洗浄後、乾燥し凹所６を形成する。一方紫外線の
当てていない部分は、凹所の壁となりポジ型フォトレジ
スト層７を形成する。この後、（ｄ）はマスクを用いず
フォトレジスト全面に紫外線５を当てこのフォトレジス
ト層７を現像液に可溶性にしておく。
次に、（ｅ）は印刷機用のスキージ（図示せず）を用い
てスクリーンを用いず、Cuペースト８を凹所６に埋め込
み80℃で30分間乾燥した。（ｆ）はCuペースト８が、フ
ォトレジスト層７の凸所にも若干付着しているので、サ
ンドペーパーを用いて研磨して、除去した。（ｇ）はフ
ォトレジスト層７を現像して取り去り、洗浄・乾燥し、
アルミナ基板上にCuペーストのみの導体パターンをもつ
基板を得た。（ｈ）は該基板を窒素中で690℃で10分間
（Po2＝３〜5ppm）で焼成し約60μｍのライン幅を持つ
回路基板を作成した。
てスクリーンを用いず、Cuペースト８を凹所６に埋め込
み80℃で30分間乾燥した。（ｆ）はCuペースト８が、フ
ォトレジスト層７の凸所にも若干付着しているので、サ
ンドペーパーを用いて研磨して、除去した。（ｇ）はフ
ォトレジスト層７を現像して取り去り、洗浄・乾燥し、
アルミナ基板上にCuペーストのみの導体パターンをもつ
基板を得た。（ｈ）は該基板を窒素中で690℃で10分間
（Po2＝３〜5ppm）で焼成し約60μｍのライン幅を持つ
回路基板を作成した。
本発明は、フォトリソグラフィの手法を採用しているた
め導体パターンのライン幅100μｍ以下を容易に作るこ
とができる。また本発明の導体の断面形状は、レジスト
間に導体を埋め込むため、印刷法の際のライン断面形状
のようにラインの広がりやライン断面が凸状態になるこ
とがない。また、焼成前に不要なレジストを現像により
除去するため、パターン欠損、パターン間残渣の問題も
なく通常の導体ペーストと同様の条件でも焼成すること
ができる。
め導体パターンのライン幅100μｍ以下を容易に作るこ
とができる。また本発明の導体の断面形状は、レジスト
間に導体を埋め込むため、印刷法の際のライン断面形状
のようにラインの広がりやライン断面が凸状態になるこ
とがない。また、焼成前に不要なレジストを現像により
除去するため、パターン欠損、パターン間残渣の問題も
なく通常の導体ペーストと同様の条件でも焼成すること
ができる。
ハ．発明の効果 本発明は、従来スクリーン印刷法で得られたかった導体
パターン幅が100μｍ以下の細線でかつボンディングパ
ッド部の断面が平坦でラインの拡がりのない理想的な形
状が得られる。また本発明は、フォトリソグラフィの手
法を用いて安価に製造できる極めて優れた方法である。
パターン幅が100μｍ以下の細線でかつボンディングパ
ッド部の断面が平坦でラインの拡がりのない理想的な形
状が得られる。また本発明は、フォトリソグラフィの手
法を用いて安価に製造できる極めて優れた方法である。
第１図（ａ）〜（ｈ）は、本発明の一実施例の印刷手順
を示した断面図である。 １……基板、２……ポジ型フォトレジスト、３……フォ
トマスクの開口部、４……フォトマスク、５……紫外
線、６……凹所、７……凹所の壁となるフォトレジスト
層、８……Cuペースト。
を示した断面図である。 １……基板、２……ポジ型フォトレジスト、３……フォ
トマスクの開口部、４……フォトマスク、５……紫外
線、６……凹所、７……凹所の壁となるフォトレジスト
層、８……Cuペースト。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−137666（ＪＰ，Ａ)
Claims (1)
- 【請求項１】電子回路基板の導体パターンの形成におい
て、 （イ）基板上にポジ型フォトレジストを塗布し、開口部
が所定の導体パターン形状を持つフォトマスクを介して
該フォトレジスト層に紫外線を照射後、現像・洗浄・乾
燥し、導体パターンを埋め込むための凹所を形成する工
程と、 （ロ）該凹所の壁を形成しているフォトレジスト層に紫
外線照射する工程と、 （ハ）該凹所に導体ペーストを埋込み乾燥する工程と、 （ニ）前記（ロ）の該フォトレジスト層を現像・洗浄・
乾燥し取り除く工程と、 （ホ）導体ペーストを焼成して基板に焼付ける工程から
なることを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061847A JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061847A JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240996A JPH02240996A (ja) | 1990-09-25 |
| JPH0797697B2 true JPH0797697B2 (ja) | 1995-10-18 |
Family
ID=13182893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061847A Expired - Lifetime JPH0797697B2 (ja) | 1989-03-14 | 1989-03-14 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797697B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2769598B2 (ja) * | 1993-11-24 | 1998-06-25 | 株式会社住友金属エレクトロデバイス | 導体ペースト |
| CN100585772C (zh) * | 2003-07-08 | 2010-01-27 | 纳幕尔杜邦公司 | 采用接触印刷用厚膜膏填塞孔或槽的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137666A (en) * | 1976-05-13 | 1977-11-17 | Tokyo Shibaura Electric Co | Method of producing thick film circuit substrate |
-
1989
- 1989-03-14 JP JP1061847A patent/JPH0797697B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02240996A (ja) | 1990-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4174219A (en) | Method of making a negative exposure mask | |
| EP0083397B1 (en) | Methods of forming electronic microcircuits | |
| US5316894A (en) | Method of making printed wiring boards | |
| JPH0797697B2 (ja) | 回路基板の製造方法 | |
| JP2836616B2 (ja) | 導体配線パターンの形成方法 | |
| JPH0139236B2 (ja) | ||
| US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
| JPS62201444A (ja) | フオトマスクおよびその製造方法 | |
| SU938338A1 (ru) | Фотошаблон и способ его изготовлени | |
| JP3941989B2 (ja) | 厚膜パターン形成方法 | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| US5464725A (en) | Method of manufacturing a printed wiring board | |
| JPH01290291A (ja) | 印刷配線板の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS6341221B2 (ja) | ||
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPH02287354A (ja) | 導体パターンの形成方法 | |
| JPS5914550B2 (ja) | 微細加工方法 | |
| JPH05218641A (ja) | 印刷配線板の製造方法 | |
| JPS6231515B2 (ja) | ||
| JP2001024332A (ja) | 高密度ビルドアッププリント配線基板の製造方法 | |
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPH0458168B2 (ja) | ||
| JPH01321683A (ja) | 印刷配線板の製造方法 | |
| JPS636556A (ja) | 微細パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 14 |