JPS6231515B2 - - Google Patents
Info
- Publication number
- JPS6231515B2 JPS6231515B2 JP53105845A JP10584578A JPS6231515B2 JP S6231515 B2 JPS6231515 B2 JP S6231515B2 JP 53105845 A JP53105845 A JP 53105845A JP 10584578 A JP10584578 A JP 10584578A JP S6231515 B2 JPS6231515 B2 JP S6231515B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- paste
- photosensitive
- photosensitive film
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000003960 organic solvent Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 description 18
- 238000000576 coating method Methods 0.000 description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 239000011521 glass Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
Description
【発明の詳細な説明】
本発明は混成集積回路用で高密度に素子を実装
する多層回路基板の製造方法に関する。
する多層回路基板の製造方法に関する。
従来の厚膜印刷法で高密度実装基板の配線導体
を製造するときには、微細化限界は100μ幅とさ
れている。また、この限界に近い解像度を得るた
めには、印刷機、スクリーン、ペーストおよび印
刷条件等に高度な技術および高品質が要求され
る。
を製造するときには、微細化限界は100μ幅とさ
れている。また、この限界に近い解像度を得るた
めには、印刷機、スクリーン、ペーストおよび印
刷条件等に高度な技術および高品質が要求され
る。
また、厚膜印刷法においては極少量多品種の製
品を製造するときには、製品単位当りのスクリー
ンに付着するロス（loss）ペースト量の占める量
が多くなり、印刷のための準備に要する製品単位
当りの準備時間も長くなるという欠点を有する。
品を製造するときには、製品単位当りのスクリー
ンに付着するロス（loss）ペースト量の占める量
が多くなり、印刷のための準備に要する製品単位
当りの準備時間も長くなるという欠点を有する。
本発明の目的は高密度化のための微細な配線導
体を厚膜用導体ペーストで形成しかつ極少量多品
種生産でも製造のための準備時間を少なくして高
密度化した基板を製造するようにした高密度実装
基板の製造方法を提供することにある。
体を厚膜用導体ペーストで形成しかつ極少量多品
種生産でも製造のための準備時間を少なくして高
密度化した基板を製造するようにした高密度実装
基板の製造方法を提供することにある。
本発明の製造方法は、セラミツク基板の表面に
多層の導体回路を有する高密度実装基板の製造方
法において、 セラミツク基板の表面に感光性被膜を形成し所
望の配線部分のみを露光エツチングし前記感光性
被膜を除去する第１の工程と、 この第１の工程で形成された前記感光性被膜の
配線部分上に厚膜用導体ペーストを刷り込む第２
の工程と、 この第２の工程で形成された基板の表面に感光
性被膜を形成し所望の配線部分のみ露光エツチン
グし前記感光性被膜を除去する第３の工程と、 この第３の工程で形成された基板の所望配線部
以外に存在する厚膜用導体ペーストを有機溶剤で
洗い流す第４の工程と、 この第４の工程で形成された基板を焼成し所望
の配線パターンを焼き付ける第５の工程とから構
成されている。
多層の導体回路を有する高密度実装基板の製造方
法において、 セラミツク基板の表面に感光性被膜を形成し所
望の配線部分のみを露光エツチングし前記感光性
被膜を除去する第１の工程と、 この第１の工程で形成された前記感光性被膜の
配線部分上に厚膜用導体ペーストを刷り込む第２
の工程と、 この第２の工程で形成された基板の表面に感光
性被膜を形成し所望の配線部分のみ露光エツチン
グし前記感光性被膜を除去する第３の工程と、 この第３の工程で形成された基板の所望配線部
以外に存在する厚膜用導体ペーストを有機溶剤で
洗い流す第４の工程と、 この第４の工程で形成された基板を焼成し所望
の配線パターンを焼き付ける第５の工程とから構
成されている。
次に本発明の一実施例について図面を参照して
詳細に説明する。
詳細に説明する。
まず、所望の寸法精度および平面度に研摩加工
されたアルミナ磁器基板１、厚膜用金ペースト、
感光性被膜材料２および絶縁ペーストを用意す
る。第１図に示すように、アルミナ基板１の上に
感光性被膜２が形成される。次に第２図に示すよ
うに、所望配線パターン部３が取り除かれるよう
に感光性被膜が露光エツチングされる。エツチン
グされた部分３に硬い刃状のヘラ（以下ドクター
ブレードと称す）を用い第３図に示すように、厚
膜用金ペースト４が刷り込まれた後、第４図に示
すように、感光性被膜２が形成される。
されたアルミナ磁器基板１、厚膜用金ペースト、
感光性被膜材料２および絶縁ペーストを用意す
る。第１図に示すように、アルミナ基板１の上に
感光性被膜２が形成される。次に第２図に示すよ
うに、所望配線パターン部３が取り除かれるよう
に感光性被膜が露光エツチングされる。エツチン
グされた部分３に硬い刃状のヘラ（以下ドクター
ブレードと称す）を用い第３図に示すように、厚
膜用金ペースト４が刷り込まれた後、第４図に示
すように、感光性被膜２が形成される。
次に第５図および第６図に示されるように、所
望の配線パターン部の感光性被膜２が残るように
ガラスマスク６を介して露光エツチングされ、こ
の後、第７図に示されるように、感光性被膜上に
存在する、余分なペースト５が有機溶剤８で洗い
流される。
望の配線パターン部の感光性被膜２が残るように
ガラスマスク６を介して露光エツチングされ、こ
の後、第７図に示されるように、感光性被膜上に
存在する、余分なペースト５が有機溶剤８で洗い
流される。
この後焼成することにより第８図に示すよう
に、感光性被膜２と厚膜用金ペースト中の有機バ
インダーとが焼却され、かつ配線金パターン９が
焼き付けられる。
に、感光性被膜２と厚膜用金ペースト中の有機バ
インダーとが焼却され、かつ配線金パターン９が
焼き付けられる。
さらに、第９図に示すように、上部配線との接
続のためヴイアホール１１が明けられている絶縁
層１０が形成される。
続のためヴイアホール１１が明けられている絶縁
層１０が形成される。
次に、第１０図に示すように、感光性被膜が形
成される。
成される。
その後第１１図に示されているように、ヴイア
ホール１１が明けられている部分が取り除かれる
ように感光性被膜２が露光エツチングされる。
ホール１１が明けられている部分が取り除かれる
ように感光性被膜２が露光エツチングされる。
エツチングされた部分１１にヴイアホールを充
填する部材（以下ヴイアフイルと称す）を形成す
るため、ドクターブレードを用いて第１２図に示
すように厚膜用金ペースト４が刷り込まれる。そ
の上にさらに第１３図に示されるように、感光性
被膜が形成される。
填する部材（以下ヴイアフイルと称す）を形成す
るため、ドクターブレードを用いて第１２図に示
すように厚膜用金ペースト４が刷り込まれる。そ
の上にさらに第１３図に示されるように、感光性
被膜が形成される。
次に第１４図および第１５図に示すようにヴイ
アフイル部の感光性被膜２が残るようにガラスマ
スク６を介して露光エツチングされ、さらに第１
６図に示すように感光性被膜上に存在する余分な
ペースト５が有機溶剤で洗い流される。この後、
焼成することにより第１７図に示すように、感光
性被膜２と厚膜用金ペースト４中の有機バインダ
ーが焼却され、かつヴイアフイル部金パターン９
が焼き付けられる。
アフイル部の感光性被膜２が残るようにガラスマ
スク６を介して露光エツチングされ、さらに第１
６図に示すように感光性被膜上に存在する余分な
ペースト５が有機溶剤で洗い流される。この後、
焼成することにより第１７図に示すように、感光
性被膜２と厚膜用金ペースト４中の有機バインダ
ーが焼却され、かつヴイアフイル部金パターン９
が焼き付けられる。
第１８図に示すように、感光体被膜２が形成さ
れる。
れる。
第１９図に示すように、所望の上部配線パター
ン部が取り除かれるように感光性被膜２が露光エ
ツチングされ、第２０図に示すように、エツチン
グされた部分３にドクターブレードを用いて厚膜
用金ペースト４が刷り込まれる。
ン部が取り除かれるように感光性被膜２が露光エ
ツチングされ、第２０図に示すように、エツチン
グされた部分３にドクターブレードを用いて厚膜
用金ペースト４が刷り込まれる。
この後、第２１図に示されるように、感光性被
膜２が形成される。
膜２が形成される。
次に、第２２図および第２３図に示すように、
所望の上部配線部の感光性被膜２が残るようにガ
ラスマスク６を介して露光エツチングされる。
所望の上部配線部の感光性被膜２が残るようにガ
ラスマスク６を介して露光エツチングされる。
その後、第２４図に示されるように、感光性被
膜２上に存在する、余分なペースト５が有機溶剤
８で洗い流される。洗い流された後焼成すること
により第２５図に示すように、感光性被膜２と厚
膜用金ペースト４中の有機バインダーが焼却さ
れ、かつ上部配線部金パターン９が焼き付けられ
る。
膜２上に存在する、余分なペースト５が有機溶剤
８で洗い流される。洗い流された後焼成すること
により第２５図に示すように、感光性被膜２と厚
膜用金ペースト４中の有機バインダーが焼却さ
れ、かつ上部配線部金パターン９が焼き付けられ
る。
次に、第２６図に示すように、ICリード接続
部との接続のためのヴイアホールが明けられてい
る絶縁層２が形成され、その上部にIC接続のた
めのリードボンデイング部１２、チツプパツドボ
ンデイング部１３、電源パターン１４が形成され
る。
部との接続のためのヴイアホールが明けられてい
る絶縁層２が形成され、その上部にIC接続のた
めのリードボンデイング部１２、チツプパツドボ
ンデイング部１３、電源パターン１４が形成され
る。
本発明には、予め配線に必要な部分をエツチン
グ除去した感光性被膜のエツチング部分に導体ペ
ーストを刷り込み、さらに該配線部上にのみ感光
性被膜を形成し、刷り込み時に生じた余分なペー
ストを洗い流す方法を用いることにより高解像度
で低価格な高密度パツケージ用基板が製造できる
という効果がある。
グ除去した感光性被膜のエツチング部分に導体ペ
ーストを刷り込み、さらに該配線部上にのみ感光
性被膜を形成し、刷り込み時に生じた余分なペー
ストを洗い流す方法を用いることにより高解像度
で低価格な高密度パツケージ用基板が製造できる
という効果がある。
第１図から第２６図は本発明の一実施例の工程
を順次追つて示す断面図。 図において、１……アルミナ磁器基板、２……
感光性被膜、３……エツチング形成部分、４……
金ペースト、５……余分金ペースト、６……ガラ
スマスク、７……露光、８……有機溶剤、９……
配線用金導体、１０……上、下導体の絶縁用絶縁
層、１１……ヴイアホール、１２……リードボン
デイングパツド、１３……チツプパツドボンデイ
ング部、１４……電源パターン部。
を順次追つて示す断面図。 図において、１……アルミナ磁器基板、２……
感光性被膜、３……エツチング形成部分、４……
金ペースト、５……余分金ペースト、６……ガラ
スマスク、７……露光、８……有機溶剤、９……
配線用金導体、１０……上、下導体の絶縁用絶縁
層、１１……ヴイアホール、１２……リードボン
デイングパツド、１３……チツプパツドボンデイ
ング部、１４……電源パターン部。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基板の表面に多層の導体回路を有
する高密度実装基板の製造方法において、 セラミツク基板の表面に感光性被膜を形成し露
光エツチングにより所望の部分の前記感光性被膜
を除去する第１の工程と、 この第１の工程で除去された前記所望の部分に
厚膜用導体ペーストを刷り込む第２の工程と、 この第２の工程で形成された基板の表面に感光
性被膜を形成し露光エツチングにより前記所望の
部分と対向する部分以外の部分のこの感光性被膜
を除去する第３の工程と、 この第３の工程で形成された基板上を有機溶剤
で洗浄することにより前記感光性被膜上に存在す
る厚膜用導体ペーストを洗い流す第４の工程と、 この第４の工程で形成された基板を焼成し前記
所望の部分のペーストを配線パターンとして焼き
付ける第５の工程とを含む高密度実装基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584578A JPS5533063A (en) | 1978-08-29 | 1978-08-29 | Method of manufacturing high packing density mounted substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584578A JPS5533063A (en) | 1978-08-29 | 1978-08-29 | Method of manufacturing high packing density mounted substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5533063A JPS5533063A (en) | 1980-03-08 |
| JPS6231515B2 true JPS6231515B2 (ja) | 1987-07-08 |
Family
ID=14418345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10584578A Granted JPS5533063A (en) | 1978-08-29 | 1978-08-29 | Method of manufacturing high packing density mounted substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5533063A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60252374A (ja) * | 1984-05-29 | 1985-12-13 | Matsushita Electric Ind Co Ltd | カラ−画像形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297166A (en) * | 1976-02-10 | 1977-08-15 | Nippon Electric Co | Method of producing thick multilayer circuit substrate |
| JPS5365970A (en) * | 1976-11-26 | 1978-06-12 | Tokyo Shibaura Electric Co | Method of producing thick film circuit board |
-
1978
- 1978-08-29 JP JP10584578A patent/JPS5533063A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297166A (en) * | 1976-02-10 | 1977-08-15 | Nippon Electric Co | Method of producing thick multilayer circuit substrate |
| JPS5365970A (en) * | 1976-11-26 | 1978-06-12 | Tokyo Shibaura Electric Co | Method of producing thick film circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5533063A (en) | 1980-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173439B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP4505623B2 (ja) | 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 | |
| EP0361752A2 (en) | Selective solder formation on printed circuit boards | |
| US3700443A (en) | Flatpack lead positioning device | |
| JPH09312471A (ja) | 多層配線板及びその製造方法 | |
| JPS6231515B2 (ja) | ||
| JPH0653350A (ja) | 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置 | |
| US3816195A (en) | Method of making conductor plate with crossover | |
| JP2003264361A (ja) | 回路基板の製造方法 | |
| JP2002198637A (ja) | 回路基板およびその製法並びに回路基板装置 | |
| JPH0529752A (ja) | プリント配線板の製造方法 | |
| JP3669085B2 (ja) | 厚膜多層基板の製造方法 | |
| JPH06152104A (ja) | セラミック回路基板の製造方法 | |
| JP3941989B2 (ja) | 厚膜パターン形成方法 | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JPS6155796B2 (ja) | ||
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPS60211898A (ja) | 多層配線基板の製造方法 | |
| JPH04252094A (ja) | 電子部品の実装方法 | |
| JP2710492B2 (ja) | 多層印刷配線基板の製造方法 | |
| JPS5946439B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH0797697B2 (ja) | 回路基板の製造方法 | |
| JPS63150993A (ja) | プリント配線板の製造方法 | |
| JPH05267818A (ja) | 回路パターンの形成方法 |