JPH05267818A - 回路パターンの形成方法 - Google Patents
回路パターンの形成方法Info
- Publication number
- JPH05267818A JPH05267818A JP4093295A JP9329592A JPH05267818A JP H05267818 A JPH05267818 A JP H05267818A JP 4093295 A JP4093295 A JP 4093295A JP 9329592 A JP9329592 A JP 9329592A JP H05267818 A JPH05267818 A JP H05267818A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor layer
- resist film
- circuit board
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 フォトレジスト法を応用して高密度化及び高
精細度化を実現した回路パターンの形成方法を提供す
る。 【構成】 絶縁材料で形成された回路基板（２）の表面
に印刷によって第１の導体層（６２、６４）を形成する
工程と、前記第１の導体層を覆って前記回路基板の表面
に無電解めっきによって第２の導体層（８）を形成する
工程と、前記第２の導体層の表面に所定の回路パターン
（導体パターン１０）を成すエッチングレジスト膜（１
２）を形成する工程と、前記エッチングレジスト膜から
露出する前記第２の導体層を除去する工程と、前記エッ
チングレジスト膜を除去する工程とを備えたものであ
る。
精細度化を実現した回路パターンの形成方法を提供す
る。 【構成】 絶縁材料で形成された回路基板（２）の表面
に印刷によって第１の導体層（６２、６４）を形成する
工程と、前記第１の導体層を覆って前記回路基板の表面
に無電解めっきによって第２の導体層（８）を形成する
工程と、前記第２の導体層の表面に所定の回路パターン
（導体パターン１０）を成すエッチングレジスト膜（１
２）を形成する工程と、前記エッチングレジスト膜から
露出する前記第２の導体層を除去する工程と、前記エッ
チングレジスト膜を除去する工程とを備えたものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、多層導体を用いた回路
パターンの形成方法に関する。
パターンの形成方法に関する。
【０００２】
【従来の技術】従来、セラミック等の絶縁材料で形成さ
れた回路基板に銀ペースト等の導体を印刷することによ
り導体パターンを形成し、その上に銅めっきを施し、導
体パターンの導体抵抗を低減させた厚膜集積回路が実用
化されている。
れた回路基板に銀ペースト等の導体を印刷することによ
り導体パターンを形成し、その上に銅めっきを施し、導
体パターンの導体抵抗を低減させた厚膜集積回路が実用
化されている。
【０００３】
【発明が解決しようとする課題】ところで、このような
厚膜集積回路の利点として、導体ペースト中のガラス成
分を接着層として利用するため高い密着強度が得られ
る。一方、欠点としては、回路パターンが印刷法によっ
て形成されており、その印刷精度がパターン密度ないし
パターン精度に大きな影響を与える。この印刷による回
路パターンの形成は、高密度、高精度化に限界がある。
厚膜集積回路の利点として、導体ペースト中のガラス成
分を接着層として利用するため高い密着強度が得られ
る。一方、欠点としては、回路パターンが印刷法によっ
て形成されており、その印刷精度がパターン密度ないし
パターン精度に大きな影響を与える。この印刷による回
路パターンの形成は、高密度、高精度化に限界がある。
【０００４】そして、フォトレジスト法は、回路パター
ンの高密度化、高精細度化を図ることができることで知
られている。
ンの高密度化、高精細度化を図ることができることで知
られている。
【０００５】そこで、本発明は、フォトレジスト法を応
用して厚膜集積回路の高い密着強度をそのままにして高
密度化及び高精細度化を実現した回路パターンの形成方
法を提供することを目的とする。
用して厚膜集積回路の高い密着強度をそのままにして高
密度化及び高精細度化を実現した回路パターンの形成方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の回路パターンの
形成方法は、絶縁材料で形成された回路基板（２）の表
面に選択的に印刷によって第１の導体層（６２、６４）
を形成する工程と、前記第１の導体層を覆って前記回路
基板の表面に無電解めっきによって第２の導体層（８）
を形成する工程と、前記第２の導体層の表面に所定の回
路パターン（導体パターン１０）を成すエッチングレジ
スト膜（１２）を形成する工程と、前記エッチングレジ
スト膜から露出する前記第２の導体層を除去する工程
と、前記エッチングレジスト膜を除去する工程とを備え
たことを特徴とする。
形成方法は、絶縁材料で形成された回路基板（２）の表
面に選択的に印刷によって第１の導体層（６２、６４）
を形成する工程と、前記第１の導体層を覆って前記回路
基板の表面に無電解めっきによって第２の導体層（８）
を形成する工程と、前記第２の導体層の表面に所定の回
路パターン（導体パターン１０）を成すエッチングレジ
スト膜（１２）を形成する工程と、前記エッチングレジ
スト膜から露出する前記第２の導体層を除去する工程
と、前記エッチングレジスト膜を除去する工程とを備え
たことを特徴とする。
【０００７】
【作用】第１の導体層は、銀ペースト等で形成されるい
わゆる下地導体である。この下地導体は、例えば、電極
形成部、即ち、パッド部分に設置される。この下地導体
としての第１の導体層を形成した後、無電解めっきによ
って第２の導体層を選択的又は全面的に形成する。次
に、エッチングレジスト膜によって回路パターンを形成
する。即ち、エッチングレジスト膜によるパターンが回
路パターンを成すようにする。次に、エッチングレジス
ト膜から露出する第２の導体層をエッチング等の処理で
除去すると、エッチングレジスト膜で覆われた部分が回
路パターン、即ち、導体パターンとして残る。次に、エ
ッチングレジスト膜を除去すれば、第２の導体層からな
る回路パターンが形成され、第１の導体層は、第２の導
体層で被覆された状態で回路パターンの一部を成す。こ
のような工程を経て形成される回路パターンでは、高密
度及び高精細度を実現でき、しかも、第１及び第２の導
体層と回路基板との密着度を高めることができる。
わゆる下地導体である。この下地導体は、例えば、電極
形成部、即ち、パッド部分に設置される。この下地導体
としての第１の導体層を形成した後、無電解めっきによ
って第２の導体層を選択的又は全面的に形成する。次
に、エッチングレジスト膜によって回路パターンを形成
する。即ち、エッチングレジスト膜によるパターンが回
路パターンを成すようにする。次に、エッチングレジス
ト膜から露出する第２の導体層をエッチング等の処理で
除去すると、エッチングレジスト膜で覆われた部分が回
路パターン、即ち、導体パターンとして残る。次に、エ
ッチングレジスト膜を除去すれば、第２の導体層からな
る回路パターンが形成され、第１の導体層は、第２の導
体層で被覆された状態で回路パターンの一部を成す。こ
のような工程を経て形成される回路パターンでは、高密
度及び高精細度を実現でき、しかも、第１及び第２の導
体層と回路基板との密着度を高めることができる。
【０００８】
【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
【０００９】図１は、本発明の回路パターンの形成方法
によって形成された回路パターンの一例を示している。
図１の（Ａ）に示すように、アルミナ、セラミック等の
絶縁材料で形成された回路基板２には、任意の箇所に電
極形成部４Ａ、４Ｂが設定され、各電極形成部４Ａ、４
Ｂには銀等からなる第１の導体層６２、６４が設置され
ている。この導体層６２、６４は下地導体を成すもので
ある。この導体層６２、６４を覆って第２の導体層８が
設置され、電極形成部４Ａ、４Ｂ間には導体層６２、６
４及び導体層８を以て屈曲する導体パターン１０が形成
されている。
によって形成された回路パターンの一例を示している。
図１の（Ａ）に示すように、アルミナ、セラミック等の
絶縁材料で形成された回路基板２には、任意の箇所に電
極形成部４Ａ、４Ｂが設定され、各電極形成部４Ａ、４
Ｂには銀等からなる第１の導体層６２、６４が設置され
ている。この導体層６２、６４は下地導体を成すもので
ある。この導体層６２、６４を覆って第２の導体層８が
設置され、電極形成部４Ａ、４Ｂ間には導体層６２、６
４及び導体層８を以て屈曲する導体パターン１０が形成
されている。
【００１０】図１の（Ｂ）は、（Ａ）のＢ−Ｂ線断面を
示しており、電極形成部４Ａ、４Ｂには下地導体として
の導体層６２、６４が設置され、その上を全面的に覆う
とともに回路基板２の表面に導体層８が設置されてい
る。
示しており、電極形成部４Ａ、４Ｂには下地導体として
の導体層６２、６４が設置され、その上を全面的に覆う
とともに回路基板２の表面に導体層８が設置されてい
る。
【００１１】次に、図２は、本発明の回路パターンの形
成方法の一実施例を示している。図２の（Ａ）は、回路
パターンを形成すべき回路基板２及び導体パターン１０
の断面を示しており、この回路基板２は、アルミナ、セ
ラミック等の絶縁材料で形成する。
成方法の一実施例を示している。図２の（Ａ）は、回路
パターンを形成すべき回路基板２及び導体パターン１０
の断面を示しており、この回路基板２は、アルミナ、セ
ラミック等の絶縁材料で形成する。
【００１２】この回路基板２の表面を洗浄した後、その
表面に予め設定されている電極形成部４Ａ、４Ｂに下地
導体としての第１の導体層６２、６４を印刷によって形
成する。この導体層６２、６４は銀、白金等の導体ペー
ストを以て形成する。
表面に予め設定されている電極形成部４Ａ、４Ｂに下地
導体としての第１の導体層６２、６４を印刷によって形
成する。この導体層６２、６４は銀、白金等の導体ペー
ストを以て形成する。
【００１３】次に、回路基板２を無電解めっき液に浸漬
し、この実施例の場合には、図２の（Ｂ）に示すよう
に、導体層６２、６４の表面、導体層６２、６４から露
出する回路基板２の表面に全面的に無電解めっき処理に
よって表面導体である第２の導体層８を形成する。この
導体層８は、導体抵抗の低い金属、例えば、銅で形成す
る。
し、この実施例の場合には、図２の（Ｂ）に示すよう
に、導体層６２、６４の表面、導体層６２、６４から露
出する回路基板２の表面に全面的に無電解めっき処理に
よって表面導体である第２の導体層８を形成する。この
導体層８は、導体抵抗の低い金属、例えば、銅で形成す
る。
【００１４】このめっき処理の後、図２の（Ｃ）に示す
ように、洗浄を施した回路基板２の導体層８の表面にフ
ォトレジスト法により、エッチングレジスト膜１２を形
成する。このエッチングレジスト膜１２は、所望の回路
パターンを得るための処理であり、エッチングレジスト
膜１２で覆われた部分が導体パターンを成すようにす
る。そして、この場合、電極形成部４Ａ、４Ｂのエッチ
ングレジスト膜１２は、下地導体である導体層６２、６
４の形状と相似形でその面積を大きく設定し、その形成
エリア内に導体層６２、６４が包摂される範囲に形成す
る。
ように、洗浄を施した回路基板２の導体層８の表面にフ
ォトレジスト法により、エッチングレジスト膜１２を形
成する。このエッチングレジスト膜１２は、所望の回路
パターンを得るための処理であり、エッチングレジスト
膜１２で覆われた部分が導体パターンを成すようにす
る。そして、この場合、電極形成部４Ａ、４Ｂのエッチ
ングレジスト膜１２は、下地導体である導体層６２、６
４の形状と相似形でその面積を大きく設定し、その形成
エリア内に導体層６２、６４が包摂される範囲に形成す
る。
【００１５】このエッチングレジスト膜１２が乾燥した
後、エッチング液に回路基板２を浸漬し、図２の（Ｃ）
に示すように、エッチングレジスト膜１２から露出して
いる部分をエッチングによって除去する。このエッチン
グ処理は、エッチングレジスト膜１２以外の部分から回
路基板２の地肌が露出するまで行い、エッチングレジス
ト膜１２で被覆されていない導体層８を回路基板２から
確実に除去する。
後、エッチング液に回路基板２を浸漬し、図２の（Ｃ）
に示すように、エッチングレジスト膜１２から露出して
いる部分をエッチングによって除去する。このエッチン
グ処理は、エッチングレジスト膜１２以外の部分から回
路基板２の地肌が露出するまで行い、エッチングレジス
ト膜１２で被覆されていない導体層８を回路基板２から
確実に除去する。
【００１６】次に、エッチング液を除去、洗浄した後、
回路基板２を有機溶剤に浸漬して回路基板２からエッチ
ングレジスト膜１２を除去することにより、回路基板８
上に導体層８を露出させる。この結果、図１の（Ａ）及
び（Ｂ）に示すように、所望の回路パターンを有する厚
膜集積回路装置が得られる。
回路基板２を有機溶剤に浸漬して回路基板２からエッチ
ングレジスト膜１２を除去することにより、回路基板８
上に導体層８を露出させる。この結果、図１の（Ａ）及
び（Ｂ）に示すように、所望の回路パターンを有する厚
膜集積回路装置が得られる。
【００１７】以上説明したように、この回路パターンの
形成方法では、導体層６２、６４を覆う導体層８をめっ
き処理で形成し、その上にフォトレジスト法により、高
密度及び高精細度を以てエッチングレジスト膜１２を形
成し、このエッチングレジスト膜１２によって導体パタ
ーンを形成するので、導体層８で形成される導体パター
ンの高密度化及び高精細度化が図られる。そして、導体
層６２、６４は導体層８を以て表面、即ち、上面及び側
面部を確実に被覆でき、導体層６２、６４、８と回路基
板２との密着度を高めることができ、特に、半田付けの
際の耐マイグレーションを向上させることができる。
形成方法では、導体層６２、６４を覆う導体層８をめっ
き処理で形成し、その上にフォトレジスト法により、高
密度及び高精細度を以てエッチングレジスト膜１２を形
成し、このエッチングレジスト膜１２によって導体パタ
ーンを形成するので、導体層８で形成される導体パター
ンの高密度化及び高精細度化が図られる。そして、導体
層６２、６４は導体層８を以て表面、即ち、上面及び側
面部を確実に被覆でき、導体層６２、６４、８と回路基
板２との密着度を高めることができ、特に、半田付けの
際の耐マイグレーションを向上させることができる。
【００１８】なお、実施例では、無電解めっき処理を回
路基板２の表面に全面的に行って、導体層８を全面的に
形成したが、めっきレジスト膜の形成によって選択的に
導体層８を形成するようにしてもよい。
路基板２の表面に全面的に行って、導体層８を全面的に
形成したが、めっきレジスト膜の形成によって選択的に
導体層８を形成するようにしてもよい。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
高密度、高精細度を成す回路パターンを実現でき、しか
も、第１及び第２の導体層と回路基板との高密着度を実
現でき、耐マグレーションの向上を図ることができる。
高密度、高精細度を成す回路パターンを実現でき、しか
も、第１及び第２の導体層と回路基板との高密着度を実
現でき、耐マグレーションの向上を図ることができる。
【図１】本発明の回路パターンの形成方法によって形成
された回路パターンの一例を示し、（Ａ）はその平面
図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
された回路パターンの一例を示し、（Ａ）はその平面
図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。
【図２】本発明の回路パターンの形成方法の一実施例の
各工程を示す断面図である。
各工程を示す断面図である。
２ 回路基板 ８ 第２の導体層 １０ 導体パターン（回路パターン） １２ エッチングレジスト膜 ６２、６４ 第１の導体層
Claims (1)
- 【請求項１】 絶縁材料で形成された回路基板の表面に
選択的に印刷によって第１の導体層を形成する工程と、 前記第１の導体層を覆って前記回路基板の表面に無電解
めっきによって第２の導体層を形成する工程と、 前記第２の導体層の表面に所定の回路パターンを成すエ
ッチングレジスト膜を形成する工程と、 前記エッチングレジスト膜から露出する前記第２の導体
層を除去する工程と、 前記エッチングレジスト膜を除去する工程と、 を備えたことを特徴とする回路パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093295A JPH05267818A (ja) | 1992-03-18 | 1992-03-18 | 回路パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093295A JPH05267818A (ja) | 1992-03-18 | 1992-03-18 | 回路パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267818A true JPH05267818A (ja) | 1993-10-15 |
Family
ID=14078383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093295A Pending JPH05267818A (ja) | 1992-03-18 | 1992-03-18 | 回路パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267818A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982002076A1 (en) * | 1980-12-09 | 1982-06-24 | Fluidics Corp Bowles | Fluid flow control element and method |
| WO2015125621A1 (ja) * | 2014-02-24 | 2015-08-27 | 株式会社村田製作所 | 電子装置 |
-
1992
- 1992-03-18 JP JP4093295A patent/JPH05267818A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982002076A1 (en) * | 1980-12-09 | 1982-06-24 | Fluidics Corp Bowles | Fluid flow control element and method |
| WO2015125621A1 (ja) * | 2014-02-24 | 2015-08-27 | 株式会社村田製作所 | 電子装置 |
| JPWO2015125621A1 (ja) * | 2014-02-24 | 2017-03-30 | 株式会社村田製作所 | 電子装置 |
| US10418165B2 (en) | 2014-02-24 | 2019-09-17 | Murata Manufacturing Co., Ltd. | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581301A (en) | Additive adhesive based process for the manufacture of printed circuit boards | |
| JP4505623B2 (ja) | 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 | |
| JPH023317B2 (ja) | ||
| ATE82529T1 (de) | Verfahren zur herstellung mehrschichtiger halbleiterplatten. | |
| US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
| JPH05267818A (ja) | 回路パターンの形成方法 | |
| US4946709A (en) | Method for fabricating hybrid integrated circuit | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| JPS5815957B2 (ja) | 接点付プリント配線基板の製造方法 | |
| JPH02260592A (ja) | 回路基板 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH066031A (ja) | プリント配線板の製造方法 | |
| JPS5815955B2 (ja) | コンセイシユウセキカイロノ ドウデンロノケイセイホウホウ | |
| JPH01173778A (ja) | 低抗体付きプリント配線板の製造方法 | |
| JPH05267801A (ja) | 回路導体 | |
| JPH0137877B2 (ja) | ||
| JPH06112631A (ja) | 高周波回路基板及びその製造方法 | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| JP2710492B2 (ja) | 多層印刷配線基板の製造方法 | |
| JPS6031116B2 (ja) | 電気配線回路基板およびその製造方法 | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPS613494A (ja) | プリント板製造方法 | |
| JPH04152692A (ja) | プリント配線板の製造方法 | |
| JP2001044595A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040331 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040415 |