JPS59114889A - 導電体パタ−ンの形成方法 - Google Patents

導電体パタ−ンの形成方法

Info

Publication number
JPS59114889A
JPS59114889A JP22551982A JP22551982A JPS59114889A JP S59114889 A JPS59114889 A JP S59114889A JP 22551982 A JP22551982 A JP 22551982A JP 22551982 A JP22551982 A JP 22551982A JP S59114889 A JPS59114889 A JP S59114889A
Authority
JP
Japan
Prior art keywords
resin layer
conductive
photocurable resin
conductor pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22551982A
Other languages
English (en)
Inventor
義博 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22551982A priority Critical patent/JPS59114889A/ja
Publication of JPS59114889A publication Critical patent/JPS59114889A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は厚膜導電体パターンの形成方法に係りさらに具
体的には例えば混成集積回路基板上に配線パターンを形
成する際に用いて有効な導電体パターンの形成方法に関
するものである。
(b)  従来技術と問題点 従来、厚膜導電体パターンの形成には印刷技術が用いら
れてきた。ところがこのような印刷技術で例えば混成集
積回路基板上に配線パターンを形成する際には、基板上
に形成した素子面と印刷マスクとが接触することにより
、素子に損傷を与えたり、また印刷マスクが損傷を受け
て印刷マスクの寿命が短い等の欠点があった。
(C)  発明の目的 本発明は前述の点に鑑みなされたもので、印刷マスクを
用いることなく厚膜導電体パターンを形成し、もって素
子の損傷を防止するとともに低コスト化を可能とした導
電体パターンの形成方法の提供を目的とするものである
(d)  発明の構成 本発明による導電体パターンの形成方法は、基板上に金
属粉末を混合した導電性光硬化樹脂層を形成し、該光硬
化樹脂層を所定の光パターンで露光して該露光部分を選
択的に硬化させ、しかる後当該光硬化樹脂層の未露光部
分を洗浄除去することにより基板上に所定形状の導電性
樹脂層を形成するよう4にしたことを特徴とするもので
ある。
(e)発明の実施例 以下、本発明の実施例につき図面を参照して説明する。
第1図〜第3図は本発明を説明するための要部断面図で
順次に示した工程図である。まず第1図に示すように例
えば混成集積回路等の基板1表面に導電性光硬化樹脂l
−2を形成する。この導電性光硬化樹脂層2は金(Au
)、銀(Ag)、銅(Cu)あるいはアルミニウム(A
I)等の金属粉末を光硬化樹脂によく混合し、それを基
板1上にかけ流し、スピンナを用いて均一な層厚で塗布
したものである。なお前記光硬化樹脂は、印刷活字形成
用として既に一般市販されている樹脂であって、露光部
分は不水溶性を呈し、未露光部分は可水溶性となるもの
である。
次に第2図に示すように導電性光硬化樹脂層2上万から
所定パターンの光8を照射すると、導電性光硬化樹脂層
2の露光部分2aが硬化する。この際の露光は半導体素
子の製造工程で一般に使用されているノンコンタクト方
式の露光装置で行なっている。またそれ以外に、導電性
光硬化樹脂層2上万に微少間隔を介して露光マスクを配
置する方法を用いてもよい。しかる後、このような基板
1を例えば純水で洗浄すると、導電性光硬化樹脂層2の
露光部分2aを残して未露光部分が除去され、83図に
示すように基板l上に所定形状の導電性樹脂層2aが形
成されることとなる。
このように印刷マスクを用いないで基板上に厚膜導電体
パターンをきわめて容易に形成することができ、基板上
に形成された素子の損傷や印刷マスクの損傷が防止でき
、素子の高信頼化、工程の低コスト化が可能となる。
なお前述の実施例では混成集積回路基板上に導電体パタ
ーンを形成する場合について述べたが、それに限らず、
例えばプリント基板の形成等にも適用可能である。
(fJ  発明の効果 以上の説明から明らかなように、本発明によれば印刷マ
スクを用いることなく基板上に厚膜導電体ハターンを容
易に形成することができ、素子の高信性化ならびに工程
の低コスト化ができる利点を有し、その実用的効果は大
である。
【図面の簡単な説明】
第1図〜1ei88図は本発明による導電体パターンの
形成方法を説明するための要部断面図で順次に示した工
程図である。 図において、lは基板、2は導電性光硬化樹脂層、8は
光パターン、2aは導電性光硬化樹脂層の露光部分(導
電性樹脂層)をそれぞれ示す。 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 導電体パターンを形成すべき基板上に金属粉末を混合し
    た導電性光硬化樹脂層を形成し、該光硬化樹脂層を所定
    の光パターンで露光して該露光部分を選択的に硬化させ
    、しかる後、当該光硬化樹脂層の未露光部分を洗浄除去
    することにより基板上に所定形状の導電性樹脂層を形成
    するようにしたことを特徴とする導電体パターンの形成
    方法。
JP22551982A 1982-12-21 1982-12-21 導電体パタ−ンの形成方法 Pending JPS59114889A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22551982A JPS59114889A (ja) 1982-12-21 1982-12-21 導電体パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22551982A JPS59114889A (ja) 1982-12-21 1982-12-21 導電体パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS59114889A true JPS59114889A (ja) 1984-07-03

Family

ID=16830577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22551982A Pending JPS59114889A (ja) 1982-12-21 1982-12-21 導電体パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59114889A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260799A (ja) * 1984-06-05 1985-12-23 Kajima Corp 岩盤内低温貯蔵庫
JPS6361176U (ja) * 1986-10-09 1988-04-22
JPS63209191A (ja) * 1987-02-25 1988-08-30 松下電器産業株式会社 薄膜パタ−ン形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260799A (ja) * 1984-06-05 1985-12-23 Kajima Corp 岩盤内低温貯蔵庫
JPH0585433B2 (ja) * 1984-06-05 1993-12-07 Kajima Construction Corp
JPS6361176U (ja) * 1986-10-09 1988-04-22
JPH0514542Y2 (ja) * 1986-10-09 1993-04-19
JPS63209191A (ja) * 1987-02-25 1988-08-30 松下電器産業株式会社 薄膜パタ−ン形成方法

Similar Documents

Publication Publication Date Title
US3791858A (en) Method of forming multi-layer circuit panels
JP4505623B2 (ja) 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
US5739055A (en) Method for preparing a substrate for a semiconductor package
US5316894A (en) Method of making printed wiring boards
JPS59114889A (ja) 導電体パタ−ンの形成方法
KR100275372B1 (ko) 회로기판 제조방법
JPS61256789A (ja) プリント配線板製造方法
JPH05315732A (ja) 配線基板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH04318993A (ja) プリント配線板およびその製造方法
CN1123068C (zh) 引线框架制造方法
JP2500659B2 (ja) 印刷配線板の製造方法
JPH0354873B2 (ja)
JP2919423B2 (ja) 印刷配線板の製造方法
JPH03256393A (ja) プリント配線板の製造方法
JP3056865B2 (ja) プリント配線板の製造方法
JP2733375B2 (ja) プリント配線板およびその製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH0923054A (ja) プリント配線板の製造方法
SU375821A1 (ja)
JPS6334937A (ja) フイルムキヤリヤの製造方法
JPS61147595A (ja) 両面プリント配線基板の製造方法
JPH08213737A (ja) 導体形成方法
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板