JP4505623B2 - 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 - Google Patents

印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4505623B2
JP4505623B2 JP2002045113A JP2002045113A JP4505623B2 JP 4505623 B2 JP4505623 B2 JP 4505623B2 JP 2002045113 A JP2002045113 A JP 2002045113A JP 2002045113 A JP2002045113 A JP 2002045113A JP 4505623 B2 JP4505623 B2 JP 4505623B2
Authority
JP
Japan
Prior art keywords
hole
solder resist
circuit board
printed circuit
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002045113A
Other languages
English (en)
Other versions
JP2002368390A5 (ja
JP2002368390A (ja
Inventor
スン グ リー
スン シク チョ
ヨン イル キム
ヨン スーン チャン
ホ スン チョイ
サン チン コン
ヨン ファン キム
Original Assignee
エルジー イノテック カンパニー，リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2001-0051853A external-priority patent/KR100425728B1/ko
Application filed by エルジー イノテック カンパニー，リミティド filed Critical エルジー イノテック カンパニー，リミティド
Publication of JP2002368390A publication Critical patent/JP2002368390A/ja
Publication of JP2002368390A5 publication Critical patent/JP2002368390A5/ja
Application granted granted Critical
Publication of JP4505623B2 publication Critical patent/JP4505623B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法に関し、より詳細には、マスク(mask)により露出された印刷回路基板上のホールに、スクイズ(squeeze)を密着接触させることで絶縁材のソルダレジストを直接充填(plugging)するか、または、各回路パターン間をソルダレジストにより充填し得る、印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法に関する。
【０００２】
【従来の技術】
近時、技術の発達に伴って集積回路（ＩＣ）の集積度が益々高くなって高密度化されている。よって、集積回路を実装(mount)する印刷回路基板も高密度化が必然的に要求されており、その対策として、印刷回路基板を多層に形成した多層(multilayer)印刷回路基板が開発されている。
【０００３】
図６を参照して、こうした従来の多層印刷回路基板を説明すると、外部層１ａと内部層１ｂ間の回路パターンを電気的に連結するための導電体(conductive layer)１ｅがメッキされる複数の貫通ホール(through hole)１ｄ及びビアホール(via hole)１ｃが形成されている。
【０００４】
ここで、貫通ホール１ｄは、ビアホール１ｃに比べて相対的に大きい直径を有するもので、主にドリルのような機械的加工により形成されるが、工具の大きさや加工時における基板１の破損などを勘案すると、各貫通ホール１ｄ間の間隔を狭くすることができず、よって、基板の高密度化には制限がある。
【０００５】
それに対し、食刻(etching)工法のような化学的方法により直径の小さいビアホール１ｃを形成する場合は、それらビアホール１ｃ間の間隔を各貫通ホール１ｄ間の間隔よりも遥かに狭くすることが可能で、更に、各ビアホール１ｃの上方側またはそれらビアホール１ｃに近接した部分に回路パターンを形成することもできるため、印刷回路基板の高集積化及び小型化を図ることができる。
【０００６】
通常の場合、ビアホール１ｃの内周面には導電のための導電体１ｅが配設され、該導電体１ｅを外部の衝撃から保護すると共に異質物の付着を防止するためにスクリーン印刷法やローラコーティング法を利用してソルダレジストを塗布してある。
【０００７】
以下、図面を参照して前記各方法を利用した印刷回路基板のホール充填方法を説明する。
先ず図６及び図７を参照して、前記スクリーン印刷法を利用した印刷回路基板のホール充填方法を説明する。
【０００８】
基板１の上下両表面に回路パターン（以下、表面回路(surface circuit)と称する）１ａ、１ａが形成され、基板１の内部層(inner layer)にも回路パターン（以下、内部回路(internal circuit)と称する）１ｂ、１ｂが形成される。
【０００９】
そして、基板１には、表面回路１ａと内部回路１ｂとを導電体１ｅにより電気的に連結できるように複数のビアホール１ｃが形成され、両側の表面回路１ａ、１ａを導電体１ｅにより電気的に連結できるように複数の貫通ホール１ｄが形成される。
【００１０】
このような構成を有する印刷回路基板にスクリーン印刷法を利用してホールを充填する方法では、基板１をジグ(jig)（図示せず）に載置した後、基板１の上方側にメッシュ(mesh)のようなスクリーン(screen)２が、ある程度の距離を置いて設置される。
【００１１】
その後、スクリーン２の上面にソルダレジストＳＲを塗布し、スクイズ(squeeze)３を図６の矢印方向に押すと、ソルダレジストＳＲがスクリーン２の孔２ａを通過して基板１のビアホール１ｃ及び貫通ホール１ｄに充填される。
【００１２】
このとき、スクリーン２は、複数個の細線(fine wire)２ｂを相互交錯するように織造してメッシュ形態に形成したもので、＃１１０スクリーンの細線直径はほぼ０．０８ｍｍ、＃６００スクリーンの細線直径は０．０４５ｍｍであるので、現在の超小型ビアホールの直径が０．１〜０．１５ｍｍであることを勘案しても、通常、細線２ｂの直径はビアホール１ｃの直径よりも約１／２になって、図７に示すように、細線２ｂが掛けられる部位ではビアホール１ｃの一部が隠れるようになる。
【００１３】
特に、細線２ｂ、２ｂが交差する部位ではビアホール１ｃの相当部分が隠れるので、ソルダレジストＳＲを充分に充填することができないという問題点がある。
【００１４】
また、ソルダレジストＳＲがスクリーン２を介して塗布されるので、表面回路１ａ間の空間１ｆに塗布されるソルダレジストＳＲが表面回路１ａを完全に覆う形になるので、後続する研磨工程において、表面回路１ａを露出させるためにソルダレジストＳＲを除去することが容易でなく、ブラッシュなどを利用してソルダレジストＳＲを除去する場合、表面回路１ａに損傷が発生するという問題がある。
【００１５】
一方、ローラコーティング法を利用した従来印刷回路基板のホール充填方法においては、図８（Ａ）（Ｂ）に示すように、上方側ローラ４ａ及び下方側ローラ４ｂにソルダレジストＳＲを供給しながら、それらローラ４ａ、４ｂ間に基板１を通過させて各ローラ４ａ、４ｂに付いたソルダレジストＳＲが基板１に移されて塗布される。
【００１６】
然し、このような従来技術によるローラコーティング法では、各ローラ４ａ、４ｂの外周面に溝(groove)（図示せず）を形成してソルダレジストＳＲを充填させて塗布するようにしているが、相対的にソルダレジストＳＲの量の少ない突出部位(projecting portion)５がビアホール１ｃに接接触する場合は、該ビアホール１ｃに充分な量のソルダレジストＳＲが充填されない問題点がある。
【００１７】
更に、前記スクリーン印刷法は、基板１上にスクリーン２を載置した後、該スクリーン２に塗布されたソルダレジストＳＲをスクイズ３により押して基板１のビアホール１ｃや貫通ホール１ｄに塗布するもので、また、前記ローラコーティング法は、各ローラ４ａ、４ｂにソルダレジストＳＲを付けて基板１のビアホール１ｃや貫通ホール１ｄに塗布させる方法であって、それらの方法によりビアホール１ｃや貫通ホール１ｄにソルダレジストＳＲが充填されても、該ソルダレジストＳＲの内部には気泡(air bubble)が残留するようになり、集積回路（未図示）の実装時、高熱により前記気泡が外部に排出されながら周辺の回路パターン、ソルダレジスト及び集積回路までも破損させるだけでなく、集積回路と前記気泡が残留される基板間の熱膨張係数(coefficient of heat expansion)が相異するため、集積回路から高熱が発生する際に基板の破損が危惧される。
【００１８】
このような問題点を解決するために、本出願人は「真空を利用した印刷回路基板の製造方法」を大韓民国特許庁に２０００年４月１１日付（特許出願番号２０００−１９０４５号）として特許出願し、同一発明を米国特許出願第０９／８３２１２２として出願しており、その内容は、基板のビアホールにソルダレジストを塗布した後、基板を真空雰囲気に露出させてビアホール内部の空気を外部に排出させると同時にビアホールの内部をソルダレジストにより充填する方法であって、ビアホール内部に残留する気泡を全て除去して、ビアホールの内部にソルダレジストを效果的に充填することができるという効果がある。
【００１９】
【発明が解決しようとする課題】
然るに、従来真空を利用した印刷回路基板の製造方法においては、真空装置を必要とするために製造費用が上昇すると共に、真空雰囲気下で露出及び充填作業を反復して行うべきであるため、製造時間が長くなり生産性が低下するという問題がある。
【００２０】
本発明は、このような従来技術の問題点に鑑みてなされるもので、印刷回路基板のビアホールや貫通ホールに、絶縁材のソルダレジストを円滑に充填し得る、印刷回路基板のホール充填装置及びその方法を提供することを目的とする。
【００２１】
そして、本発明の他の目的は、各回路パターン間の空間に回路パターンの高さほどだけにソルダレジストを塗布して充填すると同時に、回路パターンに塗布されるソルダレジストを最小化し得る、印刷回路基板のホール充填装置及びその方法を提供することである。
【００２２】
本発明の更に他の目的は、基板のビアホール、貫通ホールまたは回路パターン間の空間に充填されたソルダレジストの内部に気泡が残留することを防止し得る、印刷回路基板のホール充填装置及びその方法を提供することである。
本発明の更に他の目的は、基板のビアホール、貫通ホールまたは回路パターン間の空間にソルダレジストを充分に充填しながらも気泡の残留を抑制して集積回路や基板の破損を防止し得る、印刷回路基板の製造方法を提供することである。
【００２３】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る印刷回路基板のホール充填方法は、表面に形成された回路パターンと内部に形成された回路パターンとを電気的に接続するビアホールが形成された印刷回路基板において、スクイズを前記基板の表面に直接接触させることで絶縁材を前記ビアホールに充填することを特徴とする。
【００２４】
請求項１に記載の本発明は、上下両表面に所定間隔を有して形成される表面回路パターン及び内部に形成される内部回路パターンがそれぞれ具備され、前記表面回路パターンと内部回路パターンとを電気的に連結させるか、または、前記表面回路パターンを相互に電気的に接続するホールを備えて形成される印刷回路基板において、前記スクイズを前記各ホールの上面に密着接触した状態で移動させて前記ホールの内部の一部を前記ソルダレジスト又は絶縁樹脂で充填する第１充填段階と、前記スクイズを前記ホールの上面に密着した状態で移動させて、前記ホールの内部の全部を前記ソルダレジストまたは絶縁樹脂で完全に充填する第２充填段階とを含み、スクイズが前記表面回路パターンの上面に密着接触した状態で移動して、前記表面回路パターン間の空間にソルダレジストまたは絶縁樹脂を前記表面回路パターンにより突出されないように充填し、前記スクイズを前記各ホールの上面に密着接触した状態で移動させて、それらホールの内部に前記ソルダレジストまたは絶縁樹脂を充填することを特徴とする印刷回路基板のホールまたは回路パターン充填方法を要旨とする。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明に係る印刷回路基板のホール充填装置は、図１に示すように、基板１上に載置された状態でビアホール１ｃ、貫通ホール１ｄ及び表面回路１ａを選択的に露出させるように開口部１１の形成されたマスク１０と、該マスク１０により露出された基板１の露出部に直接接触して絶縁材のソルダレジストＳＲを塗布する加圧手段(squeezing means)であるスクイズ(squeeze)２０と、により構成されている。ここで、印刷回路基板１は図６と同様に形成されているので説明を省略する。
【００２６】
そして、マスク１０は、スクイズ２０を加圧する時に発生する応力に対応できるように、所定張力を有する金属材料で形成することが好ましいが、必要によっては、繊維材と樹脂材とを混合した複合材料、若しくは、フィルム型部材で成形することもできる。
【００２７】
また、マスク１０は、基板１のビアホール１ｃや貫通ホール１ｄ中の露出すべき部位をレーザーなどで切断加工して形成された開口部(opening portion)１１と、該開口部１１外の領域であって開かれていない遮蔽部１２とにより形成されている。
以下、このように構成されたホール充填装置を利用した本発明に係る印刷回路基板のホール充填方法の第１実施形態を説明する。
【００２８】
図２に示すように、基板１の両側表面に表面回路１ａ、１ａがそれぞれ独立に形成され、基板１の内部に内部回路１ｂ、１ｂが２層構造に形成されて、全体的に４層構造の回路パターンを具備する基板の場合、ビアホール１ｃ及び貫通ホール１ｄには導電のための金属層の導電体１ｅが具備されており、該導電体１ｅを保護するために該導電体１ｅの表面にソルダレジストＳＲが塗布される。
そのために、先ず、基板１のビアホール１ｃが露出されるようにマスク１０の開口部１１をビアホール１ｃに対応させて、マスク１０を基板１の上面に載置する。
【００２９】
図１において、破線で表示した符号６は、開口部１１に対応する基板１の回路領域６であるので、該回路領域６のビアホール１ｃは、開口部１１により露出され、その他の領域は遮蔽部１２により遮蔽される。
次いで、マスク１０の上面にソルダレジストＳＲを塗布した状態で、スクイズ２０を下降させると、該スクイズ２０がマスク１０に接触し、スクイズ２０を更に下降させると、該スクイズ２０は先端部が撓みながらマスク１０に密着する。
【００３０】
次いで、スクイズ２０を図２の矢印方向に移動させると、ソルダレジストＳＲがビアホール１ｃ内に充填される。
即ち、スクイズ２０の下方端が、マスク１０の遮蔽部１２の表面を通過しながらその上面のソルダレジストＳＲを押出し、次いで、スクイズ２０がマスク１０の開口部１１に位置される基板１の上面と再び接触しながら進行して、その上面に配置されたソルダレジストＳＲを押してビアホール１ｃに充填する。
【００３１】
このとき、スクイズ２０の先端部が撓んだ状態で基板１の表面に接触するので、ソルダレジストＳＲは、図３に示すように、スクイズ２０の垂直分力（Ｆｙ）と水平分力（Ｆｘ）との合力（Ｆ）が下方向に作用して、ビアホール１ｃ内の図面上の左側から右側に順次的に充填されるので、ビアホール１ｃ内の空気はスクイズ２０がソルダレジストＳＲを押す力により図示するように側方へ排出されて除去される。
【００３２】
次いで、ビアホール１ｃに対するソルダレジストＳＲの充填工程が終了すると、マスク１０を取外し、スクリーン印刷法やローラコーティング法を施して貫通ホール１ｄにもソルダレジストＳＲを充填する。これは、上述したように貫通ホール１ｄはビアホール１ｃよりも直径が大きいので、前記スクリーン印刷法やローラコーティング法でもソルダレジストＳＲを円滑に充填することができるからである。
【００３３】
次いで、ソルダレジストＳＲを塗布した基板１の上面にビアホール１ｃ及び貫通ホール１ｄを全て露出させるマスク１０を当て、光を照射してソルダレジストＳＲの露出部位だけを硬化させた後、マスク１０を取外して硬化されてないソルダレジストＳＲを現像、除去した後、研削機械(grinder)（図示せず）により基板１を研削する後続作業を行って印刷回路基板の製造を終了する。
【００３４】
一方、貫通ホール１ｄもビアホール１ｃと同様に、貫通ホール１ｄだけを露出させるために別途製作されたマスク（未図示）を利用してソルダレジストＳＲを充填することも可能で、このときにも、スクイズ２０を基板１の上面に接触させてソルダレジストＳＲを押出しながら充填することが好ましい。
【００３５】
また、場合によっては、網状に形成されてソルダレジストが具備されたスクリーンをスクイズ２０と基板１間に介在させて充填するスクリーン印刷法や、ソルダレジストの付いたローラ間に基板を通過させるローラコーティング法を使用することもできるが、このように貫通ホール１ｄを露出させるマスク１０を付加的に利用する場合は、ビアホール１ｃと貫通ホール１ｄ間のようにソルダレジストＳＲを塗布する必要のない部位に予めマスク１０を利用してソルダレジストＳＲが塗布されることを遮断することで、印刷回路基板の量産時、ソルダレジストＳＲの浪費を防止することができる。
【００３６】
そして、本発明に係る印刷回路基板のホール充填方法の第２実施形態においては、図４及び図５に示すように、スクイズを１回移動してビアホールや貫通ホールにソルダレジストを充填する第１実施形態とは異なって、ビアホールのように直径は小さいが深さが深くて、スクイズを１回移動させてもソルダレジストがホールに完全に充填されない場合に、スクイズを少なくとも２回以上移動させてホールにソルダレジストを充分に充填する方法である。
【００３７】
先ず、図４に示すように、ソルダレジストＳＲを塗布する領域と塗布しない領域とを区分するマスク１０を印刷回路基板１上に位置させた後、スクイズ２０を印刷回路基板１の表面に直接接触させると、スクイズ２０は自体弾力によりやや撓みながら表面回路パターン１ａに密着して接触する。
次いで、ソルダレジストＳＲを印刷回路基板１の表面に塗布した後、スクイズ２０を矢印方向に移動させて第１充填段階を行うと、ソルダレジストＳＲは、図４に示すように、表面回路パターン１ａ間の空間に塗布されながら充填される。
【００３８】
このようにスクイズ２０が表面回路パターン１ａに密着接触して移動すると、表面回路パターン１ａ間の空間１ｆに充填されるソルダレジストＳＲの塗布高さは回路パターンの表面より高く突出されない。且つ、このとき、ビアホール１ｃの入口側の直径が小さく、深さが表面回路パターン１ａの厚さよりも約３倍以上深い場合は、スクイズ２０の進行速度によってソルダレジストＳＲがビアホール１ｃ内に完全に充填されずに、図４に示すように約１／２程度だけ充填される。
【００３９】
次いで、スクイズ２０を元の位置に復帰させた後、図５に示すように、前記第１充填段階と同一方向に移動させるか、または、スクイズ２０を元の位置に復帰させずに直ちに前記第１充填段階とは反対方向に移動させながらソルダレジストＳＲを更に１回塗布すると、ソルダレジストＳＲがビアホール１ｃに完全に充填される。
【００４０】
次いで、マスク１０を除去し、通常の方法により貫通ホール１ｄにソルダレジストＳＲを充填するか、または、貫通ホール１ｄにソルダレジストＳＲを充填するのと同時に、表面回路パターン１ａ及びビアホール１ｃの上部にも追加塗布して露出された回路パターン１ｃを保護した後、乾燥、研磨などの後続工程を実施する。
【００４１】
また、このような２回のビアホール充填過程において、各充填段階の中間に印刷回路基板を真空雰囲気に露出させることで、ソルダレジストの内部に包含された気泡を除去する工程を追加することもできる。
また、本発明に係る印刷回路基板のホール充填方法の第３実施形態として、ビアホールにソルダレジストを充填した後貫通ホールにソルダレジストを充填する第１実施形態とは異なって、先に貫通ホールにソルダレジストを充填した後、ビアホールにソルダレジストを充填することもできる。
【００４２】
即ち、印刷回路基板の中央部に形成されたビアホールをマスキングした後、外郭の貫通ホールを露出させた状態で、シルクスクリーンを利用して貫通ホールにソルダレジストを充填させ、その後、マスキングを除去して、別途のマスキングを利用せずにビアホールにソルダレジストを充填する。
ここで、貫通ホールにソルダレジストを充填するときは、スクイズが印刷回路基板の表面に接触しないため、貫通ホールの周囲にはソルダレジストがふっくらと盛り上るので、それをビアホール充填の前後で平坦化工程を施して平らに形成することが好ましい。
【００４３】
このように前記基板に直接接触するスクイズを利用してソルダレジストをビアホールや貫通ホールに充填することができるので、それらホールにソルダレジストを充分に充填することが可能で、また、真空法のような複雑な工程を施さなくても気泡の残留を抑制することができるので、集積回路の実装時や作動時に気泡による集積回路及び印刷回路基板の破損を未然に防止して、基板の信頼性を高めると共に、印刷回路基板の製造時間を短縮して生産性を向上することができる。
【００４４】
特に、ビアホールのように直径が小さい場合、スクリーン印刷法やローラコーティング法を利用してソルダレジストを塗布すると、スクリーンやローラの突出部分によってビアホールが隠れてソルダレジストが充分に充填されないが、本発明のようにスクイズを基板に直接接触してソルダレジストを充填すると、各ビアホール毎にソルダレジストを充分に充填することができる。
【００４５】
また、スクイズを印刷回路基板に密着接触させてソルダレジストを塗布するので、該ソルダレジスト内に含まれた空気がホールに残留することを防止すると共に、ホールの内部と回路パターン間の空間を１回の工程で同時に充填することができる。
【００４６】
なお、本発明の各実施形態においては、充填される絶縁材の材料をソルダレジストＳＲに限定して説明したが、その他にも、エポキシ樹脂、導電性ペースト、ソルダペーストなども利用することが可能で、引いては粘弾性を有して印刷回路基板の製造に通常に用いられる材料であれば全てが可能である。
【００４７】
【発明の効果】
以上説明したように、本発明に係る印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法においては、ビアホール及び貫通ホールが形成された基板上にソルダレジストを塗布する部位を選択的に露出させるマスクを載置した後、スクイズを前記露出部位に直接接触させてソルダレジストを前記ビアホールや貫通ホールに充填するため、直径の小さなホールにもソルダレジストを容易に充填することが可能で、また、充填過程で気泡が残留しないため、集積回路の実装時や作動時に、前記気泡による集積回路及び基板の破損を未然に防止し得るという効果がある。
【００４８】
また、ビアホールや貫通ホールの周辺以外の部位にはソルダレジストが塗布されないため、ソルダレジストの無駄な消費を防止し得るという効果がある。
更に、基板の表面に研磨工程を施す場合、表面回路の上面にはソルダレジストが塗布されないか、或いは、塗布されても塗布量が微量で厚さも非常に薄いので、研磨工程が容易で、研磨工程による表面回路の損傷も最小限にできるとの効果を奏する。
【００４９】
更に、回路パターンのパッド端子に金メッキを施すとき、パッドの上方端だけに金メッキを施す２次元金メッキを施すので、回路パターンの幅及び間隔を精密に形成し得るという効果がある。
【図面の簡単な説明】
【図１】 本発明に係る印刷回路基板のホール充填装置を示した斜視図である。
【図２】 本発明に係る印刷回路基板のホール充填方法の第１実施形態を示した縦断面図である。
【図３】 本発明に係る印刷回路基板のホール充填状態を示した詳細図である。
【図４】 本発明に係る印刷回路基板のホール充填方法の第２実施形態を示した１／２縦断面図である。
【図５】 本発明に係る印刷回路基板のホール充填方法の第２実施形態のを示した２／２縦断面図である。
【図６】 従来スクリーン印刷法を利用した印刷回路基板のホール充填方法を示した縦断面図である。
【図７】 従来スクリーン印刷法を利用した印刷回路基板のホール充填過程を示した概略平面図である。
【図８】 従来ローラコーティング法を利用した印刷回路基板のホール充填方法を示したもので、（Ａ）は縦断面図、（Ｂ）は拡大詳細図である。
【符号の説明】
１…基板
１ａ…表面回路
１ｂ…内部回路
１ｃ…ビアホール
１ｄ…貫通ホール
１０…マスク
１１…開口部
１２…遮蔽部
２０…スクイズ
ＳＲ…ソルダレジスト

Claims (5)

  1. 上下両表面に所定間隔を有して形成される表面回路パターン及び内部に形成される内部回路パターンがそれぞれ具備され、前記表面回路パターンと内部回路パターンとを電気的に連結させるか、または、前記表面回路パターンを相互に電気的に接続するホールを備えて形成される印刷回路基板において、
    スクイズを前記各ホールの上面に密着接触した状態で移動させて前記ホールの内部の一部をソルダレジスト又は絶縁樹脂で充填する第１充填段階と、前記スクイズを前記ホールの上面に密着した状態で移動させて、前記ホールの内部の全部を前記ソルダレジストまたは絶縁樹脂で完全に充填する第２充填段階とを含み、
    スクイズが前記表面回路パターンの上面に密着接触した状態で移動して、前記表面回路パターン間の空間にソルダレジストまたは絶縁樹脂を前記表面回路パターンにより突出されないように充填し、
    前記スクイズを前記各ホールの上面に密着接触した状態で移動させて、それらホールの内部に前記ソルダレジストまたは絶縁樹脂を充填することを特徴とする印刷回路基板のホールまたは回路パターン充填方法。
  2. 前記第２充填段階では、前記スクイズを前記第１充填段階とは反対方向に移動させながら前記ソルダレジストまたは絶縁樹脂を前記ホールに充填することを特徴とする請求項１記載の印刷回路基板のホールまたは回路パターン充填方法。
  3. 前記第２充填段階では、前記スクイズを前記第１充填段階と同一方向に移動させながら前記ソルダレジストまたは絶縁樹脂を前記ホールに充填することを特徴とする請求項１記載の印刷回路基板のホールまたは回路パターン充填方法。
  4. 前記印刷回路基板の表面に決まった間隔を有して形成される複数の回路パターン、複数の回路パターンの間の空間及びホールを露出させるマスクにより露出された領域にだけ前記ソルダレジストまたは絶縁樹脂を塗布することを特徴とする請求項１記載の印刷回路基板のホールまたは回路パターン充填方法。
  5. 前記表面回路パターン間の空間に充填される前記ソルダレジストまたは絶縁樹脂は、前記回路パターンの上面と同一高さに充填されることを特徴とする請求項１記載の印刷回路基板のホールまたは回路パターン充填方法。
JP2002045113A 2001-06-07 2002-02-21 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 Expired - Fee Related JP4505623B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010031752 2001-06-07
KR2001-051853 2001-08-27
KR2001-031752 2001-08-27
KR10-2001-0051853A KR100425728B1 (ko) 2001-06-07 2001-08-27 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법

Publications (3)

Publication Number Publication Date
JP2002368390A JP2002368390A (ja) 2002-12-20
JP2002368390A5 JP2002368390A5 (ja) 2005-08-25
JP4505623B2 true JP4505623B2 (ja) 2010-07-21

Family

ID=26639129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045113A Expired - Fee Related JP4505623B2 (ja) 2001-06-07 2002-02-21 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法

Country Status (4)

Country Link
US (2) US6954985B2 (ja)
JP (1) JP4505623B2 (ja)
CN (1) CN1225952C (ja)
TW (1) TW552832B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3690378B2 (ja) * 2002-07-26 2005-08-31 株式会社 日立ディスプレイズ 表示装置
US7231688B2 (en) * 2002-10-18 2007-06-19 Panasonic Corporation Of North America Dirt cup for vacuum cleaner
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US7309943B2 (en) * 2003-09-08 2007-12-18 New Scale Technologies, Inc. Mechanism comprised of ultrasonic lead screw motor
US6940209B2 (en) * 2003-09-08 2005-09-06 New Scale Technologies Ultrasonic lead screw motor
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
CN101170897B (zh) * 2007-11-21 2010-06-09 健鼎（无锡）电子有限公司 用于安装电子组件的无空洞安装方法
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
JP5419514B2 (ja) * 2009-03-30 2014-02-19 太陽ホールディングス株式会社 穴埋め用樹脂組成物及びこの樹脂組成物を充填したプリント配線板
US20120279774A1 (en) * 2009-11-27 2012-11-08 Bae Systems Plc Circuit board
KR101089923B1 (ko) 2009-12-01 2011-12-05 삼성전기주식회사 인쇄회로기판의 제조방법
CN102036510B (zh) * 2010-12-28 2012-07-04 东莞生益电子有限公司 Pcb板的控深塞孔方法
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
CN102162991A (zh) * 2011-04-02 2011-08-24 深南电路有限公司 阻焊曝光底片及线路板制作工艺
CN103002672B (zh) * 2012-12-04 2017-07-07 南昌欧菲光科技有限公司 一种基材的塞孔装置及其应用
US8960934B2 (en) 2013-04-08 2015-02-24 Samsung Electronics Co., Ltd. Refrigerator and method of manufacturing the same
CN103415164B (zh) * 2013-08-30 2016-04-27 武汉七零九印制板科技有限公司 一种PCB板孔径大于1.0mm过孔油墨塞孔的方法
CN103517564B (zh) * 2013-11-08 2016-04-20 东莞生益电子有限公司 电路板制作中的塞孔方法
CN106550550A (zh) * 2016-10-26 2017-03-29 广东骏亚电子科技股份有限公司 一种防焊单面开窗过孔制作方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN107413585B (zh) * 2017-08-03 2023-11-10 深圳镭华科技有限公司 一种线路板阻焊剂涂覆装置
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
CN111972052B (zh) * 2018-04-12 2024-02-06 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN109257885B (zh) * 2018-10-31 2020-03-27 广州兴森快捷电路科技有限公司 线路板塞孔方法及线路板塞孔设备
JP7435595B2 (ja) 2019-03-27 2024-02-21 味の素株式会社 印刷方法、並びに、穴埋め基板及び回路基板の製造方法
CN110392491B (zh) * 2019-07-26 2021-06-04 生益电子股份有限公司 一种防止盲孔内残留油墨的pcb阻焊制作方法
CN110602894B (zh) * 2019-08-26 2021-07-23 江门崇达电路技术有限公司 一种提高线路板丝印阻焊效率的方法
CN113163604B (zh) * 2021-04-21 2023-07-07 深圳市祺利电子有限公司 一种电路板阻焊塞孔制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506004A (en) * 1982-04-01 1985-03-19 Sullivan Donald F Printed wiring board
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPS6293999A (ja) * 1985-10-19 1987-04-30 大日本スクリ−ン製造株式会社 プリント基板のスル−ホ−ル穴埋め方法
JPH0278293A (ja) * 1988-09-14 1990-03-19 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JPH02230792A (ja) * 1989-03-03 1990-09-13 Cmk Corp プリント配線板の製造方法におけるソルダランドの形成方法
JPH0349293A (ja) * 1989-07-17 1991-03-04 Toshiba Corp 配線基板用印刷装置
JPH0494592A (ja) * 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
JPH0786727A (ja) 1993-09-20 1995-03-31 Ibiden Co Ltd プリント配線板及びその製造方法
JPH07162132A (ja) 1993-12-07 1995-06-23 Rohm Co Ltd 絶縁層の形成方法
US5591353A (en) * 1994-08-18 1997-01-07 Texas Instruments Incorporated Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method
JPH10215066A (ja) * 1997-01-28 1998-08-11 Ibiden Co Ltd プリント配線板の製造方法
US6272745B1 (en) * 1997-03-14 2001-08-14 Photo Print Electronics Gmbh Methods for the production of printed circuit boards with through-platings
JPH11145592A (ja) 1997-11-11 1999-05-28 Sumitomo Metal Smi Electron Devices Inc 回路基板のスルーホール充填方法
JP2000059010A (ja) * 1998-08-03 2000-02-25 Nippon Carbide Ind Co Inc プリント配線板およびその製造方法
US6276055B1 (en) * 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
JP2000261140A (ja) 1999-03-05 2000-09-22 Ibiden Co Ltd プリント配線板の製造方法
JP2000353878A (ja) 1999-06-11 2000-12-19 Ibiden Co Ltd 充填材印刷用マスクおよびそれを用いたプリント配線板の製造方法
JP4334705B2 (ja) 1999-10-26 2009-09-30 イビデン株式会社 プリント配線板の穴埋め印刷方法およびそのための版
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof

Also Published As

Publication number Publication date
US7337535B2 (en) 2008-03-04
US6954985B2 (en) 2005-10-18
US20020184757A1 (en) 2002-12-12
US20040154166A1 (en) 2004-08-12
CN1225952C (zh) 2005-11-02
JP2002368390A (ja) 2002-12-20
TW552832B (en) 2003-09-11
CN1391431A (zh) 2003-01-15

Similar Documents

Publication Publication Date Title
JP4505623B2 (ja) 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP2002198464A (ja) 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
TW201446084A (zh) 電路板及其製作方法
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
JPS624351A (ja) 半導体キヤリアの製造方法
KR20050025285A (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2003017645A (ja) リードフレーム及びその製造方法
KR100425728B1 (ko) 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
US6210746B1 (en) Method of fabricating a solder resist mask
US3816195A (en) Method of making conductor plate with crossover
TWI538119B (zh) 封裝裝置及其製作方法
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법
US5234745A (en) Method of forming an insulating layer on a printed circuit board
KR100319819B1 (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
JPS62183596A (ja) 両面回路基板の製造方法
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
JPH11354473A (ja) 半導体素子基板およびその製造方法
KR101063620B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
JP3686717B2 (ja) はんだペースト印刷用マスク
JP2617692B2 (ja) 多層プリント配線板及びその製造方法
JP2909223B2 (ja) プリント配線板の導体パターンメッキ方法
JP2000340931A (ja) はんだマスク形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071015

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees