JP2002368390A - 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 - Google Patents

印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法

Info

Publication number
JP2002368390A
JP2002368390A JP2002045113A JP2002045113A JP2002368390A JP 2002368390 A JP2002368390 A JP 2002368390A JP 2002045113 A JP2002045113 A JP 2002045113A JP 2002045113 A JP2002045113 A JP 2002045113A JP 2002368390 A JP2002368390 A JP 2002368390A
Authority
JP
Japan
Prior art keywords
hole
insulating
filling
holes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002045113A
Other languages
English (en)
Other versions
JP4505623B2 (ja
JP2002368390A5 (ja
Inventor
Sung Sik Cho
Ho Sung Choi
Yong Soon Jang
Yong Il Kim
Young Hwan Kim
Sang Jin Kong
Sung Gue Lee
ヨン イル キム
ヨン ファン キム
サン チン コン
ヨン スーン チャン
スン シク チョ
ホ スン チョイ
スン グ リー
Original Assignee
Lg Electronics Inc
エルジー電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20010031752 priority Critical
Priority to KR10-2001-0051853A priority patent/KR100425728B1/ko
Priority to KR2001-051853 priority
Priority to KR2001-031752 priority
Application filed by Lg Electronics Inc, エルジー電子株式会社 filed Critical Lg Electronics Inc
Publication of JP2002368390A publication Critical patent/JP2002368390A/ja
Publication of JP2002368390A5 publication Critical patent/JP2002368390A5/ja
Application granted granted Critical
Publication of JP4505623B2 publication Critical patent/JP4505623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

(57)【要約】 【課題】 印刷回路基板のビアホールや貫通ホールに、
絶縁材のソルダレジストを円滑に充填し得る、印刷回路
基板のホール充填装置及びその方法並びに印刷回路基板
の製造方法を提供すること。 【解決手段】 表面に形成された回路パターン1aと内
部に形成された回路パターン1bとを電気的に連結させ
るためにビアホール1cが形成された印刷回路基板1に
おいて、スクイズ20を基板1の表面に直接接触させる
ことで絶縁材をビアホール1cに充填するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、印刷回路基板のホ
ール充填装置及びその方法並びに印刷回路基板の製造方
法に関し、より詳細には、マスク(mask)により露出され
た印刷回路基板上のホールに、スクイズ(squeeze)を密
着接触させることで絶縁材のソルダレジストを直接充填
(plugging)するか、または、各回路パターン間をソルダ
レジストにより充填し得る、印刷回路基板のホール充填
装置及びその方法並びに印刷回路基板の製造方法に関す
る。
【0002】
【従来の技術】近時、技術の発達に伴って集積回路(I
C)の集積度が益々高くなって高密度化されている。よ
って、集積回路を実装(mount)する印刷回路基板も高密
度化が必然的に要求されており、その対策として、印刷
回路基板を多層に形成した多層(multilayer)印刷回路基
板が開発されている。
【0003】図6を参照して、こうした従来の多層印刷
回路基板を説明すると、内部層1aと外部層1b間の回
路パターンを電気的に連結するための導電体(conductiv
e layer)1eがメッキされる複数の貫通ホール(through
hole)1d及びビアホール(via hole)1cが形成されて
いる。
【0004】ここで、貫通ホール1dは、ビアホール1
cに比べて相対的に大きい直径を有するもので、主にド
リルのような機械的加工により形成されるが、工具の大
きさや加工時における基板1の破損などを勘案すると、
各貫通ホール1d間の間隔を狭くすることができず、よ
って、基板の高密度化には制限がある。
【0005】それに対し、食刻(etching)工法のような
化学的方法により直径の小さいビアホール1cを形成す
る場合は、それらビアホール1c間の間隔を各貫通ホー
ル1d間の間隔よりも遥かに狭くすることが可能で、更
に、各ビアホール1cの上方側またはそれらビアホール
1cに近接した部分に回路パターンを形成することもで
きるため、印刷回路基板の高集積化及び小型化を図るこ
とができる。
【0006】通常の場合、ビアホール1cの内周面には
導電のための導電体1eが配設され、該導電体1eを外
部の衝撃から保護すると共に異質物の付着を防止するた
めにスクリーン印刷法やローラコーティング法を利用し
てソルダレジストを塗布してある。
【0007】以下、図面を参照して前記各方法を利用し
た印刷回路基板のホール充填方法を説明する。先ず図6
及び図7を参照して、前記スクリーン印刷法を利用した
印刷回路基板のホール充填方法を説明する。
【0008】基板1の上下両表面に回路パターン(以
下、表面回路(surface circuit)と称する)1a、1a
が形成され、基板1の内部層(inner layer)にも回路パ
ターン(以下、内部回路(internal circuit)と称する)
1b、1bが形成される。
【0009】そして、基板1には、表面回路1aと内部
回路1bとを導電体1eにより電気的に連結できるよう
に複数のビアホール1cが形成され、両側の表面回路1
a、1aを導電体1eにより電気的に連結できるように
複数の貫通ホール1dが形成される。
【0010】このような構成を有する印刷回路基板にス
クリーン印刷法を利用してホールを充填する方法では、
基板1をジグ(jig)(図示せず)に載置した後、基板1
の上方側にメッシュ(mesh)のようなスクリーン(screen)
2が、ある程度の距離を置いて設置される。
【0011】その後、スクリーン2の上面にソルダレジ
ストSRを塗布し、スクイズ(squeeze)3を図6の矢印
方向に押すと、ソルダレジストSRがスクリーン2の孔
2aを通過して基板1のビアホール1c及び貫通ホール
1dに充填される。
【0012】このとき、スクリーン2は、複数個の細線
(fine wire)2bを相互交錯するように織造してメッシ
ュ形態に形成したもので、#110スクリーンの細線直
径はほぼ0.08mm、#600スクリーンの細線直径
は0.045mmであるので、現在の超小型ビアホール
の直径が0.1〜0.15mmであることを勘案して
も、通常、細線2bの直径はビアホール1cの直径より
も約1/2になって、図7に示すように、細線2bが掛
けられる部位ではビアホール1cの一部が隠れるように
なる。
【0013】特に、細線2b、2bが交差する部位では
ビアホール1cの相当部分が隠れるので、ソルダレジス
トSRを充分に充填することができないという問題点が
ある。
【0014】また、ソルダレジストSRがスクリーン2
を介して塗布されるので、表面回路1a間の空間1fに
塗布されるソルダレジストSRが表面回路1aを完全に
覆う形になるので、後続する研磨工程において、表面回
路1aを露出させるためにソルダレジストSRを除去す
ることが容易でなく、ブラッシュなどを利用してソルダ
レジストSRを除去する場合、表面回路1aに損傷が発
生するという問題がある。
【0015】一方、ローラコーティング法を利用した従
来印刷回路基板のホール充填方法においては、図8
(A)(B)に示すように、上方側ローラ4a及び下方
側ローラ4bにソルダレジストSRを供給しながら、そ
れらローラ4a、4b間に基板1を通過させて各ローラ
4a、4bに付いたソルダレジストSRが基板1に移さ
れて塗布される。
【0016】然し、このような従来技術によるローラコ
ーティング法では、各ローラ4a、4bの外周面に溝(g
roove)(図示せず)を形成してソルダレジストSRを充
填させて塗布するようにしているが、相対的にソルダレ
ジストSRの量の少ない突出部位(projecting portion)
5がビアホール1cに接接触する場合は、該ビアホール
1cに充分な量のソルダレジストSRが充填されない問
題点がある。
【0017】更に、前記スクリーン印刷法は、基板1上
にスクリーン2を載置した後、該スクリーン2に塗布さ
れたソルダレジストSRをスクイズ3により押して基板
1のビアホール1cや貫通ホール1dに塗布するもの
で、また、前記ローラコーティング法は、各ローラ4
a、4bにソルダレジストSRを付けて基板1のビアホ
ール1cや貫通ホール1dに塗布させる方法であって、
それらの方法によりビアホール1cや貫通ホール1dに
ソルダレジストSRが充填されても、該ソルダレジスト
SRの内部には気泡(air bubble)が残留するようにな
り、集積回路(未図示)の実装時、高熱により前記気泡
が外部に排出されながら周辺の回路パターン、ソルダレ
ジスト及び集積回路までも破損させるだけでなく、集積
回路と前記気泡が残留される基板間の熱膨張係数(coeff
icient of heat expansion)が相異するため、集積回路
から高熱が発生する際に基板の破損が危惧される。
【0018】このような問題点を解決するために、本出
願人は「真空を利用した印刷回路基板の製造方法」を大
韓民国特許庁に2000年4月11日付(特許出願番号
2000−19045号)として特許出願し、同一発明
を米国特許出願第09/832122として出願してお
り、その内容は、基板のビアホールにソルダレジストを
塗布した後、基板を真空雰囲気に露出させてビアホール
内部の空気を外部に排出させると同時にビアホールの内
部をソルダレジストにより充填する方法であって、ビア
ホール内部に残留する気泡を全て除去して、ビアホール
の内部にソルダレジストを效果的に充填することができ
るという効果がある。
【0019】
【発明が解決しようとする課題】然るに、従来真空を利
用した印刷回路基板の製造方法においては、真空装置を
必要とするために製造費用が上昇すると共に、真空雰囲
気下で露出及び充填作業を反復して行うべきであるた
め、製造時間が長くなり生産性が低下するという問題が
ある。
【0020】本発明は、このような従来技術の問題点に
鑑みてなされるもので、印刷回路基板のビアホールや貫
通ホールに、絶縁材のソルダレジストを円滑に充填し得
る、印刷回路基板のホール充填装置及びその方法を提供
することを目的とする。
【0021】そして、本発明の他の目的は、各回路パタ
ーン間の空間に回路パターンの高さほどだけにソルダレ
ジストを塗布して充填すると同時に、回路パターンに塗
布されるソルダレジストを最小化し得る、印刷回路基板
のホール充填装置及びその方法を提供することである。
【0022】本発明の更に他の目的は、基板のビアホー
ル、貫通ホールまたは回路パターン間の空間に充填され
たソルダレジストの内部に気泡が残留することを防止し
得る、印刷回路基板のホール充填装置及びその方法を提
供することである。本発明の更に他の目的は、基板のビ
アホール、貫通ホールまたは回路パターン間の空間にソ
ルダレジストを充分に充填しながらも気泡の残留を抑制
して集積回路や基板の破損を防止し得る、印刷回路基板
の製造方法を提供することである。
【0023】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る印刷回路基板のホール充填方法
は、表面に形成された回路パターンと内部に形成された
回路パターンとを電気的に接続するビアホールが形成さ
れた印刷回路基板において、スクイズを前記基板の表面
に直接接触させることで絶縁材を前記ビアホールに充填
することを特徴とする。
【0024】そして、前記目的を達成するための本発明
に係る印刷回路基板のホール充填方法においては、表面
に形成された回路パターンと内部に形成された回路パタ
ーンとを電気的に接続するビアホールが形成された印刷
回路基板において、前記ビアホールを選択的に露出させ
るマスクを前記基板上に載置し、露出された前記ビアホ
ールにだけ絶縁材を充填することを特徴とする。
【0025】前記目的を達成するための本発明に係る印
刷回路基板のホール充填方法においては、基板の表面に
形成された各回路パターン間の空間に絶縁材を充填する
ためのスクイズを前記基板の表面及び前記各回路パター
ンに直接接触させることで、絶縁材を前記ビアホールに
押入れて充填することを特徴とする。
【0026】また、前記目的を達成するための本発明に
係る印刷回路基板のホール充填方法においては、基板の
表面に形成された各回路パターン間の空間に絶縁材を充
填するためにそれら回路パターン間の空間を選択的に露
出させるマスクを基板上に載置し、その中で露出された
前記各回路パターン間の空間に絶縁材を充填することを
特徴とする。
【0027】更に、前記目的を達成するために本発明に
係る印刷回路基板の製造方法においては、表面の回路パ
ターンと内部の回路パターンとを電気的に連結するため
のビアホールが形成された印刷回路基板において、前記
ビアホールは露出させるが、その他の領域は遮蔽させる
マスクを製作する段階と、前記マスクを基板上に載置す
る段階と、前記マスクにより露出された前記基板上に絶
縁材を塗布して前記ビアホールを充填する段階と、を順
次行うことを特徴とする。
【0028】前記目的を達成するために本発明に係る印
刷回路基板の製造方法においては、表面の回路パターン
と内部の回路パターンとを電気的に連結するためのビア
ホールと、両側表面の回路パターンを相互に電気的に接
続する貫通ホールとが形成された印刷回路基板におい
て、前記貫通ホールは露出させるが、その他の領域は遮
蔽させるマスクを製作する段階と、前記マスクを基板上
に載置する段階と、前記マスクにより露出された基板上
に絶縁材を塗布して前記貫通ホールを充填する段階と、
を順次行うことを特徴とする。
【0029】前記目的を達成するための本発明に係る印
刷回路基板のホール充填装置においては、表面の回路パ
ターンと内部の回路パターンとを電気的に連結させるビ
アホールと、両側表面の回路パターンを相互に電気的に
接続する貫通ホールとが形成された基板に載置されて、
前記ビアホール、または、ビアホール及び貫通ホールを
選択的に露出させるマスクと、前記マスクにより露出さ
れた前記基板の表面に絶縁材を塗布して、前記ビアホー
ルや貫通ホールに前記絶縁材を充填する加圧手段とによ
り構成されることを特徴とする。
【0030】前記目的を達成するための本発明に係る印
刷回路基板のホール充填方法においては、上下両表面に
所定間隔を有して形成される回路パターン及び内部に形
成される回路パターンがそれぞれ具備され、前記表面回
路パターンと内部回路パターンとを電気的に連結させる
か、または、前記表面回路パターンを相互に電気的に接
続するホールを備えて形成される印刷回路基板におい
て、スクイズが前記表面回路パターンの上面に密着接触
した状態で移動して、前記表面回路パターン間の空間に
ソルダレジストまたは絶縁樹脂を充填することを特徴と
する。
【0031】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明に係る印刷回路基板
のホール充填装置は、図1に示すように、基板1上に載
置された状態でビアホール1c、貫通ホール1d及び表
面回路1aを選択的に露出させるように開口部11の形
成されたマスク10と、該マスク10により露出された
基板1の露出部に直接接触して絶縁材のソルダレジスト
SRを塗布する加圧手段(squeezing means)であるスク
イズ(squeeze)20と、により構成されている。ここ
で、印刷回路基板1は図6と同様に形成されているので
説明を省略する。
【0032】そして、マスク10は、スクイズ20を加
圧する時に発生する応力に対応できるように、所定張力
を有する金属材料で形成することが好ましいが、必要に
よっては、繊維材と樹脂材とを混合した複合材料、若し
くは、フィルム型部材で成形することもできる。
【0033】また、マスク10は、基板1のビアホール
1cや貫通ホール1d中の露出すべき部位をレーザーな
どで切断加工して形成された開口部(opening portion)
11と、該開口部11外の領域であって開かれていない
遮蔽部12とにより形成されている。以下、このように
構成されたホール充填装置を利用した本発明に係る印刷
回路基板のホール充填方法の第1実施形態を説明する。
【0034】図2に示すように、基板1の両側表面に表
面回路1a、1aがそれぞれ独立に形成され、基板1の
内部に内部回路1b、1bが2層構造に形成されて、全
体的に4層構造の回路パターンを具備する基板の場合、
ビアホール1c及び貫通ホール1dには導電のための金
属層の導電体1eが具備されており、該導電体1eを保
護するために該導電体1eの表面にソルダレジストSR
が塗布される。そのために、先ず、基板1のビアホール
1cが露出されるようにマスク10の開口部11をビア
ホール1cに対応させて、マスク10を基板1の上面に
載置する。
【0035】図1において、破線で表示した符号6は、
開口部11に対応する基板1の回路領域6であるので、
該回路領域6のビアホール1cは、開口部11により露
出され、その他の領域は遮蔽部12により遮蔽される。
次いで、マスク10の上面にソルダレジストSRを塗布
した状態で、スクイズ20を下降させると、該スクイズ
20がマスク10に接触し、スクイズ20を更に下降さ
せると、該スクイズ20は先端部が撓みながらマスク1
0に密着する。
【0036】次いで、スクイズ20を図2の矢印方向に
移動させると、ソルダレジストSRがビアホール1c内
に充填される。即ち、スクイズ20の下方端が、マスク
10の遮蔽部12の表面を通過しながらその上面のソル
ダレジストSRを押出し、次いで、スクイズ20がマス
ク10の開口部11に位置される基板1の上面と再び接
触しながら進行して、その上面に配置されたソルダレジ
ストSRを押してビアホール1cに充填する。
【0037】このとき、スクイズ20の先端部が撓んだ
状態で基板1の表面に接触するので、ソルダレジストS
Rは、図3に示すように、スクイズ20の垂直分力(F
y)と水平分力(Fx)との合力(F)が下方向に作用
して、ビアホール1c内の図面上の左側から右側に順次
的に充填されるので、ビアホール1c内の空気はスクイ
ズ20がソルダレジストSRを押す力により図示するよ
うに側方へ排出されて除去される。
【0038】次いで、ビアホール1cに対するソルダレ
ジストSRの充填工程が終了すると、マスク10を取外
し、スクリーン印刷法やローラコーティング法を施して
貫通ホール1dにもソルダレジストSRを充填する。こ
れは、上述したように貫通ホール1dはビアホール1c
よりも直径が大きいので、前記スクリーン印刷法やロー
ラコーティング法でもソルダレジストSRを円滑に充填
することができるからである。
【0039】次いで、ソルダレジストSRを塗布した基
板1の上面にビアホール1c及び貫通ホール1dを全て
露出させるマスク10を当て、光を照射してソルダレジ
ストSRの露出部位だけを硬化させた後、マスク10を
取外して硬化されてないソルダレジストSRを現像、除
去した後、研削機械(grinder)(図示せず)により基板
1を研削する後続作業を行って印刷回路基板の製造を終
了する。
【0040】一方、貫通ホール1dもビアホール1cと
同様に、貫通ホール1dだけを露出させるために別途製
作されたマスク(未図示)を利用してソルダレジストS
Rを充填することも可能で、このときにも、スクイズ2
0を基板1の上面に接触させてソルダレジストSRを押
出しながら充填することが好ましい。
【0041】また、場合によっては、網状に形成されて
ソルダレジストが具備されたスクリーンをスクイズ20
と基板1間に介在させて充填するスクリーン印刷法や、
ソルダレジストの付いたローラ間に基板を通過させるロ
ーラコーティング法を使用することもできるが、このよ
うに貫通ホール1dを露出させるマスク10を付加的に
利用する場合は、ビアホール1cと貫通ホール1d間の
ようにソルダレジストSRを塗布する必要のない部位に
予めマスク10を利用してソルダレジストSRが塗布さ
れることを遮断することで、印刷回路基板の量産時、ソ
ルダレジストSRの浪費を防止することができる。
【0042】そして、本発明に係る印刷回路基板のホー
ル充填方法の第2実施形態においては、図4及び図5に
示すように、スクイズを1回移動してビアホールや貫通
ホールにソルダレジストを充填する第1実施形態とは異
なって、ビアホールのように直径は小さいが深さが深く
て、スクイズを1回移動させてもソルダレジストがホー
ルに完全に充填されない場合に、スクイズを少なくとも
2回以上移動させてホールにソルダレジストを充分に充
填する方法である。
【0043】先ず、図4に示すように、ソルダレジスト
SRを塗布する領域と塗布しない領域とを区分するマス
ク10を印刷回路基板1上に位置させた後、スクイズ2
0を印刷回路基板1の表面に直接接触させると、スクイ
ズ20は自体弾力によりやや撓みながら表面回路パター
ン1aに密着して接触する。次いで、ソルダレジストS
Rを印刷回路基板1の表面に塗布した後、スクイズ20
を矢印方向に移動させて第1充填段階を行うと、ソルダ
レジストSRは、図4に示すように、表面回路パターン
1a間の空間に塗布されながら充填される。
【0044】このようにスクイズ20が表面回路パター
ン1aに密着接触して移動すると、表面回路パターン1
a間の空間1fに充填されるソルダレジストSRの塗布
高さは回路パターンの表面より高く突出されない。且
つ、このとき、ビアホール1cの入口側の直径が小さ
く、深さが表面回路パターン1aの厚さよりも約3倍以
上深い場合は、スクイズ20の進行速度によってソルダ
レジストSRがビアホール1c内に完全に充填されず
に、図4に示すように約1/2程度だけ充填される。
【0045】次いで、スクイズ20を元の位置に復帰さ
せた後、図5に示すように、前記第1充填段階と同一方
向に移動させるか、または、スクイズ20を元の位置に
復帰させずに直ちに前記第1充填段階とは反対方向に移
動させながらソルダレジストSRを更に1回塗布する
と、ソルダレジストSRがビアホール1cに完全に充填
される。
【0046】次いで、マスク10を除去し、通常の方法
により貫通ホール1dにソルダレジストSRを充填する
か、または、貫通ホール1dにソルダレジストSRを充
填するのと同時に、表面回路パターン1a及びビアホー
ル1cの上部にも追加塗布して露出された回路パターン
1cを保護した後、乾燥、研磨などの後続工程を実施す
る。
【0047】また、このような2回のビアホール充填過
程において、各充填段階の中間に印刷回路基板を真空雰
囲気に露出させることで、ソルダレジストの内部に包含
された気泡を除去する工程を追加行うこともできる。ま
た、本発明に係る印刷回路基板のホール充填方法の第3
実施形態として、ビアホールにソルダレジストを充填し
た後貫通ホールにソルダレジストを充填する第1実施形
態とは異なって、先に貫通ホールにソルダレジストを充
填した後、ビアホールにソルダレジストを充填すること
もできる。
【0048】即ち、印刷回路基板の中央部に形成された
ビアホールをマスキングした後、外郭の貫通ホールを露
出させた状態で、シルクスクリーンを利用して貫通ホー
ルにソルダレジストを充填させ、その後、マスキングを
除去して、別途のマスキングを利用せずにビアホールに
ソルダレジストを充填する。ここで、貫通ホールにソル
ダレジストを充填するときは、スクイズが印刷回路基板
の表面に接触しないため、貫通ホールの周囲にはソルダ
レジストがふっくらと盛り上るので、それをビアホール
充填の前後で平坦化工程を施して平らに形成することが
好ましい。
【0049】このように前記基板に直接接触するスクイ
ズを利用してソルダレジストをビアホールや貫通ホール
に充填することができるので、それらホールにソルダレ
ジストを充分に充填することが可能で、また、真空法の
ような複雑な工程を施さなくても気泡の残留を抑制する
ことができるので、集積回路の実装時や作動時に気泡に
よる集積回路及び印刷回路基板の破損を未然に防止し
て、基板の信頼性を高めると共に、印刷回路基板の製造
時間を短縮して生産性を向上することができる。
【0050】特に、ビアホールのように直径が小さい場
合、スクリーン印刷法やローラコーティング法を利用し
てソルダレジストを塗布すると、スクリーンやローラの
突出部分によってビアホールが隠れてソルダレジストが
充分に充填されないが、本発明のようにスクイズを基板
に直接接触してソルダレジストを充填すると、各ビアホ
ール毎にソルダレジストを充分に充填することができ
る。
【0051】また、スクイズを印刷回路基板に密着接触
させてソルダレジストを塗布するので、該ソルダレジス
ト内に含まれた空気がホールに残留することを防止する
と共に、ホールの内部と回路パターン間の空間を1回の
工程で同時に充填することができる。
【0052】なお、本発明の各実施形態においては、充
填される絶縁材の材料をソルダレジストSRに限定して
説明したが、その他にも、エポキシ樹脂、導電性ペース
ト、ソルダペーストなども利用することが可能で、引い
ては粘弾性を有して印刷回路基板の製造に通常に用いら
れる材料であれば全てが可能である。
【0053】
【発明の効果】以上説明したように、本発明に係る印刷
回路基板のホール充填装置及びその方法並びに印刷回路
基板の製造方法においては、ビアホール及び貫通ホール
が形成された基板上にソルダレジストを塗布する部位を
選択的に露出させるマスクを載置した後、スクイズを前
記露出部位に直接接触させてソルダレジストを前記ビア
ホールや貫通ホールに充填するため、直径の小さなホー
ルにもソルダレジストを容易に充填することが可能で、
また、充填過程で気泡が残留しないため、集積回路の実
装時や作動時に、前記気泡による集積回路及び基板の破
損を未然に防止し得るという効果がある。
【0054】また、ビアホールや貫通ホールの周辺以外
の部位にはソルダレジストが塗布されないため、ソルダ
レジストの無駄な消費を防止し得るという効果がある。
更に、基板の表面に研磨工程を施す場合、表面回路の上
面にはソルダレジストが塗布されないか、或いは、塗布
されても塗布量が微量で厚さも非常に薄いので、研磨工
程が容易で、研磨工程による表面回路の損傷も最小限に
できるとの効果を奏する。
【0055】更に、回路パターンのパッド端子に金メッ
キを施すとき、パッドの上方端だけに金メッキを施す2
次元金メッキを施すので、回路パターンの幅及び間隔を
精密に形成し得るという効果がある。
【図面の簡単な説明】
【図1】本発明に係る印刷回路基板のホール充填装置を
示した斜視図である。
【図2】本発明に係る印刷回路基板のホール充填方法の
第1実施形態を示した縦断面図である。
【図3】本発明に係る印刷回路基板のホール充填状態を
示した詳細図である。
【図4】本発明に係る印刷回路基板のホール充填方法の
第2実施形態を示した1/2縦断面図である。
【図5】本発明に係る印刷回路基板のホール充填方法の
第2実施形態のを示した2/2縦断面図である。
【図6】従来スクリーン印刷法を利用した印刷回路基板
のホール充填方法を示した縦断面図である。
【図7】従来スクリーン印刷法を利用した印刷回路基板
のホール充填過程を示した概略平面図である。
【図8】従来ローラコーティング法を利用した印刷回路
基板のホール充填方法を示したもので、(A)は縦断面
図、(B)は拡大詳細図である。
【符号の説明】
1…基板 1a…表面回路 1b…内部回路 1c…ビアホール 1d…貫通ホール 10…マスク 11…開口部 12…遮蔽部 20…スクイズ SR…ソルダレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム ヨン イル 大韓民国,キョンキ−ド,オサン,カス− ドン,379 (72)発明者 チャン ヨン スーン 大韓民国,キョンキ−ド,オサン,カス− ドン,379 (72)発明者 チョイ ホ スン 大韓民国,キョンキ−ド,オサン,カス− ドン,379 (72)発明者 コン サン チン 大韓民国,キョンキ−ド,オサン,カス− ドン,379 (72)発明者 キム ヨン ファン 大韓民国,キョンキ−ド,オサン,カス− ドン,379 Fターム(参考) 5E314 AA25 AA32 AA42 BB06 CC07 EE09 FF08 GG24 5E317 AA24 CC31 CD27 GG16 5E346 AA42 AA43 FF01 GG19 HH33

Claims (32)

    【特許請求の範囲】
  1. 【請求項1】 表面に形成された回路パターンと内部に
    形成された回路パターンとを電気的に接続するビアホー
    ルが形成された印刷回路基板において、 スクイズを前記基板の表面に直接接触させることで絶縁
    材を前記ビアホールに充填することを特徴とする印刷回
    路基板のホール充填方法。
  2. 【請求項2】 前記ビアホールを選択的に露出させるマ
    スクを利用して、露出された前記ビアホールだけに絶縁
    材を充填することを特徴とする請求項1記載の印刷回路
    基板のホール充填方法。
  3. 【請求項3】 前記基板には、上下両側の表面に形成さ
    れた回路パターンを相互に電気的に接続する貫通ホール
    が更に形成され、 前記ビアホールを選択的に露出させるマスクを基板上に
    載置した後、露出された前記ビアホールに前記絶縁材を
    充填することを特徴とする請求項1記載の印刷回路基板
    のホール充填方法。
  4. 【請求項4】 前記基板には、上下両側の表面に形成さ
    れた回路パターンを相互に電気的に接続する貫通ホール
    が更に形成され、 前記貫通ホールを選択的に露出させるマスクを基板上に
    載置した後、露出された前記貫通ホールに前記絶縁材を
    充填することを特徴とする請求項1記載の印刷回路基板
    のホール充填方法。
  5. 【請求項5】 前記基板に直接接触するスクイズを利用
    して前記貫通ホールに前記絶縁材を充填することを特徴
    とする請求項4記載の印刷回路基板のホール充填方法。
  6. 【請求項6】 前記絶縁材は、ソルダレジストであるこ
    とを特徴とする請求項1記載の印刷回路基板のホール充
    填方法。
  7. 【請求項7】 前記絶縁材は、エポキシ樹脂、導電性ペ
    ースト及びソルダペーストの何れか1つであることを特
    徴とする請求項1記載の印刷回路基板のホール充填方
    法。
  8. 【請求項8】 表面に形成された回路パターンと内部に
    形成された回路パターンとを電気的に接続するビアホー
    ルが形成された印刷回路基板において、 前記ビアホールを選択的に露出させるマスクを前記基板
    上に載置し、露出された前記ビアホールにだけ絶縁材を
    充填することを特徴とする印刷回路基板のホール充填方
    法。
  9. 【請求項9】 スクイズを前記基板の表面に直接接触さ
    せることで、絶縁材を前記ビアホールに押入れて充填す
    ることを特徴とする請求項8記載の印刷回路基板のホー
    ル充填方法。
  10. 【請求項10】 前記基板には、上下両側の表面に形成
    された回路パターンを電気的に連結するための貫通ホー
    ルが更に形成され、 前記ビアホールを選択的に露出させるマスクを前記基板
    上に載置した後、露出された前記ビアホールに前記絶縁
    材を充填することを特徴とする請求項8記載の印刷回路
    基板のホール充填方法。
  11. 【請求項11】 前記基板には、上下両側の表面に形成
    された回路パターンを電気的に連結するための貫通ホー
    ルが更に形成され、 前記貫通ホールを選択的に露出させるマスクを前記基板
    上に載置した後、露出された前記貫通ホールに前記絶縁
    材を充填することを特徴とする請求項8記載の印刷回路
    基板のホール充填方法。
  12. 【請求項12】 前記基板に直接接触するスクイズを利
    用して、前記貫通ホールに前記絶縁材を充填することを
    特徴とする請求項11記載の印刷回路基板のホール充填
    方法。
  13. 【請求項13】 前記絶縁材は、ソルダレジストである
    ことを特徴とする請求項8記載の印刷回路基板のホール
    充填方法。
  14. 【請求項14】 前記絶縁材は、エポキシ樹脂、導電性
    ペースト及びソルダペーストの何れか1つであることを
    特徴とする請求項8記載の印刷回路基板のホール充填方
    法。
  15. 【請求項15】 表面の回路パターンと内部の回路パタ
    ーンとを電気的に連結するためのビアホールが形成され
    た印刷回路基板において、 前記ビアホールは露出させるが、その他の領域は遮蔽さ
    せるマスクを製作する段階と、 前記マスクを基板上に載置する段階と、 前記マスクにより露出された前記基板上に絶縁材を塗布
    して前記ビアホールを充填する段階と、 を順次行うことを特徴とする印刷回路基板の製造方法。
  16. 【請求項16】 前記ビアホールに絶縁材を充填する段
    階で、スクイズを前記基板の表面に直接接触させて絶縁
    材を充填することを特徴とする請求項15記載の印刷回
    路基板の製造方法。
  17. 【請求項17】 前記ビアホールに絶縁材を充填する段
    階で、前記マスクを除去した後、前記基板全体に絶縁材
    を所定厚さに塗布する段階を追加行うことを特徴とする
    請求項15記載の印刷回路基板の製造方法。
  18. 【請求項18】 前記絶縁材は、ソルダレジストである
    ことを特徴とする請求項15記載の印刷回路基板の製造
    方法。
  19. 【請求項19】 前記絶縁材は、エポキシ樹脂、導電性
    ペースト及びソルダペーストの何れか1つであることを
    特徴とする請求項15記載の印刷回路基板の製造方法。
  20. 【請求項20】 表面の回路パターンと内部の回路パタ
    ーンとを電気的に連結するためのビアホールと、両側表
    面の回路パターンを相互に電気的に接続する貫通ホール
    とが形成された印刷回路基板において、 前記貫通ホールは露出させるが、その他の領域は遮蔽さ
    せるマスクを製作する段階と、 前記マスクを基板上に載置する段階と、 前記マスクにより露出された基板上に絶縁材を塗布して
    前記貫通ホールを充填する段階と、 を順次行うことを特徴とする印刷回路基板の製造方法。
  21. 【請求項21】 前記貫通ホールに絶縁材を充填する段
    階で、スクイズを前記基板の表面に直接接触させて絶縁
    材を充填することを特徴とする請求項20記載の印刷回
    路基板の製造方法。
  22. 【請求項22】 表面の回路パターンと内部の回路パタ
    ーンとを電気的に連結させるためのビアホールが形成さ
    れた基板に載置されて、前記ビアホールを選択的に露出
    させるマスクと、 前記マスクにより露出された前記基板の表面に絶縁材を
    塗布して前記ビアホールに前記絶縁材を充填する加圧手
    段と、 により構成されることを特徴とする印刷回路基板のホー
    ル充填装置。
  23. 【請求項23】 前記マスクは、金属材料で形成される
    ことを特徴とする請求項22記載の印刷回路基板のホー
    ル充填装置。
  24. 【請求項24】 前記加圧手段は、前記基板の上面に直
    接接触して、前記絶縁材を押して充填するスクイズであ
    ることを特徴とする請求項22記載の印刷回路基板のホ
    ール充填装置。
  25. 【請求項25】 表面の回路パターンと内部の回路パタ
    ーンとを電気的に連結させるビアホールと、両側表面の
    回路パターンを相互に電気的に接続する貫通ホールとが
    形成された基板に載置されて、前記ビアホール、また
    は、ビアホール及び貫通ホールを選択的に露出させるマ
    スクと、 前記マスクにより露出された前記基板の表面に絶縁材を
    塗布して、前記ビアホールや貫通ホールに前記絶縁材を
    充填する加圧手段と、 により構成されることを特徴とする印刷回路基板のホー
    ル充填装置。
  26. 【請求項26】 上下両表面に所定間隔を有して形成さ
    れる回路パターン及び内部に形成される回路パターンが
    それぞれ具備され、前記表面回路パターンと内部回路パ
    ターンとを電気的に連結させるか、または、前記表面回
    路パターンを相互に電気的に接続するホールを備えて形
    成される印刷回路基板において、 スクイズが前記表面回路パターンの上面に密着接触した
    状態で移動して、前記表面回路パターン間の空間にソル
    ダレジストまたは絶縁樹脂を充填することを特徴とする
    印刷回路基板のホール充填方法。
  27. 【請求項27】 前記スクイズを前記各ホールの上面に
    密着接触した状態で移動させて、それらホールの内部に
    前記ソルダレジストまたは絶縁樹脂を充填することを特
    徴とする請求項26記載の印刷回路基板のホール充填方
    法。
  28. 【請求項28】 前記スクイズを前記各ホールの上面に
    密着接触した状態で移動させて前記ホールの内部一部を
    前記ソルダレジストまたは絶縁樹脂で充填する第1充填
    段階と、 前記スクイズを前記ホールの上面に密着接触した状態で
    移動させて、前記ホールの内部全部を前記ソルダレジス
    トまたは絶縁樹脂で完全に充填する第2充填段階とを順
    次行うことを特徴とする請求項26記載の印刷回路基板
    のホール充填方法。
  29. 【請求項29】 前記第2充填段階では、前記スクイズ
    を前記第1充填段階とは反対方向に移動させながら前記
    ソルダレジストまたは絶縁樹脂を前記ホールに充填する
    ことを特徴とする請求項28記載の印刷回路基板のホー
    ル充填方法。
  30. 【請求項30】 前記第2充填段階では、前記スクイズ
    を前記第1充填段階と同一方向に移動させながら前記ソ
    ルダレジストまたは絶縁樹脂を前記ホールに充填するこ
    とを特徴とする請求項28記載の印刷回路基板のホール
    充填方法。
  31. 【請求項31】 前記印刷回路基板の表面に決まった間
    隔を有して形成される複数の回路パターンまたはホール
    を選択的に露出させるマスクにより露出された領域にだ
    け前記ソルダレジストまたは絶縁樹脂を塗布することを
    特徴とする請求項26記載の印刷回路基板のホール充填
    方法。
  32. 【請求項32】 前記表面回路パターン間の空間に充填
    される前記ソルダレジストまたは絶縁樹脂は、前記回路
    パターンの上面と同一高さに充填されることを特徴とす
    る請求項26記載の印刷回路基板のホール充填方法。
JP2002045113A 2001-06-07 2002-02-21 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法 Expired - Fee Related JP4505623B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20010031752 2001-06-07
KR10-2001-0051853A KR100425728B1 (ko) 2001-06-07 2001-08-27 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR2001-051853 2001-08-27
KR2001-031752 2001-08-27

Publications (3)

Publication Number Publication Date
JP2002368390A true JP2002368390A (ja) 2002-12-20
JP2002368390A5 JP2002368390A5 (ja) 2005-08-25
JP4505623B2 JP4505623B2 (ja) 2010-07-21

Family

ID=26639129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045113A Expired - Fee Related JP4505623B2 (ja) 2001-06-07 2002-02-21 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法

Country Status (4)

Country Link
US (2) US6954985B2 (ja)
JP (1) JP4505623B2 (ja)
CN (1) CN1225952C (ja)
TW (1) TW552832B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238785A (ja) * 2009-03-30 2010-10-21 Taiyo Ink Mfg Ltd 穴埋め用樹脂組成物及びこの樹脂組成物を充填したプリント配線板
KR101089923B1 (ko) 2009-12-01 2011-12-05 삼성전기주식회사 인쇄회로기판의 제조방법
WO2020196770A1 (ja) * 2019-03-27 2020-10-01 味の素株式会社 印刷方法、並びに、穴埋め基板及び回路基板の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3690378B2 (ja) * 2002-07-26 2005-08-31 日立デバイスエンジニアリング株式会社 表示装置
US7231688B2 (en) * 2002-10-18 2007-06-19 Panasonic Corporation Of North America Dirt cup for vacuum cleaner
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6940209B2 (en) * 2003-09-08 2005-09-06 New Scale Technologies Ultrasonic lead screw motor
US7309943B2 (en) * 2003-09-08 2007-12-18 New Scale Technologies, Inc. Mechanism comprised of ultrasonic lead screw motor
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
CN101170897B (zh) * 2007-11-21 2010-06-09 健鼎(无锡)电子有限公司 用于安装电子组件的无空洞安装方法
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
WO2011064573A2 (en) * 2009-11-27 2011-06-03 Bae Systems Plc Circuit board
CN102036510B (zh) * 2010-12-28 2012-07-04 东莞生益电子有限公司 Pcb板的控深塞孔方法
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
CN102162991A (zh) * 2011-04-02 2011-08-24 深南电路有限公司 阻焊曝光底片及线路板制作工艺
CN103002672B (zh) * 2012-12-04 2017-07-07 南昌欧菲光科技有限公司 一种基材的塞孔装置及其应用
US8960934B2 (en) * 2013-04-08 2015-02-24 Samsung Electronics Co., Ltd. Refrigerator and method of manufacturing the same
CN103415164B (zh) * 2013-08-30 2016-04-27 武汉七零九印制板科技有限公司 一种PCB板孔径大于1.0mm过孔油墨塞孔的方法
CN103517564B (zh) * 2013-11-08 2016-04-20 东莞生益电子有限公司 电路板制作中的塞孔方法
CN106550550A (zh) * 2016-10-26 2017-03-29 广东骏亚电子科技股份有限公司 一种防焊单面开窗过孔制作方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
US10219366B1 (en) * 2017-11-17 2019-02-26 Inventec (Pudong) Technology Corp. Multilayer printed circuit board capable of reducing transmission loss of high speed signals
CN109257885B (zh) * 2018-10-31 2020-03-27 广州兴森快捷电路科技有限公司 线路板塞孔方法及线路板塞孔设备
CN110392491B (zh) * 2019-07-26 2021-06-04 生益电子股份有限公司 一种防止盲孔内残留油墨的pcb阻焊制作方法
CN110602894A (zh) * 2019-08-26 2019-12-20 江门崇达电路技术有限公司 一种提高线路板丝印阻焊效率的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506004A (en) * 1982-04-01 1985-03-19 Sullivan Donald F Printed wiring board
JPH0568874B2 (ja) * 1985-04-03 1993-09-29 Ibiden Co Ltd
JPS6293999A (en) * 1985-10-19 1987-04-30 Dainippon Screen Mfg Filling method of through holes in printed circuit board
JPH0278293A (en) * 1988-09-14 1990-03-19 Matsushita Electric Ind Co Ltd Manufacture of printed wiring board
JPH02230792A (en) * 1989-03-03 1990-09-13 Cmk Corp Solder land forming method in manufacture of printed wiring board
JPH0349293A (en) * 1989-07-17 1991-03-04 Toshiba Corp Printing device for printed circuit board
JPH0494592A (en) * 1990-08-10 1992-03-26 Cmk Corp Filling method for filler in through hole of printed circuit board
JPH0786727A (ja) 1993-09-20 1995-03-31 Ibiden Co Ltd プリント配線板及びその製造方法
JPH07162132A (ja) 1993-12-07 1995-06-23 Rohm Co Ltd 絶縁層の形成方法
US5591353A (en) * 1994-08-18 1997-01-07 Texas Instruments Incorporated Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method
JPH10215066A (ja) * 1997-01-28 1998-08-11 Ibiden Co Ltd プリント配線板の製造方法
US6272745B1 (en) * 1997-03-14 2001-08-14 Photo Print Electronics Gmbh Methods for the production of printed circuit boards with through-platings
JPH11145592A (ja) 1997-11-11 1999-05-28 Sumitomo Metal Smi Electron Devices Inc 回路基板のスルーホール充填方法
JP2000059010A (ja) * 1998-08-03 2000-02-25 Nippon Carbide Ind Co Inc プリント配線板およびその製造方法
US6276055B1 (en) * 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
JP2000261140A (ja) 1999-03-05 2000-09-22 Ibiden Co Ltd プリント配線板の製造方法
JP2000353878A (ja) 1999-06-11 2000-12-19 Ibiden Co Ltd 充填材印刷用マスクおよびそれを用いたプリント配線板の製造方法
JP4334705B2 (ja) 1999-10-26 2009-09-30 イビデン株式会社 プリント配線板の穴埋め印刷方法およびそのための版
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
TW569653B (en) * 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238785A (ja) * 2009-03-30 2010-10-21 Taiyo Ink Mfg Ltd 穴埋め用樹脂組成物及びこの樹脂組成物を充填したプリント配線板
KR101089923B1 (ko) 2009-12-01 2011-12-05 삼성전기주식회사 인쇄회로기판의 제조방법
WO2020196770A1 (ja) * 2019-03-27 2020-10-01 味の素株式会社 印刷方法、並びに、穴埋め基板及び回路基板の製造方法

Also Published As

Publication number Publication date
US6954985B2 (en) 2005-10-18
CN1391431A (zh) 2003-01-15
US20040154166A1 (en) 2004-08-12
JP4505623B2 (ja) 2010-07-21
US20020184757A1 (en) 2002-12-12
CN1225952C (zh) 2005-11-02
TW552832B (en) 2003-09-11
US7337535B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP2002368390A (ja) 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
US7215017B2 (en) Wafer level package, wafer level packaging procedure for making wafer level package
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100652099B1 (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
KR20040067774A (ko) 인쇄회로기판의 제조방법
JP2002198464A (ja) 半導体チップを基板上に実装する方法、および基板上に実装するのに適した半導体装置
KR20040024381A (ko) 인쇄회로기판의 도금방법
KR100648916B1 (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
JP2001251042A (ja) プリント基板のランド形成方法
JP2005026322A (ja) 配線基板及びその製造方法
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법
JP2003209343A (ja) プリント配線基板
KR19980032687A (ko) 캐리어 테이프, 및 캐리어 테이프 제조 방법
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR100425728B1 (ko) 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP2019155731A (ja) 半田ペースト印刷方法、半田ペースト印刷用マスク、及び電子回路モジュールの製造方法
JPH06204655A (ja) プリント配線板及びその製造方法
JPH11354473A (ja) 半導体素子基板およびその製造方法
JP2002289998A (ja) 回路基板とその製造方法
JP2018163904A (ja) プリント配線板の製造方法
KR20050122760A (ko) 레지스터가 일체화된 인쇄회로기판 및 그 제조방법
KR20060014642A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071015

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees