KR100652099B1 - 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법 - Google Patents

에칭 방법 및 그것을 이용한 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100652099B1
KR100652099B1 KR20040067381A KR20040067381A KR100652099B1 KR 100652099 B1 KR100652099 B1 KR 100652099B1 KR 20040067381 A KR20040067381 A KR 20040067381A KR 20040067381 A KR20040067381 A KR 20040067381A KR 100652099 B1 KR100652099 B1 KR 100652099B1
Authority
KR
South Korea
Prior art keywords
resist
etching
region
remaining region
cross
Prior art date
Application number
KR20040067381A
Other languages
English (en)
Other versions
KR20050025285A (ko
Inventor
모리신야
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050025285A publication Critical patent/KR20050025285A/ko
Application granted granted Critical
Publication of KR100652099B1 publication Critical patent/KR100652099B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0508Flood exposure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Abstract

에칭 팩터를 향상시킨 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법을 제공한다. 본 발명의 에칭 방법은, 우선, 피에칭재로서의 도전박(11)의 표면에 에칭 레지스트(10)를 도포한다. 이어서, 에칭 레지스트(10)를, 노광 마스크(14)를 이용하여 선택적으로 노광시키는 것에 의해, 에칭 레지스트를 선택적으로 변질시킨다. 이에 의해, 단면의 하부가 상부보다도 큰 잔존 영역으로서의 비노광 영역(10A)이 형성된다. 그 후에, 용액을 이용하여 잔존 영역을 제외한 에칭 레지스트(10)를 제거하고, 잔존 영역을 마스크로 하여 도전박을 에칭한다.
잔존 영역, 마스크, 에칭 레지스트, 비노광 영역

Description

에칭 방법 및 그것을 이용한 회로 장치의 제조 방법{ETCHING METHOD AND METHOD OF MANUFACTURING CIRCUIT DEVICE USING THE SAME}
도 1은 본 발명의 에칭 방법을 도시하는 흐름도.
도 2의 (A) 내지 도 2의 (C)는 본 발명의 에칭 방법을 도시하는 단면도.
도 3의 (A) 내지 도 3의 (C)는 본 발명의 에칭 방법을 도시하는 단면도.
도 4의 (A) 내지 도 4의 (C)는 본 발명의 에칭 방법을 도시하는 단면도.
도 5의 (A) 내지 도 5의 (C)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 6의 (A) 내지 도 6의 (C)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 7의 (A) 내지 도 7의 (C)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 8의 (A) 내지 도 8의 (D)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 9의 (A) 내지 도 9의 (D)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 10의 (A) 내지 도 10의 (B)는 본 발명의 회로 장치의 제조 방법을 도시하 는 단면도.
도 11의 (A) 내지 도 11의 (E)는 종래의 에칭 방법을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 레지스트
10A : 비노광 영역
10B : 노광 영역
11 : 도전박
12 : 기판
13 : 광선
14 : 노광 마스크
15 : 노광 패턴
16 : 도전 패턴
본 발명은 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법에 관한 것으로서, 특히 에칭 팩터를 향상시킨 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법에 관한 것이다.
도 11을 참조하여, 종래의 에칭 방법을 설명한다.
도 11의 (A)를 참조하면, 기판(102)의 표면에는 도전박(101)이 형성되어 있 다. 그리고, 도전박(101)의 표면을 피복하도록 에칭용의 레지스트(100)가 도포되어 있다.
도 11의 (B)를 참조하면, 노광 마스크(도시 생략)를 개재하여, 레지스트(100)를 선택적으로 노광시킨다. 여기서는, 레지스트(100)는 네가티브형 레지스트이고, 도전 패턴으로서 잔존하는 영역에 대응하는 레지스트(100)에, 선택적으로 광선(103)이 조사된다.
도 11의 (C)를 참조하면, 약제를 이용하여 용융시키는 것에 의해, 앞공정에서 광선이 조사된 개소 이외의 영역의 레지스트(100)를 선택적으로 박리시킨다. 그리고, 도 11의 (D)를 참조하면, 잔존한 레지스트(100)를 마스크로 하여, 에칭을 행한다. 그 결과, 도전박(101)을 선택적으로 제거하여 도전 패턴(103)이 형성된다. 여기서는, 에칭이 대략 등방성으로 진행하는 웨트 에칭이 채용되므로, 도전 패턴(103)의 단면은, 테이퍼 형상으로 되어 있다.
도 11의 (E)를 참조하여, 에칭 팩터에 관하여 설명한다. 여기서, 도전 패턴(103)의 측면이 가장 내측에 침식되는 개소와, 레지스트의 상측 단부와의 거리를 a1이라고 한다. 또한, 도전박(101)이 세로 방향으로 침식되는 깊이(즉 여기서는 도전 패턴(103)의 두께)를 t라고 한다. 이 조건 하에서는, 에칭 팩터 Ef는, 〔Ef=t/a1〕로 표현된다. 즉, 이 에칭 팩터의 값이 크면, 피에칭재의 사이드에치량이 작아, 미세 가공이 가능한 것을 나타내고 있다. 또한, 이러한 에칭 방법은, 프린트 기판이나 회로 장치 등의 제조 방법에 응용된다.
그러나, 상술한 에칭 방법에서는, 에칭 팩터의 값이 작게 되는 문제가 있었다. 즉, 에칭에 의한 사이드 방향으로의 침식이 커서, 도전 패턴의 단면이 아래로 넓어지는 형상으로 이루어진다. 이것이, 도전 패턴의 미세화를 저해하였다. 또한, 도전 패턴의 단면을 작게 하여, 전류 용량이 작아지는 문제가 있었다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 본 발명의 주된 목적은, 에칭 팩터를 향상시킨 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법을 제공하는데 있다.
본 발명의 에칭 방법은, 피에칭재의 표면에 에칭 레지스트를 형성하는 공정과, 상기 에칭 레지스트를, 노광 마스크를 이용하여 선택적으로 노광시키는 것에 의해, 상기 에칭 레지스트를 선택적으로 변질시켜, 단면의 하부가 상부보다도 큰 잔존 영역을 형성하는 공정과, 용액을 이용하여 상기 잔존 영역을 제외한 상기 에칭 레지스트를 제거하는 공정과, 상기 잔존 영역을 마스크로 하여 상기 피에칭재를 에칭하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 도전박을 준비하는 공정과, 상기 도전박의 표면에 에칭 레지스트를 형성하는 공정과, 상기 에칭 레지스트를, 노광 마스크를 이용하여 선택적으로 노광시키는 것에 의해, 상기 에칭 레지스트를 선택적으로 변질시켜, 단면의 하부가 상부보다도 큰 잔존 영역을 형성하는 공정과, 용액을 이용하여 상기 잔존 영역을 제외한 상기 에칭 레지스트를 제거하는 공정과, 상기 잔존 영역을 마스크로 하여 상기 도전박을 에칭하여 도전 패턴을 형성하는 공정과, 상기 도전 패턴 상에 회로 소자를 배치하는 공정과, 상기 회로 소자가 피복되도록 밀봉 수지를 형성하는 공정을 포함하는 것을 특징으로 한다.
<에칭 방법을 설명하는 제1 실시예>
우선, 도 1의 흐름도를 참조하여, 본 발명의 에칭 방법의 개요를 설명한다.
우선, 단계 S1에서는, 에칭되는 재료(피에칭재)의 수취를 행한다. 여기서 수취하는 재료로서는, 금속으로 이루어지는 도전박, 절연층을 개재하여 도전박이 적층된 적층 시트, 표면에 도전박이 접착된 기판 등이 채용된다. 그리고, 단계 S2에서는, 앞처리로서, 피에칭재의 표면에 부착한 먼지나 유지 성분을 제거한다.
단계 S3에서는, 피에칭재의 표면에 레지스트를 형성한다. 이 레지스트의 형성은, 액상의 레지스트의 도포, 또는 시트형의 레지스트(DFR)의 라미네이트에 의해 행할 수 있다. 여기서 사용하는 레지스트는, 네가티브형 레지스트, 또는 포지티브형 레지스트 중 어느 하나이다. 단계 S4에서는, 도포된 레지스트의 선택적인 노광을 행한다. 그리고 단계 S5에서는, 에칭제를 이용하여, 레지스트의 선택적인 에칭을 행하고, 그 후에, 단계 S6에서는 레지스트의 경화를 행한다. 여기서, 레지스트의 경화를 행하는 단계 S6을 생략하여 본원을 구성하는 것도 가능하다.
단계 S7에서는, 에칭액을 이용하여, 잔존한 레지스트를 에칭 마스크로서 이용한 피에칭재의 에칭을 행한다. 그리고, 단계 S8에서는 용액을 이용한 레지스트의 박리를 행하고, 단계 S9에서는 피에칭재의 수세 건조를 행하고, 에칭의 공정이 종료한다. 여기서, 단계 S9의 공정은, 단계 S8에서 동시에 행하는 것도 가능하다.
도 1의 흐름도의 우측에 도시한 것은, 상술한 단계 S5에서 이용하는 노광 마 스크의 제조 공정을 도시하는 흐름도이다. 단계 S10에서는, 사용자의 사양이나 도면을 입수하여, 전기 회로의 설계를 행한다. 단계 S11에서는, CAD(Computer Aided Design) 등을 이용하여, 전기 회로에 기초한 도전 패턴의 설계를 행한다. 단계 S12에서는, 묘화 장치를 이용하여 도전 패턴을 묘화한다. 단계 S13에서는, 도전 패턴에 대응하는 영역, 또는 도전 패턴을 제외한 영역이 투과하도록, 노광 마스크를 형성한다.
이상이 본 발명의 에칭 공정의 개략적인 내용이다. 이어서, 도 2 내지 도 4를 참조하여, 에칭 레지스트를 패터닝하는 공정(단계 S5∼단계 S6)의 상세 내용을 설명한다. 우선 도 2 및 도 3을 참조하여, 에칭 레지스트를 노광시키는 공정을 설명한다.
도 2를 참조하여, 네가티브형 레지스트인 레지스트(10)의 노광을 행하는 방법을 설명한다. 네가티브형 레지스트란, 원래 알칼리 용액에 녹는 재료로 이루어지며, 광선이 조사된 부분은 불용성으로 되는 성질을 갖는다.
도 2의 (A)를 참조하면, 기판(12)의 표면에는, 피에칭재로서의 도전박(11)이 형성되고, 도전박(11)의 표면에는 레지스트(10)가 도포되어 있다. 여기서는, 네가티브형 레지스트가 레지스트(10)로서 채용된다. 여기서, 네가티브형 레지스트를 대신하여, 포지티브형 레지스트를 이용하는 것도 가능하다.
도 2의 (B)를 참조하면, 노광 마스크(14)를 이용하여, 레지스트(10)를 선택적으로 노광시킨다. 구체적으로 설명하면, 도전 패턴으로서 잔존하는 영역에 대응하는 레지스트(10)를 노광시키고, 다른 영역은 차광한다. 즉, 레지스트(10)의 노 광 영역(10B)은 잔존하고, 비노광 영역(10A)은 현상의 공정에서 제거된다. 비노광 영역(10A)의 구체적인 제거 방법은, 우선, 현상액에 레지스트(10)를 침지하는 것에 의해, 비노광 영역(10A)을 팽윤시킨다. 그리고, 수압을 이용하여, 팽윤한 비노광 영역(10A)을 제거한다.
노광 마스크(14)는, 기재로 되는 유리와, 이 유리의 표면에 형성된 노광 패턴(15)을 갖는다. 여기서, 기재로서 수지 등으로 이루어지는 필름 형상의 시트를 채용해도 된다. 즉, 선택적으로 박리되는 영역에 대응하도록 노광 패턴(15)이 형성되어 있다. 따라서, 이와 같은 구성의 노광 마스크(14)를, 레지스트(10)의 상방에 개재시켜 상방으로부터 광선(13)을 조사함으로써, 도전 패턴으로 되는 영역의 레지스트(10)에만, 선택적으로 광선(13)을 조사시킬 수 있다. 여기서, 노광 패턴끼리 이격하는 거리를 L1이라고 한다.
도 2의 (C)는, 도 2의 (B)의 확대도로서, 노광 영역(10B)의 구체적인 단면의 형상을 도시하고 있다. 레지스트(10)의 노광 영역(10B)에 조사된 광선(13)은, 그 일부분은, 레지스트(10)를 투과하여 도전박(11)의 표면에 도달한다. 그리고, 광선(13)은, 도전박(11)의 표면에 의해 반사된다. 특히, 노광 영역(10B)의 주변부인 영역 A1에서는, 외측을 향하도록, 경사 상방에 광선(13)이 반사된다. 반사한 광선(13)의 성분에 의해, 영역 A1도 노광된다. 따라서, 노광 영역(10B)의 단면은, 그 하부가 상부보다도 큰, 아래로 넓어지는 단면을 갖는다. 즉, 노광 영역(10B)의 단면은, 하측 저면의 길이가 상측 저면보다도 길다.
영역 A1을 노광시키는 구체적인 방법으로는, 레지스트(10)를 통과하는 성분 을 많게 하기 위해 광선(13)의 강도를 강하게 하는 방법이 있다. 이 방법에 의해, 보다 많은 광선(13)의 성분이 레지스트(10)를 투과하고, 도전박(11)의 표면에서 반사되어, 영역 A1을 노광시킬 수 있다. 또한, 광선(13)에 대하여 큰 투과성을 갖는 재료를 레지스트(10)로서 채용하는 것에 의해, 마찬가지의 효과를 발휘할 수 있다.
이어서, 도 3을 참조하여, 포지티브형 레지스트를 레지스트(10)로서 채용한 경우의, 노광 방법의 상세 내용을 설명한다. 포지티브형 레지스트는, 원래 현상액에 대하여 녹지 않는 성질을 갖고, 노광한 영역이 변질되어 현상액에 녹게 된다.
도 3의 (A)를 참조하면, 기판(12)의 표면에 형성된 도전박(11)의 표면에는, 포지티브형의 레지스트(10)가 도포되어 있다.
도 3의 (B)를 참조하면, 노광 마스크(14)를 이용하여 레지스트(10)의 노광을 행한다. 상술한 도 2의 (B) 및 그 설명에서는, 잔존 예정의 레지스트(10)의 영역을 노광시켰지만, 여기서는, 제거되는 영역의 레지스트(10)를 노광시킨다. 즉, 도전 패턴이 형성되지 않은 영역의 레지스트(10)를 노광하여 변질시킨다. 따라서, 노광 마스크(14)에서는, 형성 예정의 도전 패턴과 동일한 형상의 노광 패턴(15)이 형성되어 있다.
도 3의 (C)를 참조하여, 비노광 영역(10A)의 상세 내용을 설명한다. 여기서는, 광선(13)이 조사되지 않는 비노광 영역(10A)이, 에칭 마스크로서 잔존한다. 따라서, 부분적으로 제거되는 영역의 레지스트(10)(노광 영역 : 10B)에, 광선(13)이 조사된다. 노광 영역(10B)의 주변부에서는, 광선(13)이 레지스트(10)의 하부까지 도달하지 않는다. 즉, 노광 영역(10B)의 주변부의 하방은 노광되지 않아, 변질 되지 않는다. 따라서, 비노광 영역(10A)의 단면 형상은, 도 2의 (C)에 도시한 노광 영역(10B)과 마찬가지로 이루어진다. 즉, 비노광 영역(10A)의 단면은, 그 하부가 상부보다도 크다.
구체적으로 설명하면, 영역 A1을 노광시키지 않는 방법으로는, 광선(13)의 조사량을 적게 하는 방법이 있다. 이에 의해, 특히 노광 영역(10B)의 주변부에서는 광선(13)의 조사가 적어져, 영역 A1에 도달하는 광선(13)의 양을 적게 할 수 있다. 또한, 다른 방법으로는, 레지스트(10)의 차광성을 크게 하는 방법이 있으며, 이 방법에서도, 상술한 효과를 발휘할 수 있다. 또한, 노광 시간을 짧게 함으로써도 상기 효과를 발휘할 수 있다.
상기 설명에서는 주로 현상 조건에 의해, 스커트 형상의 단면을 갖는 레지스트를 형성하는 방법을 설명하였다. 그러나, 다른 에칭 조건을 변화시키는 것이라도, 스커트 형상의 단면을 갖는 레지스트를 형성할 수 있다. 다른 방법으로는, 현상액의 농도를 변화시키는 제1 방법과, 현상액의 종류를 변화시키는 제2 방법을 생각할 수 있다.
현상액의 농도를 변화시키는 제1 방법으로는, 구체적으로, 레지스트(10)의 현상에 사용하는 현상액의 농도를 통상보다도 짙게 하는 방법이다. 통상의 현상액은, 순수에 탄산나트륨(NaCO3)을 1%의 비율로 녹인 용액, 또는, 순수에 유기아민을 1%의 비율로 녹인 용액이다. 이 농도를 짙게 하는 것에 의해, 레지스트(10)의 융해 또는 팽윤을 급격하게 행할 수 있다. 따라서, 잔존하는 레지스트(10)의 단면 형상을 아래로 넓어지는 단면 형상으로 할 수 있다.
현상액의 종류를 변화시키는 제2 방법으로는, 탄산나트륨보다도 유기 아민계의 용액을 이용하는 방법이다. 유기 아민계의 수용액은, 탄산나트륨의 수용액보다도 어택이 강하다. 따라서, 레지스트(10)의 단면 형상을 아래로 넓어지는 단면 형상으로 할 수 있다.
도 4를 참조하여, 현상 공정 이후의 상세 내용을 설명한다.
도 4의 (A)를 참조하면, 현상을 행함으로써, 레지스트(10)의 패터닝을 행한다. 구체적으로 설명하면, 노광된 레지스트(10)를 현상하는 것에 의해, 형성 예정의 도전 패턴에 대응한 영역의 레지스트(10)를 잔존시키고, 다른 영역의 레지스트(10)를 제거한다. 이것은, 알칼리성의 용액에 레지스트(10)를 침지시킴으로써 행할 수 있다. 따라서, 도 2의 (B)에 도시하는 레지스트(10)에서는 노광 영역(10B)이 잔존하고, 도 3의 (B)에 도시하는 레지스트(10)에서는 비노광 영역(10A)이 잔존한다.
도 4의 (B)를 참조하면, 다음에, 잔존한 레지스트(10)를 에칭 마스크로서 이용하여, 도전박(11)의 에칭을 행함으로써 패턴(16)을 형성한다. 여기서는, 등방성으로 진행하는 웨트 에칭에 의해, 패턴(16)의 형성을 행한다. 따라서, 각 패턴(16)은 분리된다.
도 4의 (C)를 참조하여, 상기 공정에서 형성된 패턴의 단면 형상을 설명한다. 웨트 에칭에 의해 형성되는 패턴(16)의 측면은 테이퍼 구조로 이루어져 있다. 즉, 상부 저면보다도 하부 저면이 더 긴 구형 형상의 단면을 패턴(16)은 갖는다. 여기서, 레지스트(10)의 상부 단부와, 패턴(16)의 상부 단부와의 거리를 a2로 한다. 그리고, 패턴(16)의 하단으로부터 상단까지의 거리(두께)를 t라고 한다. 그렇게 하면, 에칭 팩터 Ef는〔Ef=t/a2〕로 표현된다.
여기서, 레지스트(10)의 단면을 관찰하면, 그 하부에는 아래로 넓어지는 영역 A1이 형성되어 있다. 즉 도 11의 (E)의 종래예와 비교하면, 레지스트(10)의 하측 단부는, 아래로 넓어지는 영역 A1의 폭 d만큼 외부로 돌출되어 있다. 따라서, 레지스트 상측 단부와, 패턴(16) 상측 단부와의 거리 a2는, 영역 A1의 폭 d만큼 그 거리가 짧아진다. 따라서, 여기서의 에칭 팩터 Ef는, d의 폭에 대응한 수치의 증가가 얻어진다. 즉, 등방성의 에칭에 의해, 패턴(16)의 측부는 종래예와 동일한 정도로 테이퍼 형상으로 이루어진다. 그러나, 영역 A1의 돌출에 의해, 레지스트(10)의 상측 단부와, 패턴(10)의 상측 단부와의 상대적인 가로 방향의 거리를, 근접시킬 수 있다. 이것이 에칭 팩터의 향상에 기여하여, 미세화를 향상시킬 수 있다.
통상의 미세화의 향상은, 노광 패턴(14)의 노광 마스크(15)의 미세화를 행함으로써 행해진다. 구체적으로 설명하면, 레지스트(10)가 네가티브형인 경우에는, 노광 패턴의 폭 L2를 좁게 하는 것에 의해, 이 미세화는 달성된다. 따라서, 이 방법에 의한 미세화의 추진은, 노광 패턴(16)의 묘화 장치의 개선을 행하기 위해 다액의 비용을 필요로 한다. 상기한 본 발명의 방법은, 이러한 다액의 비용을 불필요하게 하여, 미세화를 추진할 수 있다. 즉, 노광 패턴(15)의 폭을 바꾸지 않아도, 레지스트(10)의 하부에 영역 A1을 형성하는 것에 의해, 패턴(16)끼리의 간격을 좁게 할 수 있다. 또한, 패턴(16)의 단면적을 크게 할 수 있으므로, 전류 용량을 크게 할 수 있다.
<회로 장치의 제조 방법을 설명하는 제2 실시예>
이어서, 도 5를 참조하면, 상술한 에칭의 방법을 이용하여 제조되는 회로 장치를 수종 소개한다. 도 5를 참조하여, 본 발명에 따른 회로 장치(20)의 구성을 설명한다. 도 5의 (A) 내지 도 5의 (C)는 각 형태의 회로 장치의 단면도이다.
도 5의 (A)를 참조하면, 본 발명의 회로 장치(20A)는, 도전 패턴(21)과, 도전 패턴(21)에 땜납을 개재하여 고착된 회로 소자(22)와, 도전 패턴(21)과 외부를 전기적으로 접속하는 접속 수단으로서의 외부 전극(27)을 갖는 구성으로 되어 있다.
도전 패턴(21)은, 구리 등의 금속으로 이루어지며, 그 이면을 노출시켜 밀봉 수지(28)에 매립되어 있다. 또한, 각 도전 패턴(21)은 분리 홈(29)에 의해 전기적으로 분리되고, 그 분리 홈(29)에는 밀봉 수지(28)가 충전되어 있다. 도전 패턴(21)의 측면은 만곡 형상으로 되어 있어서, 도전 패턴(21)과 밀봉 수지(28)와의 결합은 향상되어 있다.
분리 홈(29)은, 각 도전 패턴(21)을 전기적으로 분리하는 기능을 갖는다. 또한, 이 분리 홈은, 상술한 에칭 방법에 의해 형성된다. 따라서, 그 깊이 방향의 길이에 대하여, 폭을 좁게 할 수 있다. 즉, 도전 패턴(21)끼리의 간격을 좁게 할 수 있다. 또한, 도전 패턴(21)의 폭을 넓게 하여 단면적을 크게 할 수 있으므로, 전류 용량을 크게 할 수 있다.
회로 소자(22)는, 여기서는, 반도체 소자(22A) 및 칩 소자(22B)로 이루어져 있다. 또한, LSI 칩, 베어의 트랜지스터 칩, 다이오드 등의 능동 소자를 회로 소자로서 채용할 수 있다. 또한, 칩 저항이나 칩 컨덴서 등의 수동 소자를 회로 소자로서 채용할 수도 있다. 구체적인 실장 구조로서는, 반도체 소자(22A)는, 그 이면이 도전 패턴(21)으로 이루어지는 패드에 고착되어 있다. 그리고, 반도체 소자(22A)의 표면의 전극과 도전 패턴(21)은, 금속 세선(25)을 개재하여 전기적으로 접속되어 있다. 칩 소자(22B)는, 그 양단의 전극이, 땜납을 개재하여 도전 패턴(21)에 고착되어 있다.
밀봉 수지(28)는, 주입 몰드에 의해 형성되는 열가소성 수지, 또는 트랜스퍼 몰드로 형성되는 열 경화성 수지로 이루어진다. 그리고, 밀봉 수지(28)는 전체를 밀봉하는 기능을 가짐과 동시에, 전체를 기계적으로 지지하는 기능도 갖는다. 외부 전극(27)은, 땜납으로 이루어지고, 도전 패턴(21)의 이면에 형성되어 있다.
도 5의 (B)를 참조하면, 도 5의 (B)에 도시하는 회로 장치(20B)의 기본적인 구성은, 상술한 회로 장치(20A)와 마찬가지이며, 상위점은 지지 기판(31)을 갖고 있는 것이다.
지지 기판(31)으로서는, 방열성이 우수하고, 기계적 강도가 높은 것이 채용된다. 여기서는, 금속 기판, 프린트 기판, 플렉시블 기판, 복합 기판 등을 채용할 수 있다. 또한, 금속 등의 도전성의 재료로 이루어지는 기판을 채용하는 경우에는, 그 표면에 절연층을 형성하여 도전 패턴(21)과의 절연을 행한다.
제1 도전 패턴(21A) 및 제2 도전 패턴(21B)은, 지지 기판(31)의 표면 및 이 면에 형성된다. 그리고, 지지 기판(31)을 관통하여, 제1 도전 패턴(21A)과 제2 도전 패턴(21B)은 전기적으로 접속되어 있다. 또한, 제2 도전 패턴(21B)에 외부 전극(27)이 형성되어 있다. 여기서도, 제1 및 제2 도전 패턴(21A, 21B)은, 상술한 에칭 방법에 의해 형성되므로, 패턴 사이의 폭을 좁힐 수 있게 되어, 미세화를 촉진시킬 수 있다.
도 5의 (C)를 참조하면, 회로 장치(20C)에서는, 도전 패턴(21)은 다층의 배선 구조를 갖는다. 구체적으로 설명하면, 제1 도전 패턴(21A)과, 제2 도전 패턴(21B)으로 이루어지는 2층의 도전 패턴이, 수지로 이루어지는 절연층(32)을 개재하여 적층되어 있다. 여기서, 3층 이상의 배선 구조가 더 구성되어도 된다. 그리고, 절연층(32)을 관통하여, 제1 도전 패턴(21A)과 제2 도전 패턴(21B)은 전기적으로 접속되어 있다. 여기서도, 제1 및 제2 도전 패턴(21A, 21B)은, 상술한 에칭 방법에 의해 형성된다. 따라서, 패턴 사이의 폭을 좁힐 수 있게 되어, 미세화를 촉진시킬 수 있다.
계속해서, 도 6 이후를 참조하여, 도 5에서 설명한 구성의 회로 장치의 제조 방법을 설명한다. 우선, 도 6 내지 도 7을 참조하여, 도 5의 (A)에 도시하는 구성의 회로 장치(20A)의 제조 방법을 설명한다.
처음에, 도 6의 (A)를 참조하면, 구리 등의 금속으로 이루어지는 도전박(30)을 준비한다. 그리고, 도 6의 (B)에 도시한 바와 같이, 도전 패턴으로 되는 개소에, 에칭 레지스트 PR을 형성한다. 그리고, 웨트 에칭에 의해, 에칭 레지스트 PR로부터 노출되는 도전박(30)의 표면을 제거하는 것에 의해, 분리 홈(29)을 형성한 다. 분리 홈(29)의 형성에 의해, 각 도전 패턴(21)은 볼록 형상으로 형성되어 있다. 여기서, 레지스트 PR은, 상술한 아래로 넓어지는 단면 형상을 가지므로, 에칭 팩터를 향상시킬 수 있다.
도 6의 (C)를 참조하면, 땜납 등의 접합 재료를 개재하여, 반도체 소자(22A) 및 칩 소자(22B)를, 원하는 도전 패턴(21)으로 고착한다. 또한, 반도체 소자(22A)의 표면의 전극과 도전 패턴(21)은, 금속 세선(25)을 개재하여 전기적으로 접속된다.
계속해서, 도 7의 (A)를 참조하면, 분리 홈(29)에 충전되어, 회로 소자가 피복되도록, 밀봉 수지(28)를 형성한다. 이 밀봉 수지(28)의 형성은, 열경화성 수지를 이용한 트랜스퍼 몰드, 또는, 열가소성 수지를 이용한 주입 몰드로 행할 수 있다.
계속해서, 도 7의 (B)를 참조하면, 도전박(30)을 이면으로부터 전면적으로 제거하는 것에 의해, 분리 홈(29)에 충전된 밀봉 수지(28)를 이면에 노출시킨다. 그리고, 각 도전 패턴(21)을 전기적으로 분리한다. 또한, 레지스트(26)의 형성, 및 외부 전극(27)의 형성을 행함으로써, 도 7의 (C)에 도시한 바와 같은 회로 장치가 완성된다.
계속해서, 도 8 내지 도 10을 참조하여, 도 5의 (C)에 도시한 회로 장치(20C)의 제조 방법을 설명한다. 우선, 도 8의 (A)를 참조하면, 제1 도전박(33) 및 제2 도전박(34)이, 절연층(22)을 개재하여 적층된 적층 시트를 준비한다.
계속해서, 도 8의 (B)를 참조하면, 제1 도전박(33)을 선택적으로 제거하는 것에 의해, 관통 홀(35)을 형성한다. 이것은, 레지스트(10)를 이용한 웨트 에칭에 의해 행할 수 있다. 여기서 이용하는 레지스트(10)는, 상술한 에칭 방법에 의해 형성되고, 아래로 넓어지는 단면 형상을 갖는다. 따라서, 보다 미세한 관통 홀(35)을 형성하는 것이 가능해지고, 관통 홀(35)이 차지하는 면적을 더 작게 할 수 있다. 따라서, 다른 영역을 도전 패턴의 형성 영역으로서 이용할 수 있어서, 배선의 밀도를 향상시킬 수 있다. 또한, 장치 전체의 소형화를 행할 수 있다.
계속해서, 도 8의 (C)를 참조하면, 관통 홀(35)의 하방의 부분의 절연층(22)을 제거하는 것에 의해, 관통 홀(35)을 제2 도전박(34)의 표면까지 도달시킨다. 이 절연층(22)의 제거는, 탄산 가스 레이저를 이용하여 행할 수 있다. 그 후에, 레지스트(10)를 박리시키는 것에 의해, 도 8의 (D)에 도시한 바와 같은 단면 구조를 얻는다. 그리고, 도 9의 (A)를 참조하면, 구리 등의 금속으로 이루어지는 도금막을 구성하는 것에 의해, 접속부(36)를 관통 홀(35)에 형성하여, 제1 도전박(33)과 제2 도전박(34)을 전기적으로 접속한다.
계속해서, 도 9의 (B)를 참조하면, 제1 도전박(33) 및 제2 도전박(34)을 에칭하기 위하여, 에칭 레지스트(10)를, 양 도전박의 표면에 선택적으로 형성한다. 이 레지스트(10)의 형성은, 제1 실시예에서 설명한 방법으로 형성되기 때문에, 아래로 넓어지는 단면 형상을 갖는다.
계속해서, 도 9의 (C)를 참조하면, 웨트 에칭에 의해, 제1 도전 패턴(21A) 및 제2 도전 패턴(21B)을 형성한다. 상술한 바와 같이, 레지스트(10)는 아래로 넓어지는 단면 형상을 갖기 때문에, 미세화된 도전 패턴을 형성할 수 있다. 그리고, 레지스트(10)를 제거하는 것에 의해, 도 9의 (D)에 도시한 바와 같은 단면 형상을 얻는다.
이어서, 도 10의 (A)를 참조하면, 반도체 소자(22A) 및 칩 소자(22B)를, 제1 도전 패턴(21A)에 고착한다. 그리고, 도 10의 (B)를 참조하면, 반도체 소자(22A) 및 칩 소자(22B)가 피복되도록 밀봉 수지(28)를 형성한다. 또한, 이면의 처리를 실시함으로써, 도 5의 (C)에 도시한 바와 같은 회로 장치가 완성된다.
본 발명에 의하면, 아래로 넓어지는 단면 형상을 갖는 레지스트를 형성하여, 이 레지스트를 에칭 마스크로서 이용하여 비에칭재의 웨트 에칭을 행한다. 따라서, 에칭 팩터의 개선을 행할 수 있다. 또한, 에칭에 의해 형성되는 도전 패턴의 미세화를 행할 수 있다.

Claims (8)

  1. 피에칭재의 표면에 에칭 레지스트를 형성하는 공정과,
    상기 에칭 레지스트를, 노광 마스크를 이용하여 선택적으로 노광시키는 것에 의해, 상기 에칭 레지스트를 선택적으로 변질시켜, 단면의 하부가 상부보다도 큰 잔존 영역을 형성하는 공정과,
    용액을 이용하여 상기 잔존 영역을 제외한 상기 에칭 레지스트를 제거하는 공정과,
    상기 잔존 영역을 마스크로 하여 상기 피에칭재를 웨트 에칭하는 공정
    을 포함하고,
    상기 잔존 영역의 측면은, 상기 피에칭재의 표면에 대하여 거의 수직인 수직면과, 상기 수직면으로부터 외측으로 스커트 모양으로 연장되는 경사면을 포함하는 것을 특징으로 하는 에칭 방법.
  2. 제1항에 있어서,
    상기 에칭 레지스트는 네가티브형 레지스트이고, 상기 네가티브형 레지스트의 상기 잔존 영역에 대응하는 영역에 광선을 조사시킴으로써, 상기 네가티브형 레지스트를 투과하여 상기 피에칭재의 표면에서 반사한 상기 광선에 의해, 상기 잔존 영역의 단면의 하부가, 그 상부보다도 커지는 것을 특징으로 하는 에칭 방법.
  3. 제1항에 있어서,
    상기 에칭 레지스트는 포지티브형 레지스트이고, 상기 포지티브형 레지스트의 제거 영역에 광선을 조사시키고, 상기 제거 영역의 주변부에 조사되는 상기 광 선이 상기 에칭 레지스트 도중에 감쇠함으로써, 상기 잔존 영역의 단면의 하부가, 그 상부보다도 커지는 것을 특징으로 하는 에칭 방법.
  4. 도전박을 준비하는 공정과,
    상기 도전박의 표면에 에칭 레지스트를 형성하는 공정과,
    상기 에칭 레지스트를, 노광 마스크를 이용하여 선택적으로 노광시키는 것에 의해, 상기 에칭 레지스트를 선택적으로 변질시켜, 단면의 하부가 상부보다도 큰 잔존 영역을 형성하는 공정과,
    용액을 이용하여 상기 잔존 영역을 제외한 상기 에칭 레지스트를 제거하는 공정과,
    상기 잔존 영역을 마스크로 하여 상기 도전박을 웨트 에칭하여 도전 패턴을 형성하는 공정과,
    상기 도전 패턴 상에 회로 소자를 배치하는 공정과,
    상기 회로 소자가 피복되도록 밀봉 수지를 형성하는 공정
    을 포함하고,
    상기 잔존 영역의 측면은, 상기 도전박의 표면에 대하여 거의 수직인 수직면과, 상기 수직면으로부터 외측으로 스커트 모양으로 연장되는 경사면을 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 에칭에 의해, 상기 도전박보다도 얕은 분리 홈을 상기 도전 패턴끼리의 사이에 형성하고,
    상기 밀봉 수지를 형성하는 공정에서는 상기 분리 홈에 상기 밀봉 수지를 충 전하며,
    상기 분리 홈에 충전된 상기 밀봉 수지가 노출될 때까지 상기 도전박의 이면을 제거하는 공정을 더 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 에칭 레지스트는 네가티브형 레지스트이고, 상기 네가티브형 레지스트의 상기 잔존 영역에 대응하는 영역에 광선을 조사시킴으로써, 상기 네가티브형 레지스트를 투과하여 상기 피에칭재의 표면에서 반사한 상기 광선에 의해, 상기 잔존 영역의 단면의 하부가, 그 상부보다도 커지는 것을 특징으로 하는 회로 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 에칭 레지스트는 포지티브형 레지스트이고, 상기 포지티브형 레지스트의 제거 영역에 광선을 조사시키고, 상기 제거 영역의 주변부에 조사되는 상기 광선이 상기 에칭 레지스트 도중에 감쇠함으로써, 상기 잔존 영역의 단면의 하부가, 그 상부보다도 커지는 것을 특징으로 하는 회로 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 도전박은, 절연층을 개재하여 적층된 복수층의 도전박을 포함하고, 복수층의 상기 도전 패턴이 형성되는 것을 특징으로 하는 회로 장치의 제조 방법.
KR20040067381A 2003-09-02 2004-08-26 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법 KR100652099B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003310764A JP2005077955A (ja) 2003-09-02 2003-09-02 エッチング方法およびそれを用いた回路装置の製造方法
JPJP-P-2003-00310764 2003-09-02

Publications (2)

Publication Number Publication Date
KR20050025285A KR20050025285A (ko) 2005-03-14
KR100652099B1 true KR100652099B1 (ko) 2006-12-06

Family

ID=34412505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040067381A KR100652099B1 (ko) 2003-09-02 2004-08-26 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20050101136A1 (ko)
JP (1) JP2005077955A (ko)
KR (1) KR100652099B1 (ko)
CN (1) CN1312533C (ko)
TW (1) TWI301634B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP2007266030A (ja) 2006-03-27 2007-10-11 Seiko Epson Corp 半導体装置の製造方法および半導体装置
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
KR0148610B1 (ko) * 1994-07-28 1998-12-01 김주용 반도체 소자의 패턴 형성방법
US6753584B1 (en) * 1997-08-21 2004-06-22 Micron Technology, Inc. Antireflective coating layer
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6380611B1 (en) * 1998-09-03 2002-04-30 Micron Technology, Inc. Treatment for film surface to reduce photo footing
WO2000059275A1 (fr) * 1999-03-26 2000-10-05 Matsushita Electric Works, Ltd. Procede et systeme de traitement d'un lamine recouvert de metal pour carte a circuit imprime
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP2001308002A (ja) * 2000-02-15 2001-11-02 Canon Inc フォトマスクを用いたパターン作製方法、及びパターン作製装置
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
US6372539B1 (en) * 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN1216285C (zh) * 2001-08-10 2005-08-24 Hoya株式会社 灰调掩模缺陷检查方法及装置和光掩模缺陷检查方法及装置
US7035448B2 (en) * 2001-08-20 2006-04-25 Hoya Corporation Method of defect inspection of graytone mask and apparatus doing the same
US6713404B2 (en) * 2002-03-05 2004-03-30 Micron Technology, Inc. Methods of forming semiconductor constructions
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates

Also Published As

Publication number Publication date
KR20050025285A (ko) 2005-03-14
CN1312533C (zh) 2007-04-25
JP2005077955A (ja) 2005-03-24
US20050101136A1 (en) 2005-05-12
TWI301634B (en) 2008-10-01
TW200511391A (en) 2005-03-16
CN1591191A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
KR100652099B1 (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2004022729A (ja) 実装基板及びその製造方法
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2006054322A (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
CN112153802B (zh) 电路板结构及其制造方法
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
JPH0590764A (ja) 電子部品搭載用基板の製造方法
JP2022176709A (ja) プリント配線板
JP2003129259A (ja) 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JPH11354473A (ja) 半導体素子基板およびその製造方法
KR20160117809A (ko) 비아 상에 회로 트레이스를 구비하는 인쇄회로기판 및 그 제조 방법
JP2022108637A (ja) 配線基板及び配線基板の製造方法
KR20140059074A (ko) 회로 기판의 제조 방법
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
KR20130036599A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee