JP2004022729A - 実装基板及びその製造方法 - Google Patents
実装基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004022729A JP2004022729A JP2002174258A JP2002174258A JP2004022729A JP 2004022729 A JP2004022729 A JP 2004022729A JP 2002174258 A JP2002174258 A JP 2002174258A JP 2002174258 A JP2002174258 A JP 2002174258A JP 2004022729 A JP2004022729 A JP 2004022729A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- cream solder
- mounting board
- interlayer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【解決手段】複数の基板1、2、3を有する実装装置であって、外部に露出する開口部が形成された貫通スルーホール5または層間スルーホール7が、金属接合材料8で充填・固化されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、多層のプリント基板に設けた貫通スルーホール等での腐食などを防止することができる実装基板及びこの製造方法に関するものである。
【0002】
【従来の技術】
各種の電子機器、例えばパソコンなどに備えたハードディスク記録装置や携帯電話機などには、筐体内部に各種の電子部品を実装させた実装基板が各種開発され、用いられている。
【0003】
以下、この実装基板について、その製造工程を簡単に説明する。
例えば、貫通スルーホール(または層間スルーホール等)を有する多層基板を形成する場合、図6に示すような工程(第1工程から第7工程)を経て多層基板が形成される。
【0004】
即ち、
(1)予め、図示外の所定の工程を経て所要の内層回路を形成した各基板A,B及びプリプレグC〜Eを接合して一体に積層した多層基板(図7(A)参照)を形成する。
(2)次に、この多層基板において、所定の必要部位にドリル101で貫通スルーホール用の孔102を開口する(同図(B)参照)。なお、この図7において、103は各基板のずれ防止として設けたガイドピン、104A、104Bはパターン配線となる銅箔を示す。
【0005】
(3)そして、図8に示すように、パターン配線部分となる外側基板上の銅箔104A、104B及び貫通スルーホール用孔102の内周面に対して、銅めっき105(無電解銅めっき105A(図8(A)参照)及び電解銅めっき105B(同図(B)参照))を施す。これにより、貫通スルーホールめっきが完成する。
(4)その後、フォトマスク(版下)106によりフォトレジスト(ドライフィルム)107に紫外線で露光(図9(A)参照)及び現像(同図(B)参照)を行って所定パターンのフォトレジストを形成する。そして、このフォトレジストを用いて現像液によりエッチングを行う(同図(C)参照)とともに、その後、そのフォトレジスト107を剥離液で除去する(同図(D)参照)。同様の工程を反対面にも行い(図9では簡単に説明するため、片側面のみ記載してある)これにより、パターン配線が外側基板に形成される。
【0006】
(5)次に、図10(A)に示すように、外側基板の全面(プリプレレグ104及びめっき層105)に亙ってレジスト108を塗布・乾燥させた後、そのレジスト108の上にフォトマスク109をセットしてその上からから紫外線で露光(同図(B)参照)する。その後、同図(C)に示すように現像してから加熱すると、レジスト膜108Aが形成される。
(5)次に、スクリーンマスク109をセットしてスキージ110を用いてシルクインク111を外側基板に塗布する(図11(A)参照)とともに、その後、シルクインク111を加熱・硬化させる(同図(B)参照)。
(6)このようにして、両側の外側基板にパターン配線などが形成されたならば、これを金型間に配置して不要部分を切り落とすと、多層基板が完成する。
【0007】
このようにして形成された多層基板には、その後、以下のような工程を経て部品が実装された実装基板が形成される。
(7)即ち、前述の方法で形成された多層基板に対して、メタルマスクを用いてクリームハンダを所要のパターンで印刷塗布する。
(8)その後に、実装すべき所定の電子部品などをその上に搭載し、リフローによってフラックス処理が施されるとともに、洗浄・乾燥がなされる。
(9)さらに、必要な電子部品に対して金線でワイヤボンディングなどを行ったのち、樹脂封止その他の必要な処理を行うとともに必要な検査工程を経て、実装基板が完成する。
【0008】
このようにして形成された実装基板の貫通スルーホールまたは層間スルーホール等の孔の内周面には、隣の基板層やその他の基板層のパターン配設面に設けたパターン配線との間の導通を図るための導通用のめっき層を構成する導体薄膜が形成されている。
【0009】
しかし、これら貫通スルーホール等が開口部を経由して空気に触れ、空気中に含まれる湿気その他の影響で、貫通スルーホール等の内周面に腐食を生じ、導通不良などを発生する虞があるため、例えば、パターン配線部分に対応して孔を設けたスクリーンマスクなどを用いて、外側基板の貫通スルーホールの孔や層間スルーホールの穴などを含むパターン配線部分の全体に対して半田めっきして保護することが検討されている。
【0010】
【発明が解決しようとする課題】
しかしながら、上記スクリーンマスクを利用した半田めっきにおいては、半田めっきの表面が荒くなり、近年小型化が進んでいるチップコンデンサなどのチップ部品を半田コートされたランド上に実装させる場合に、図12に示すように、半田コート膜112上のチップ部品113が斜めに傾斜した状態で実装されたり、起立した状態で実装される虞があるという問題がある。一方、半田めっきを行わないと、貫通スルーホール等の内周面に半田めっきがされずに、腐食するという問題もあった。
【0011】
本発明は、上記従来の問題を解決するためになされたもので、半田めっきを行わないことで、チップ部品に係る上記不具合を生じなくさせるとともに、貫通スルーホール等の内周面の腐食を防止することのできる実装基板及びその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
即ち、本発明の実装基板は、複数の基板を有する実装基板であって、
外部に露出する開口部が形成された貫通スルーホールまたは層間スルーホールが、金属接合材料で充填・固化されていることを特徴としている。
【0013】
この構成により、スルーホールの孔や層間スルーホールの穴などの内周面の導体部分に腐食をもたらす虞がなく、信頼度及び耐久性の向上を図ることができる。
【0014】
また、本発明の実装基板の製造方法は、複数の基板を有する実装基板の部品実装部分にクリーム半田を塗布するクリーム半田塗布工程を含む実装基板の製造方法であって、
前記クリーム半田塗布工程は、前記部品実装部分に前記クリーム半田を塗布するとともに、外部に露出する開口部が形成された貫通スルーホール内部または層間スルーホール内部にも、前記クリーム半田を充填・塗布する方法であることを特徴としている。
【0015】
この方法により、同様に、スルーホールの孔や層間スルーホールの穴などの内周面の導体部分に腐食をもたらす虞がなく、信頼度及び耐久性の向上を図ることができる。
【0016】
また、本発明の実装基板の製造方法は、前記クリーム半田塗布工程は、前記クリーム半田を所定の領域に塗布するための孔を有し、かつ、前記貫通スルーホール内部または層間スルーホール内部にも前記クリーム半田を充填・塗布するための孔を有したメタルマスクを用いる方法であることを特徴としている。
【0017】
この方法により、通常のクリーム半田塗布動作によって、同時に、スルーホールの孔や層間スルーホールの穴にクリーム半田を充填・塗布することができる。
【0018】
【発明の実施の形態】
以下、本発明に係る実施の形態について、添付図面を参照しながら詳細に説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る実装基板10Aを示すものである。この実装基板10Aは、3枚の基板1,2,3を積層させた構成のものであり、4層のパターン配線面4A〜4Dを有しており、全基板1〜3を貫通する貫通スルーホール5と一部の基板を穿設して設けた層間スルーホール6,7とを設けている。なお、図中符号9はチップコンデンサなどのチップ部品を示す。
【0019】
また、貫通スルーホール5には、上下に設けた外側基板1,3の配線パターン4A,4Dどうしを導通するための銅箔膜51がこの孔の内周面に形成されているとともに、この孔の内部空間にクリーム半田8が充填・固化されている。従って、このクリーム半田8が貫通スルーホール5の内部に空気や侵食性のあるガスなどが進入するのを阻止しているので、この貫通スルーホール5内周面の銅箔膜51が腐食するのを防止できるようになっている。
【0020】
また、層間スルーホール6にも、この孔の内周面に内部基板2の層間(パターン配線4B,4C)接続を行うために銅箔膜61が形成されているが、この層間スルーホール6は内側基板2に穿設されているために、湿った空気や侵食性のあるガスなどが直接進入して触れることがない。従って、この層間スルーホール6には、クリーム半田8を充填させてはいない。なお、この層間スルーホール6にも、多層基板としての積層工程のときなどに、高湿度の空気や侵食性のあるガスなどが進入する虞があるようならば、貫通スルーホール5と同様に、クリーム半田を充填させておいてもよい。
【0021】
一方、層間スルーホール7にも、この孔の内周面に外側基板1と内部基板2とのそれぞれ設けたパターン配線4A,4B同士を接続するための銅箔膜71が形成されている。また、特にこの層間スルーホール7は、外側基板1の外部に向けて開口部が開口されているために、湿った空気や侵食性のあるガスなどに触れる虞があることから、クリーム半田8が充填・固化されている。
【0022】
なお、この実施の形態では、層間スルーホール7に対して穴の全部を半田で塞ぐ構成としたが、層間スルーホール7に対して穴の全部を完全に半田で塞ぐために、例えば、真空引きを行うような適宜の補助手段を講じてもよい。
また、実装基板10Bとして、図2に示すように、貫通スルーホール5の孔内周面の入り口近傍のみを塞ぐような構成のものでもよい。
即ち、この貫通スルーホール5の内部に湿った空気や侵食性のある気体が進入して、腐食に弱い銅箔膜がこの空気や気体にさらされて腐食する、といったことが防止できればよいからである。
【0023】
[第2の実施形態]
次に、本発明の第2の実施の形態に係る実装基板10Cについて説明する。なお、この実施の形態において、第1の実施の形態と同一部分には同一符号を付して重複説明を避ける。
図3は、第2の実施の形態に係る実装基板10Cを示すものであり、この実装基板10Cは、両面基板11で構成されており、上下両面にパターン配線4E,4Fが設けられている。
【0024】
この第2の実施の形態の貫通スルーホール5のうち、少なくとも外部に剥き出し状態となっている貫通スルーホール5Aについては、第1の実施の形態と同様に、孔内部が完全にクリーム半田8で充填・固化させている。なお、この貫通スルーホール5Aについても、両面基板11の厚さがうすいので、完全にクリーム半田8で塞いだが、この両面基板11にある程度の厚さがあるようであれば、図2に示すように、両側の入り口近傍のみをクリーム半田8で塞ぐように構成してもよい。
【0025】
また、図3において、貫通スルーホール5の上下両側の孔入り口のうち、一方の入り口のみがチップ部品9などの電子部品で塞がれている貫通スルーホール5Bについては、開口されている反対側の開口部からクリーム半田8が充填・固化されているが、孔全体を充填させる必要はなく、要はこの孔から空気などが進入するのを防止できればよい。
【0026】
なお、同図において、貫通スルーホール5の上下両側の孔入り口が、ともにチップ部品9などの電子部品で塞がれている貫通スルーホール5Cについては、空気の進入する虞がない限り、クリーム半田8をその貫通スルーホール5Cの孔に充填・固化する必要はない。
【0027】
[第3の実施の形態]
次に、本発明の第3の実施の形態に係る実装基板の製造方法について説明する。なお、この第3の実施の形態では、第1の実施の形態に係る多層基板10Aを製造するようになっており、この第1の実施の形態と同一部分には同一符号を付して重複説明を避ける。
この実装基板の製造方法は、図4に示すクリーム半田印刷工程に用いるメタルマスク12に、図5に示すように、通常のクリーム半田塗布部位に対応して開口した孔12Aのほかに、貫通スルーホール5及び層間スルーホール7内にクリーム半田を充填するための孔12B及び穴12Cが開口されている。
なお、このクリーム半田印刷工程は、電子部品の実装工程に先立って行われるものであり、第1工程S1(図4(A)参照)から第5工程S5(図4(E)参照)から構成されている。
【0028】
次に、このクリーム半田印刷工程について説明する。
(1)第1工程S1では、多層基板10Aをメタルマスク12を備えたクリーム半田印刷機にセットする(図4(A)参照)。このメタルマスク12には、前述したように、通常の半田塗布部位に対応して開口した孔12Aのほかに、貫通スルーホール5及び層間スルーホール7内にクリーム半田を充填するための孔12B及び12Cを開口したものを用いる。また、このメタルマスク12には、クリーム半田8に対する離型性を確保するために、適宜の離型剤を塗布してある。
(2)第2工程S2では、メタルマスク12を多層基板10Aに被せる(図4(B)参照)。
(3)第3工程S3では、スキージ13を用いて、クリーム半田8の塗布動作を開始する(図4(C)参照)。
(4)第4工程S4では、スキージ13の移動によって、クリーム半田8をメタルマスク12の開口された各孔12A,12B・・・に流し込む(図4(D)参照)。これにより、通常の半田塗布部位ばかりでなく、貫通スルーホール5の孔内部及び外部に向けて開口された層間スルーホール7の穴内部にクリーム半田が充填されていく。
(5)第5工程S5では、メタルマスク13を多層基板10Aの上面から外すと、クリーム半田の印刷が完了する(図4(E)参照)。
【0029】
ところで、従来、例えば基板の製造工程の最後で、スクリーンマスクを用いてパターン配線部分の全体を半田めっきする際に、貫通スルーホールや層間スルーホールにも半田めっきしてこれらの孔を塞ぐように充填することが検討されていた。ところが、この貫通スルーホールや層間スルーホールを設けているランド部分の表面は粗く形成されて凹凸が形成されやすいので、そこにチップ部品などの小型の電子部品を実装させるとチップ立ちの現象を起こす虞がある。
【0030】
一方、この実施の形態に係る実装基板の製造方法よれば、メタルマスク12を用いてこのメタルマスク12に貫通スルーホールや層間スルーホールを充填する孔12B、12Cを形成したものを用いている。
従って、この実施の形態に係る実装基板の製造方法よれば、メタルマスク12が、クリーム半田8が塗布されたランドに直接上から接触することがないから、ランドでのクリーム半田8の表面平坦性が確保される。これにより、チップ部品などの微細な電子部品を実装させても、チップ立ちなどの不具合を生じることが回避できる。
【0031】
しかも、本発明によれば、貫通スルーホールの孔や層間スルーホールの穴などを導電性の半田で充填させてあるから、その分、この貫通スルーホールや層間スルーホール部分でのインピーダンスを抑えることが可能になるといった効果も得られる。
【0032】
【発明の効果】
以上説明してきたように、本発明の実装基板では、多層基板の外部に向けて開口部が露出した貫通スルーホール又は層間スルーホールに、半田が充填・固化されて前記開口部を塞ぐ構成を有していることにより、貫通スルーホールの孔や層間スルーホールの穴などの内周面に腐食をもたらす虞がなく、信頼度及び耐久性の向上を図ることができるという効果を有する実装基板を提供することができるものである。
【0033】
また、本発明の実装基板の製造方法によれば、クリーム半田塗布工程において、外部に向けて開口部が露出した貫通スルーホール内部及び空気と触れる外側基板に開口部が露出した層間スルーホール内部にも半田クリームを充填・塗布する方法であるので、クリーム半田と塗布動作によって、同時に貫通スルーホール及び層間スルーホールに半田クリームを充填・塗布できるという効果を有する実装基板の製造方法を提供することができるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る実装基板を示す概略断面図である。
【図2】図1に示す本発明の第1の実施形態に係る実装基板の変形例を示すものであって、貫通スルーホールに充填させた半田の充填状態を示す要部拡大断面図である。
【図3】本発明の第2の実施形態に係る実装基板を示す概略断面図である。
【図4】(A)〜(E)は、図1に示す本発明の第1の実施形態に係る実装基板の製造方法を示すものであって、特に、クリーム半田印刷工程の構成を示す説明図である。
【図5】図4に示す本発明の実装基板の製造方法のうち、特にクリーム半田印刷工程に用いるメタルマスク及び実装基板を示す拡大斜視図である。
【図6】本発明及び従来に共通な実装基板の基板製造までの主な流れを示す工程図である。
【図7】本発明及び従来に共通な実装基板の基板製造までの工程のうち、ドリル穴あけ工程を示すものであって、それぞれ、(A)はドリルで穴をあける直前の状態を示す断面図、(B)はドリルで穴をあけた後の状態を示す断面図である。
【図8】本発明及び従来に共通な実装基板の基板製造までの工程のうち、スルーホールめっき工程を示すものであって、それぞれ、(A)は無電解めっき工程、(B)は電解めっき工程を示す断面図である。
【図9】本発明及び従来に共通な実装基板の基板製造までの工程のうち、外側基板のパターン配線工程の構成を示すものであって、それぞれ、(A)は露光工程、(B)は現像工程、(C)はエッチング工程、(D)はフォトレジストの剥離工程を示す断面図である。
【図10】本発明及び従来に共通な実装基板の基板製造までの工程のうち、レジスト印刷工程の構成を示すものであって、それぞれ、(A)は塗布したレジスト液の乾燥工程、(B)は紫外線の露光工程、(C)は現像工程を示す断面図である。
【図11】本発明及び従来に共通な実装基板の基板製造までの工程のうち、シルク印刷(スクリーン印刷)の構成を示すものであって、それぞれ、(A)はスクリーンマスク及びスキージを用いたインク塗布工程、(B)はインクの加熱・硬化工程を示す断面図である。
【図12】従来の欠点を示す説明図である。
【符号の説明】
1 基板
2 基板
3 基板
4A〜4F
パターン配線面
5 貫通スルーホール
51 銅箔膜
6 層間スルーホール
61 銅箔膜
7 層間スルーホール
71 銅箔膜
8 (クリーム)半田(金属接合材料)
9 チップ部品(チップコンデンサ)
10A〜10C
実装基板
11 両面基板
12 メタルマスク
12A 孔
12B 孔(貫通スルーホール5用)
12C 孔(層間スルーホール7用)
13 スキージ
Claims (3)
- 複数の基板を有する実装基板であって、
外部に露出する開口部が形成された貫通スルーホールまたは層間スルーホールが、金属接合材料で充填・固化されていることを特徴とする実装基板。 - 複数の基板を有する実装基板の部品実装部分にクリーム半田を塗布するクリーム半田塗布工程を含む実装基板の製造方法であって、
前記クリーム半田塗布工程は、前記部品実装部分に前記クリーム半田を塗布するとともに、外部に露出する開口部が形成された貫通スルーホール内部または層間スルーホール内部にも、前記クリーム半田を充填・塗布することを特徴とする実装基板の製造方法。 - 前記クリーム半田塗布工程は、前記クリーム半田を所定の領域に塗布するための孔を有し、かつ、前記貫通スルーホール内部または層間スルーホール内部にも前記クリーム半田を充填・塗布するための孔を有したメタルマスクを用いることを特徴とする請求項2に記載の実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002174258A JP2004022729A (ja) | 2002-06-14 | 2002-06-14 | 実装基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002174258A JP2004022729A (ja) | 2002-06-14 | 2002-06-14 | 実装基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022729A true JP2004022729A (ja) | 2004-01-22 |
Family
ID=31173276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002174258A Pending JP2004022729A (ja) | 2002-06-14 | 2002-06-14 | 実装基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022729A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010238756A (ja) * | 2009-03-30 | 2010-10-21 | Dainippon Printing Co Ltd | 導電性バンプ付基板シートの製造方法および多層プリント配線板の製造方法 |
JP2012161149A (ja) * | 2011-01-31 | 2012-08-23 | Hitachi Koki Co Ltd | ディスクモータ及びそれを備えた電動作業機 |
WO2014155888A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電産サンキョー株式会社 | 磁気センサ装置 |
JP2021119908A (ja) * | 2020-01-30 | 2021-08-19 | 株式会社平和 | 遊技機 |
JP2021122563A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021122564A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021122565A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021122562A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021126280A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
JP2021126282A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
JP2021126277A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
-
2002
- 2002-06-14 JP JP2002174258A patent/JP2004022729A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010238756A (ja) * | 2009-03-30 | 2010-10-21 | Dainippon Printing Co Ltd | 導電性バンプ付基板シートの製造方法および多層プリント配線板の製造方法 |
JP2012161149A (ja) * | 2011-01-31 | 2012-08-23 | Hitachi Koki Co Ltd | ディスクモータ及びそれを備えた電動作業機 |
WO2014155888A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電産サンキョー株式会社 | 磁気センサ装置 |
JP2014194385A (ja) * | 2013-03-29 | 2014-10-09 | Nidec Sankyo Corp | 磁気センサ装置 |
CN105051500A (zh) * | 2013-03-29 | 2015-11-11 | 日本电产三协株式会社 | 磁传感器装置 |
KR20150135269A (ko) * | 2013-03-29 | 2015-12-02 | 니혼 덴산 산쿄 가부시키가이샤 | 자기 센서 장치 |
KR102071753B1 (ko) * | 2013-03-29 | 2020-01-30 | 니혼 덴산 산쿄 가부시키가이샤 | 자기 센서 장치 |
JP7211989B2 (ja) | 2020-01-30 | 2023-01-24 | 株式会社平和 | 遊技機 |
JP2021119908A (ja) * | 2020-01-30 | 2021-08-19 | 株式会社平和 | 遊技機 |
JP2021122563A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021122565A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021122562A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP7174727B2 (ja) | 2020-02-06 | 2022-11-17 | 株式会社平和 | 遊技機 |
JP7208938B2 (ja) | 2020-02-06 | 2023-01-19 | 株式会社平和 | 遊技機 |
JP2021122564A (ja) * | 2020-02-06 | 2021-08-30 | 株式会社平和 | 遊技機 |
JP2021126280A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
JP2021126282A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
JP2021126277A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社平和 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058558B2 (en) | Printed circuit board and manufacturing method thereof | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP4126052B2 (ja) | プリント基板の製造方法および薄型プリント基板 | |
KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
US20060258053A1 (en) | Method for manufacturing electronic component-embedded printed circuit board | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US7908744B2 (en) | Method for fabricating printed circuit board having capacitance components | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
KR100285116B1 (ko) | 반도체패키지의제조방법 | |
TWI492690B (zh) | 電路板製作方法 | |
JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
JP2004022729A (ja) | 実装基板及びその製造方法 | |
US20120152606A1 (en) | Printed wiring board | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
KR100722599B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
TWI700021B (zh) | 同時具有貫孔及盲孔的多層電路板的製法 | |
KR101067214B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100651423B1 (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
TWM579427U (zh) | Multi-layer circuit board structure with through holes and blind holes at the same time | |
KR100815322B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071121 |