JPS63209191A - 薄膜パタ−ン形成方法 - Google Patents

薄膜パタ−ン形成方法

Info

Publication number
JPS63209191A
JPS63209191A JP4194187A JP4194187A JPS63209191A JP S63209191 A JPS63209191 A JP S63209191A JP 4194187 A JP4194187 A JP 4194187A JP 4194187 A JP4194187 A JP 4194187A JP S63209191 A JPS63209191 A JP S63209191A
Authority
JP
Japan
Prior art keywords
thin film
substrate
pattern
conductive paste
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4194187A
Other languages
English (en)
Inventor
豊 牧野
牧野 正志
典之 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4194187A priority Critical patent/JPS63209191A/ja
Publication of JPS63209191A publication Critical patent/JPS63209191A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜パターン形成方法に関するものである。
従来の技術 従来、例えば薄膜から成る導電パターンを形成する場合
には、基板上に蒸着やスパッタリングにで導電膜を形成
し、その上にスピンナ等にでレノスト膜を形成し、この
レノスト膜を露光しで導電膜をエツチングし、その後レ
ノストを除去するという方法が採られていた。
これに対しで、厚膜の導電パターンを形成する方法にお
いては、基板上にスクリーン印刷によって導電ペースト
を塗布しでパターンを形成した後、これを焼成する方法
が知られでいる。又、特開昭57−201096号公報
には、基板上にスクリーン印刷等の方法によって導体ペ
ーストを塗布し、この導体ペーストに赤外線レーザビー
ムを所望の配線パターンにしたがって照射することによ
って照射部位を焼成固化し、固化しなかった部分を有機
溶剤で洗浄除去する配線導体の形成方法が開示されてい
る。
発明が解決しようとする問題前 しかしながら、従来の薄膜導電パターンの形成方法では
、工程が多く複雑である上に、スパッタリング装置や露
光装置等それぞれの工程において用いる装置のvt戊が
複雑で高価であり、その結果生産性が悪く、コスト高に
なるという問題があった。
一方、厚膜導電パターンを形成する方法としで知られて
いるスクリーン印刷による方法では、第6図に示すよう
に、膜厚Tは5〜20μm程度であり、パターンを形成
する線間の間隔Wは最小でも300μ曽となり、形成パ
ターンの高密度化が不可能であり、薄膜パターンの形成
にこのスクリーン印刷による方法を適用することはでき
ない。
さらに、上記特開昭57−201096号公報の方法で
も、スクリーン印刷で導体ペーストを塗布しでいるので
膜厚が厚く、そのためレーザビームによるパターン形成
によってかなり微細なパターンの形成も可能であるとは
いえ、薄膜化自体が不可能であるため限界があるととも
に、厚膜のため焼成に時間がかかり生産性が極めて悪い
という問題がある。
本発明は上記従来の問題点を解消し、高密度のパターン
を生産性よく低コストで形成できる薄膜パターン形成方
法を提供することを目的とする。
問題、αを解決するための手段 本発明は、上記目的を達成するため、板面に対しで略垂
直な軸心回りに口伝する基板上に薄膜材料を供給しで基
板の上面全面に薄膜を形成し、この基板上の薄膜に、形
成すべきパターンに沿って光線を照射し、光線の照射さ
れた部分を硬化させ、光線の非照射部分を除去すること
を特徴とする。
作用 本発明によれば、上記構成を有するので、回転する基板
上に粘性の小さい薄膜材料を供給することによって薄膜
材料が遠心力の作用を受けて基板上に薄くかつ均一に塗
布される。また、こうしで基板上に形成された薄膜に対
しで、形成すべきパターンに沿って光線を照射しで硬化
させることによって微細なパターンを形成することがで
き、パターンの高密度化が可能となるとともに、薄膜で
あるため短時間で硬化させることができて生産性よく低
コストでパターンを形成することができる。
さらに、光線の照射をCADシステムと結合させてコン
ピュータ制御することによって設計から製品の製造まで
を能率化することができる。
実施例 以下、本発明を導電パターンの形成に適用した一実施例
をmi図〜第5図を参照しながら説明する。
第1図の工程(a)において、1はその上面に導電パタ
ーンを形成するセラミックス等の基板であり、この基板
1の上面全面に導電ペースト2から成る薄膜3を形成す
る。この薄膜3の形成は、第2図に詳細に示すように、
モータ4にで回転駆動可能な基板吸着ステージ5上に基
板1を装着固定し、基板1を高速回転させるとともに、
基板1の中央部に上方からディスペンサ6にで比較的粘
度の低い導電ペースト2を供給する。すると、基板1が
高速回転することによって供給された導電ペースト2に
遠心力が作用しで基板1の上面に広がり、基板1の上面
に薄(かつ均一に導電ペースト2から成る薄膜3が形成
される。前記導電ペースト2の主材料は、銅、銀、タン
グステン、カーボン等任意の材料を用いることができる
次に、第1図の工程(b)において、導電ペースト2の
薄膜3上にレーザ光Ai7を照射しで導電ペースト2を
焼成する。このレーザ光Ai7の照射は、第3図に詳細
に示すように、基板1をX−Yテーブル8上に設置しで
固定具9にで固定し、レーザ発@@10から発振された
レーザ光線7を光学系11を介しで導電ペースト2の薄
膜3上にスポット状に照射することによって行う、する
と、レーザ光M7を照射された部分の導電ペースト2の
温度が上昇し、焼成される。このようにレーザ光線7の
照射を行いながら、X−Yテーブル8にで基板1をX−
Y方向に移動させ、レーザ光#I7の照射スボッFを形
成すべき導電パターン12に沿って移動させることによ
って、導電ペースト2を所定のパターン形状に焼成する
ことができる。
尚、レーザ光線7の最小スポット径としでは、10μ傍
程度まで十分に使用し得、微細なパターンを形成するこ
とが可能である。さらに、レーザ光IfA7の照射に際
しでレーザ発振器10をパルス状に発振させると、照射
部分の熱影響が非照射部にほとんど及ばないため、微細
パターンの形成に有効である。又、前記X−Yテーブル
8の作動制御を、CADシステムと結合することによっ
て設計データに基づいて直ちに製品の作成が可能となり
、設計段階からの製造工程が極めて能率的となる。
こうしで、レーザ光線7の照射により焼成された導電ペ
ースト2は基板1との密着力が大きいため、機械的にこ
すっても剥がれず、またアセトン等の溶剤にも極めて強
い。一方、レーザ光線7を照射されなかった部分の導電
ペースト2は容易に剥がれるとともに、溶剤にで容易に
除去される。
次に、これを利用しで溶剤洗浄することによって、ある
いは溶剤を染み込ませたスポンジからなるローラを基板
1上に押圧しながら回軟移動させることによって、焼成
しなかった導電ペースト2を除去する。かくしで、第1
図の工程(c)及び第4図に示すような薄膜から成る導
電パターン12を形成された基板1が得られる。
こうしで得られた薄膜パターン12は、第5図に示すよ
うにその最小膜厚tは2〜5μ−程度が可能であり、パ
ターンの線幅ないし線の間隔−は最小10〜50μm程
度が可能である。
尚、上記実施例では、レーザ光線の照射によって導電ペ
ーストを焼成しで硬化させる例を示したが、レーザ光線
に限らず、紫外線等を用いて硬化させることができる導
電ペーストを用いることもできる。さらに、本発明は導
電ペーストを用いた導電パターンの形成に限らず、誘電
体ペーストや絶縁体ペースト等、各種材料のWi膜パタ
ーンの形成に適用することができる。
発明の効果 本発明の薄膜パターン形成方法によれば、回忙する基板
上に粘性の小さいTi115を材料を供給することによ
って基板上に薄くかつ均一な薄膜を形成することができ
、この薄膜に対しで、形成すべきパターンに沿って光線
を照射しで硬化させることによって微細なパターンを形
成することができ、パターンの高密度化が可能となると
ともに、薄膜のため短時間で硬化させることができて生
産性よく低コストでパターンを形成することができる。
さらに、光線の照射をCADシステムと結合させてコン
ピュータM制御することによって設計から製品の製造ま
でを能率化することができる等、大なる効果を発揮する
【図面の簡単な説明】
第1図〜Ij&5図は本発明の一実施例を示し、第1図
は薄膜導電パターンの形成工程の説明図、第2図は導電
ペーストの塗布工程の斜視図、第3図はレーザ光線照射
工程の斜視図、第4図は導電パターンを形成された基板
の斜視図、第5図は形成された薄膜パターンの説明図、
第6図は従来のスクリーン印刷によって形成される導電
パターンの説明図である。 1・・・・・・・・・基板 2・・・・・−・・・導電ベース) (?LIl!材料
)3・・・・・・・・・薄膜 7・・・・・・・・・レーザ光AI(光M)12・・・
・・・・・・導電パターン(薄膜パターン)。 代理M鵡弁理士 中尾敏男 はか1名 第1図 第4図 第5図 第6図

Claims (2)

    【特許請求の範囲】
  1. (1)板面に対しで略垂直な軸心回りに回転する基板上
    に薄膜材料を供給しで基板の上面全面に薄膜を形成し、
    この基板上の薄膜に、形成すべきパターンに沿って光線
    を照射し、光線の照射された部分を硬化させ、光線の非
    照射部分を除去することを特徴とする薄膜パターン形成
    方法。
  2. (2)薄膜材料が導電ペーストから成り、レーザ光線の
    照射にで焼成硬化させる特許請求の範囲第1項に記載の
    薄膜パターン形成方法。
JP4194187A 1987-02-25 1987-02-25 薄膜パタ−ン形成方法 Pending JPS63209191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4194187A JPS63209191A (ja) 1987-02-25 1987-02-25 薄膜パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4194187A JPS63209191A (ja) 1987-02-25 1987-02-25 薄膜パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS63209191A true JPS63209191A (ja) 1988-08-30

Family

ID=12622241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4194187A Pending JPS63209191A (ja) 1987-02-25 1987-02-25 薄膜パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS63209191A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123791A (ja) * 1982-01-19 1983-07-23 富士通株式会社 表示パネル用電極基板の電極形成方法
JPS59114889A (ja) * 1982-12-21 1984-07-03 富士通株式会社 導電体パタ−ンの形成方法
JPS61248588A (ja) * 1985-04-26 1986-11-05 古河電気工業株式会社 導体回路形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123791A (ja) * 1982-01-19 1983-07-23 富士通株式会社 表示パネル用電極基板の電極形成方法
JPS59114889A (ja) * 1982-12-21 1984-07-03 富士通株式会社 導電体パタ−ンの形成方法
JPS61248588A (ja) * 1985-04-26 1986-11-05 古河電気工業株式会社 導体回路形成方法

Similar Documents

Publication Publication Date Title
US4119480A (en) Method of manufacturing thick-film circuit devices
US5106455A (en) Method and apparatus for fabrication of micro-structures using non-planar, exposure beam lithography
US4931323A (en) Thick film copper conductor patterning by laser
JP3398376B2 (ja) 重合体誘電体層におけるバイア・ホールの製造方法
US5891527A (en) Printed circuit board process using plasma spraying of conductive metal
JPH08307038A (ja) 基板表面にパターン化された金属被覆を形成する方法
JPS6129195A (ja) 多層回路基板の製造方法
JPS6239846B2 (ja)
US4942110A (en) High resolution conductor patterning
JPH0389544A (ja) 厚膜回路基板の製造方法
US4937425A (en) Method of making a polarizing parabolic dish antenna reflector
JPS63209191A (ja) 薄膜パタ−ン形成方法
US6783688B2 (en) Method and apparatus for structuring printed circuit boards
JPH02117195A (ja) 回路基板の半田レジスト層形成方法
JP2891538B2 (ja) 配線基板の製造方法
JP2839676B2 (ja) 回路パターンの形成方法
JPS5929160B2 (ja) 配線板の製造方法
JP2000503484A (ja) 電気絶縁支持体上に少なくとも2つの配線面を形成する方法
JP2588775B2 (ja) ヴイアホールの形成方法
CA2089240C (en) Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography
JPS63209193A (ja) 導体パタ−ン形成方法
JPS63209194A (ja) 導電パタ−ン形成方法
JPH0918154A (ja) 回路板製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
KR100226054B1 (ko) 새도우 마스크를 이용한 박막의 미세패턴 형성방법