JPH02117195A - 回路基板の半田レジスト層形成方法 - Google Patents
回路基板の半田レジスト層形成方法Info
- Publication number
- JPH02117195A JPH02117195A JP26955388A JP26955388A JPH02117195A JP H02117195 A JPH02117195 A JP H02117195A JP 26955388 A JP26955388 A JP 26955388A JP 26955388 A JP26955388 A JP 26955388A JP H02117195 A JPH02117195 A JP H02117195A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- thin
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 title abstract 3
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract 3
- 239000006071 cream Substances 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路基板の表面に厚膜の半田レジスト層を形
成する方法に関するものである。
成する方法に関するものである。
所要の回路パターンが形成された回路基板の上には、バ
ンド部などの半田付けをする部分を除いて半田レジスト
層が形成される。
ンド部などの半田付けをする部分を除いて半田レジスト
層が形成される。
従来この半田レジスト層は、回路基板に半硬化状態のド
ライフィルムを張り付けた後、フォトリソグラフィによ
るバターニングで、半田付けする部分のみを除去すると
いう方法で形成されている。
ライフィルムを張り付けた後、フォトリソグラフィによ
るバターニングで、半田付けする部分のみを除去すると
いう方法で形成されている。
しかしこの方法では、ドライフィルムの厚さを厚（する
とパターニングの際にアンダーカットが生じるため、厚
い半田レジスト層を形成することができない。
とパターニングの際にアンダーカットが生じるため、厚
い半田レジスト層を形成することができない。
半田レジスト層が薄いと、ファインパターンの場合、印
刷したクリーム半田のにじみやフローによりブリフジが
生じやすいという問題がある。
刷したクリーム半田のにじみやフローによりブリフジが
生じやすいという問題がある。
本発明は、上記のような従来技術の問題点に鑑み、回路
基板上に厚膜の半田レジスト層を形成する方法を提供す
るもので、その方法は、表面に回路パターンが形成され
た回路基板の上に、半田レジスト用の光硬化性樹脂液の
薄層を設け、その層の半田レジスト層を形成しようとす
る部分のみに紫外線を選択的に照射することにより、そ
の部分を選択的に硬化させて薄膜の半田レジスト層を形
成した後、その上にさらに上記光硬化性樹脂液の薄層を
設けて上記と同様の処理により薄膜の半田レジスト層を
形成するという工程を繰り返して、厚膜の半田レジスト
層を形成することを特徴とするものである。
基板上に厚膜の半田レジスト層を形成する方法を提供す
るもので、その方法は、表面に回路パターンが形成され
た回路基板の上に、半田レジスト用の光硬化性樹脂液の
薄層を設け、その層の半田レジスト層を形成しようとす
る部分のみに紫外線を選択的に照射することにより、そ
の部分を選択的に硬化させて薄膜の半田レジスト層を形
成した後、その上にさらに上記光硬化性樹脂液の薄層を
設けて上記と同様の処理により薄膜の半田レジスト層を
形成するという工程を繰り返して、厚膜の半田レジスト
層を形成することを特徴とするものである。
この方法は、薄膜の半田レジスト層を積層していって厚
膜の半田レジスト層にするものであるから、所望の厚さ
の半田レジスト層を、アンダーカットを生じさせること
なく形成することが可能である。
膜の半田レジスト層にするものであるから、所望の厚さ
の半田レジスト層を、アンダーカットを生じさせること
なく形成することが可能である。
〔実施例〕
以下、本発明の実施例を図＝１を参照して詳細に説明す
る。
る。
まず同図ｆａ）に示すように光硬化性樹脂液１１の中に
、支持板１３に載せた回路基板１２を水平に沈め、回路
基板１２の上に光硬化性樹脂液の薄層ｔｔａを形成する
。次いで（ｂｌに示すように、そのＦｉＪｉｉｌｌａの
半田レジスト層を形成しようとする部分（回路基板１２
のパッド部以外の部分）のみに、紫外線レーザー１４に
よって紫外線を選択的に照射することにより、その部分
を選択的に硬化させて薄い半田レジスト層１５を形成す
る。このときの紫外線照射は、レーザー１４をｘ−ｙ方
向に移動させて薄層１１ａを走査し、レーザー１４が薄
層１１ａを硬化させる部分を通過するときは紫外線を発
生させ、硬化させない部分を通過するときは紫外線をス
トップする、という方法で行う。
、支持板１３に載せた回路基板１２を水平に沈め、回路
基板１２の上に光硬化性樹脂液の薄層ｔｔａを形成する
。次いで（ｂｌに示すように、そのＦｉＪｉｉｌｌａの
半田レジスト層を形成しようとする部分（回路基板１２
のパッド部以外の部分）のみに、紫外線レーザー１４に
よって紫外線を選択的に照射することにより、その部分
を選択的に硬化させて薄い半田レジスト層１５を形成す
る。このときの紫外線照射は、レーザー１４をｘ−ｙ方
向に移動させて薄層１１ａを走査し、レーザー１４が薄
層１１ａを硬化させる部分を通過するときは紫外線を発
生させ、硬化させない部分を通過するときは紫外線をス
トップする、という方法で行う。
光硬化性樹脂としては光硬化性エポキシ樹脂、光硬化性
ポリイミド、光硬化性ポリウレタンアクリレート、光硬
化性シリコン樹脂などが使用可能である。
ポリイミド、光硬化性ポリウレタンアクリレート、光硬
化性シリコン樹脂などが使用可能である。
上記の硬化処理が終了したら（ｃｌに示すように、支持
板１３を少し沈め、薄い半田レジスト層１５の上にさら
に光硬化性樹脂液の薄層１１ａを形成する。
板１３を少し沈め、薄い半田レジスト層１５の上にさら
に光硬化性樹脂液の薄層１１ａを形成する。
その後＋ｄ）に示すように、その薄層１１ａに紫外線レ
ーザー１４より紫外線を選択的に照射して、その薄１１
１ａを上記の半田レジスト層１５と同じパターンで選択
的に硬化させる。
ーザー１４より紫外線を選択的に照射して、その薄１１
１ａを上記の半田レジスト層１５と同じパターンで選択
的に硬化させる。
このような操作の繰り返しにより、回路基板１２上に薄
い半田レジスト１１１５を積層して行き、羊れが必要な
厚さに達したならば、光硬化性樹脂液１１から引き上げ
、未硬化の樹脂液を洗い流すことにより、必要な厚さの
半田レジスト層を形成することができる。
い半田レジスト１１１５を積層して行き、羊れが必要な
厚さに達したならば、光硬化性樹脂液１１から引き上げ
、未硬化の樹脂液を洗い流すことにより、必要な厚さの
半田レジスト層を形成することができる。
以上の方法によると、かなり厚い半田レジスト層をアン
ダーカットを発生させずに高精度で形成できるため、こ
の回路基板へのクリーム半田の塗布は例えば図−２およ
び図−３のようにして簡単に行うことができる。
ダーカットを発生させずに高精度で形成できるため、こ
の回路基板へのクリーム半田の塗布は例えば図−２およ
び図−３のようにして簡単に行うことができる。
すなわち、まず図−２のように半田レジスト層１５を形
成した回路基板１２の全面にスキージ１６によリフリー
ム半田１７を塗り付けた後、図−３のように硬質のプレ
ート１８で半田レジスト層１５の上に載っている余分な
クリーム半田１７を除去すれば、半田レジスト層１５の
形成されていない凹部１９（すなわちパッド部２０の上
部）のみにクリーム半田１７を充填することができる。
成した回路基板１２の全面にスキージ１６によリフリー
ム半田１７を塗り付けた後、図−３のように硬質のプレ
ート１８で半田レジスト層１５の上に載っている余分な
クリーム半田１７を除去すれば、半田レジスト層１５の
形成されていない凹部１９（すなわちパッド部２０の上
部）のみにクリーム半田１７を充填することができる。
この方法は従来のスクリーン印刷によるクリーム半田塗
布方法に比べ、きわめて簡単であり、回路基板が立体形
状をしている場合にも適用可能である。
布方法に比べ、きわめて簡単であり、回路基板が立体形
状をしている場合にも適用可能である。
以上説明したように本発明によれば、回路基板上に厚膜
の半田レジスト層を高精度で形成できるので、クリーム
半田のにじみやフローがなくなり、プリフジの発生をな
くすことができる。このためファインパターンを有する
回路基板の半田レジスト層の形成にきわめて好適である
。また厚い半田レジスト層を形成できるため、電子部品
のリード部をパット部に載せたとき、半田レジスト層に
よって電子部品の位置決めができるようになり、電子部
品を実装する際の位置決めが容易になると共に、隣合う
バッド部間の絶縁性も向上する利点がある。
の半田レジスト層を高精度で形成できるので、クリーム
半田のにじみやフローがなくなり、プリフジの発生をな
くすことができる。このためファインパターンを有する
回路基板の半田レジスト層の形成にきわめて好適である
。また厚い半田レジスト層を形成できるため、電子部品
のリード部をパット部に載せたとき、半田レジスト層に
よって電子部品の位置決めができるようになり、電子部
品を実装する際の位置決めが容易になると共に、隣合う
バッド部間の絶縁性も向上する利点がある。
図−１（ａｌ〜＋ｄ）は本発明の一実施例に係る回路基
板の半田レジスト層形成方法を示す説明図、図−２およ
び図−３は同方法によって半田レジスト層を形成した回
路基板にクリーム半田を塗布する方法の一実施例を示す
説明図である。 ′１１：光硬化性樹脂液、
１１ａ：薄層、１２：回路基板、１３：支持板、１４：
紫外線レーザー、１５＝半田レジスト層、１６：スキー
ジ、１７：クリーム半田、１８：硬質プレート、１９：
凹部、２０：パッド部。 図−
板の半田レジスト層形成方法を示す説明図、図−２およ
び図−３は同方法によって半田レジスト層を形成した回
路基板にクリーム半田を塗布する方法の一実施例を示す
説明図である。 ′１１：光硬化性樹脂液、
１１ａ：薄層、１２：回路基板、１３：支持板、１４：
紫外線レーザー、１５＝半田レジスト層、１６：スキー
ジ、１７：クリーム半田、１８：硬質プレート、１９：
凹部、２０：パッド部。 図−
Claims (2)
- １．表面に回路パターンが形成された回路基板の上に、
半田レジスト用の光硬化性樹脂液の薄層を設け、その層
の半田レジスト層を形成しようとする部分のみに紫外線
を選択的に照射することにより、その部分を選択的に硬
化させて薄膜の半田レジスト層を形成した後、その上に
さらに上記と同じ光硬化性樹脂液の薄層を設けて上記と
同じ処理により薄膜の半田レジスト層を形成するという
工程を繰り返して、厚膜の半田レジスト層を形成するこ
とを特徴とする回路基板の半田レジスト層形成方法。 - ２．請求項１の方法により半田レジスト層を形成した回
路基板にクリーム半田を塗り付け、半田レジスト層上の
余分なクリーム半田を除去して、半田レジスト層の形成
されていない凹部のみにクリーム半田を充填することを
特徴とするクリーム半田塗布方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26955388A JPH02117195A (ja) | 1988-10-27 | 1988-10-27 | 回路基板の半田レジスト層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26955388A JPH02117195A (ja) | 1988-10-27 | 1988-10-27 | 回路基板の半田レジスト層形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117195A true JPH02117195A (ja) | 1990-05-01 |
Family
ID=17473982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26955388A Pending JPH02117195A (ja) | 1988-10-27 | 1988-10-27 | 回路基板の半田レジスト層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117195A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237071A (ja) * | 1993-02-12 | 1994-08-23 | Nec Corp | 回路基板および部品接続材供給方法 |
| JP2002134890A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134889A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134923A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002204057A (ja) * | 2001-01-05 | 2002-07-19 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
| JP2002217531A (ja) * | 2001-01-12 | 2002-08-02 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| CN109511230A (zh) * | 2018-09-20 | 2019-03-22 | 通元科技(惠州)有限公司 | 一种线路板阻焊喷印加工方法 |
-
1988
- 1988-10-27 JP JP26955388A patent/JPH02117195A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237071A (ja) * | 1993-02-12 | 1994-08-23 | Nec Corp | 回路基板および部品接続材供給方法 |
| JP2002134890A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134889A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134923A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP4484350B2 (ja) * | 2000-10-19 | 2010-06-16 | イビデン株式会社 | プリント配線板の製造方法 |
| JP4514309B2 (ja) * | 2000-10-19 | 2010-07-28 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4518660B2 (ja) * | 2000-10-19 | 2010-08-04 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP2002204057A (ja) * | 2001-01-05 | 2002-07-19 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
| JP2002217531A (ja) * | 2001-01-12 | 2002-08-02 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP4587571B2 (ja) * | 2001-01-12 | 2010-11-24 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| CN109511230A (zh) * | 2018-09-20 | 2019-03-22 | 通元科技(惠州)有限公司 | 一种线路板阻焊喷印加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02117195A (ja) | 回路基板の半田レジスト層形成方法 | |
| US7326636B2 (en) | Method and circuit structure employing a photo-imaged solder mask | |
| JPH02132881A (ja) | 回路基板の製造方法 | |
| JPH0290698A (ja) | 印刷配線板 | |
| JP2748621B2 (ja) | 印刷配線板の製造方法 | |
| JPH02117194A (ja) | 回路基板の製造方法 | |
| JP2891538B2 (ja) | 配線基板の製造方法 | |
| JP4267255B2 (ja) | 回路基板の製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JP3686717B2 (ja) | はんだペースト印刷用マスク | |
| JPH0423488A (ja) | プリント基板の製造方法 | |
| JPH03256393A (ja) | プリント配線板の製造方法 | |
| JP2687616B2 (ja) | プリント配線板の製造方法 | |
| JPH04116887A (ja) | 回路パターンの形成方法 | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPH07249866A (ja) | 硬化性ペーストの充填方法 | |
| JPH05251855A (ja) | 印刷配線板の製造方法 | |
| JPH05198929A (ja) | 印刷配線板の製造方法 | |
| JPH01321683A (ja) | 印刷配線板の製造方法 | |
| JP2000059005A (ja) | 配線パターン形成方法 | |
| JP2024090461A (ja) | 凹凸基材の平坦化方法および凹凸基材を有する積層体の製造方法 | |
| JPH0290697A (ja) | 印刷配線板 | |
| KR890007620A (ko) | 프린트 회로의 제조방법 | |
| JPH0494588A (ja) | 印刷配線板の製造方法 | |
| JPH05267829A (ja) | 印刷配線板及びその製造方法 |