JP2000503484A - 電気絶縁支持体上に少なくとも2つの配線面を形成する方法 - Google Patents

電気絶縁支持体上に少なくとも2つの配線面を形成する方法

Info

Publication number
JP2000503484A
JP2000503484A JP10516228A JP51622898A JP2000503484A JP 2000503484 A JP2000503484 A JP 2000503484A JP 10516228 A JP10516228 A JP 10516228A JP 51622898 A JP51622898 A JP 51622898A JP 2000503484 A JP2000503484 A JP 2000503484A
Authority
JP
Japan
Prior art keywords
wiring
dielectric layer
process step
wiring surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10516228A
Other languages
English (en)
Inventor
ヘールマン マルセル
ヴァン ピュイムブルーク ヨーゼフ
マテーリン アントーン
Original Assignee
シーメンス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス ソシエテ アノニム filed Critical シーメンス ソシエテ アノニム
Publication of JP2000503484A publication Critical patent/JP2000503484A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 電気絶縁支持体上に配線面(VE1,VE2,VE3)を形成する際、導体パターンを金属被覆のレーザ構造化によって形成し、かつスルー接触のために必要なブラインドホールを同様にレーザビームによって製造する。それによりとくにマルチ・チップ・モジュールが、わずかな費用で製造することができる。

Description

【発明の詳細な説明】 電気絶縁支持体上に少なくとも2つの配線面を形成する方法 ヨーロッパ特許出願公開第0062300号明細書によれば、プリント板を製 造する方法が公知であり、ここでは金属層上に全面的に被着された金属製エッチ ングレジスト層が、再びレーザビームにより選択的に除去され、かつ導体像が、 このようにして露出した金属層のエッチングにより構造化できる。この公知の方 法において、導体路の間の金属層をエッチングにより完全に除去できるようにす るために、あらかじめその上にあるエッチングレジスト層は、同様に完全に除去 しなければならない。しかしレーザビームによって行なわれるエッチングレジス ト層のこの除去は、手間がかかり、かつ時間がかかる。このことは、とくに導体 路が比較的広く互いに離れており、かつそれによりレーザによって切除すべきエ ッチングレジスト層が比較的大きいときに当てはまる。 ヨーロッパ特許出願公開第0316192号明細書により公知のプリント板を 製造する方法において、前記の方法とは相違して、後に形成される導体像に直接 隣接するエッチングレジスト層の範囲だけが、電磁ビーム、有利にはレーザビー ムによって除去される。し たがって電磁ビームによる輪郭描写は、切除すべきエッチングレジスト層のわず かな面広がりに関して急速に行なうことができる導体像の狭い周回又は書換えと みなすことができる。導体像に相当しない範囲は、アノードに接触させられ、そ れからここにおいてエッチングレジスト層が、電解的に切除でき、かつそれによ り露出した金属層が、エッチング除去できる。しかし導体像に相当しないランド 範囲は、プリント板の機能に害を及ぼすことなく、そのままであってもよい。場 合によってはランド範囲は、アース又は統一的な電位に接続してもよく、かつシ ールドの機能を受持つことができる。 多層のプリント板において、個々の配線面は、いわゆるスルー接触によって直 接互いに導電結合される。プリント板の小型化は、とりわけこのスルー接触の所 要場所によって制限される。所要場所は、配線面におけるスルー接触のために空 けておかなければならない面によって、かつスルー接触の長さによって確定する 。その長さにおいてスルー接触は、結合すべき配線面の間に、場合によってはプ リント板の全厚さを通って延びている。スルー接触は、多層プリント板における あらかじめ製造された中間積層板の全厚さを通って延びていることもある。 ヨーロッパ特許出願公開第0164654号明細書によれば、層系列、金属/ 誘電体/金属を有する積層 板に、エキシマーレーザによってブラインドホールを形成することが公知である 。その際、積層板のいちばん上の金属は、穴あきマスクとして利用され、この穴 あきマスクの穴像は、写真技術によって転写され、かつ後続のエッチングによっ て製造される。このマスクの穴範囲に露出した誘電体は、それからエキシマーレ ーザの作用によって、いちばん下の金属層に達し、かつ切除プロセスを終了する まで切除される。公知の方法によってとくに多層プリント板の製造の際、必要な スルー接触ホールは、ブラインドホールの形に製造される。 ヨーロッパ特許出願公開第0478313号明細書によれば、いわゆるSLC 法(Surface Laminar Circuit)が公知であり、ここではまず基板上に第1の配 線面が形成される。それからこの第1の配線面上に、スクリーン印刷により又は カーテン注入により感光エポキシ樹脂からなる誘電体層が被着される。それから フォトリソグラフィー法において露光及び現像により、基板内に第1の配線面が 形成される。それからこの第1の配線面上にスクリーン印刷により又はカーテン 注入により、感光エポキシ樹脂からなる誘電体層が被着される。それからフォト リソグラフィー法において露光及び現像により、誘電体層内にブラインドホール が製造される。穴壁及び誘電体層の表面の化学的及び電気的な銅メッキの後に、 第2の配線面は、堆積され た銅層のフォトリソグラフィー構造化によって形成される。感光誘電体層及び銅 層の交互の被着によって、この時、前記のようにそれ以上の配線面を製造するこ とができる。 米国特許第5509553号明細書によれば、マルチチップモジュールの製造 方法が公知であり、ここでは電気絶縁支持体上に、2つ又は場合によっては3つ の配線面が形成される。配線面の形成は、次の段階を含む: a.)とくにスパッタリングによって、支持体上に第1の金属被覆を被着し、 b.)第1の配線面の後に形成される導体パターンに相当しない範囲において 、レーザビームによって第1の金属被覆を除去し、 c.)工程段階b.)において形成された第1の配線面上に誘電体層を被着し 、 d.)レーザビームによって誘電体層にブラインドホールを形成し、その際、 誘電体材料を第1の配線面の導体パターンに設けられたパッドまで切除し、 e.)とくにスパッタリングによって、誘電体層の表面に第2の金属被覆を被 着し、その際、ブラインドホールも金属で満たされ、 f.)第2の配線面の後に形成される導体パターンに相当しない範囲において 、レーザビームによって第2の金属被覆を除去する。 第3の配線面を形成するために、相応して変形された形で段階c.)ないしf .)を繰返すことができる。ブラインドホール又はスルー接触の位置に設けられ た配線面の導体パターンのパッドは、これらのパッドから運び去られる導体路よ りも著しく幅広い。 ドイツ連邦共和国特許出願公開第4103834号明細書によれば、プリント 板の製造方法が公知であり、ここでは電気絶縁支持体が前提になっており、この 支持体は、金属被覆を有する。レーザビームによる金属被覆の構造化の際に、支 持体の表面の損傷を防ぐために、金属被覆上にまず赤外線ビームに対して透明な かつエッチング剤に対して抗性を有する層が被着される。続いて所望の導体パタ ーンを製造するために、金属被覆は、レーザビームによって残りの金属の厚さを 維持しながら構造化され、それから残りの金属の厚さは、支持体の表面までエッ チングされ、かつその後、抗性のある層のまだ残った部分が除去される。 本発明の問題は、とくにマルチチップモジュールの構成にも適し、かつ配線面 の全導体パターンのために必要な場所のはっきりした減少を可能にする、電気絶 縁支持体上に少なくとも2つの配線面を形成する方法を提供することにある。 この問題の本発明のよる解決は、請求の範囲第1及び6項に記載した工程段階 によって行なわれる。 本発明は、次のような知識に基づいている。すなわ ち配線面における導体パターンの構造化のため及び誘電体層へのブラインドホー ルの形成のためにレーザ技術を使用することによって、従来の方法に対してかな りの利点が得られる。相応する構造細かさの際に通常のリソグラフィー法と比較 して、いずれにせよわずかな清浄空間の要求しか課されない。フォトマスク及び 相応する空調装置の使用は、完全に省略することができる。さらにレーザの焦点 深度は、平らでない面の加工を可能にし、すなわち通常のリソグラフィーにおい て有効な平面化の要求は、本発明による方法においては適用されない。とくにそ の下にあるブラインドホールによって生じることがある構成要素の接続位置にお ける凹凸は、どのような困難も引起こさない。最後になお求められる構造及び穴 の細かさは、現代のレーザシステム及び特殊装置の使用により、経済的な条件で 高い加工速度において実現できることを強調しておく。スルー接触の範囲におい ても導体路の幅を一定に維持することによって、配線面の全導体パターンは、従 来必要であった場所の数分の1に収容することができる。50μmの導体路幅の 際、所要場所は、従来通常であった100ttmの導体路幅に対して、例えば7 5%減少することができる。 その際、配線面を形成するための個々の金属被覆のレーザ構造化は、請求の範 囲第1項によれば、金属被覆の直接の構造化により、又は請求の範囲第6項によ れば、エッチングレジスト層の構造化及びそれに続くエッチングによって行なう ことができる。直接の構造化の場合、金属被覆は、その下にある層にまで完全に 切除でき、又はその後続いて差動エッチングによって除去される薄い残り層を残 すことができる。 本発明の有利な構成は、従属請求の範囲第2ないし5及び7ないし23項に記 載されている。 本発明の実施例は、図面に示されており、かつ次に詳細に説明する。 図1ないし13は、大幅に簡単化された略図において、電気絶縁支持体上に3 つの配線面を形成する際の種々の工程段階を示しており、その際、個々の配線面 は、それぞれエッチングレジスト層のレーザ構造化及びそれに続くエッチングに よって形成される。 図14は、同様に大幅に簡単化された略図において、本発明による方法にした がって製造されたマルチ・チップ・モジュールの断面を示している。 図15ないし27は、大幅に簡単化された略図において、電気絶縁支持体上に 3つの配線面を形成する際の種々の工程段階を示しており、その際、個々の配線 面は、それぞれそれぞれの金属被覆の直接のレーザ構造化によって形成される。 図28ないし39は、大幅に簡単化された略図において、電気絶縁支持体上に 3つの配線面を形成する際の種々の工程段階を示しており、その際、個々の配線 面は、それぞれそれぞれの金属被覆の全く完全ではないレーザ構造化によって形 成され、かつ構造化の範囲に残された金属被覆の薄い残り層は、ディファレンシ ャルエッチングによって除去される。 図2によるレーザ切除によって露出した第1の金属被覆M1の範囲は、この時 、図3によれば、支持体Uの表面までエッチング除去される。この構造化過程に よって、すでに述べた第1の配線面VE1が生じる。第1の配線面VE1の導体 路は、LB1によって示されている。個々の導体路LB1の間の間隔は、A1で 示されている。 続いて図4によれば、第1の配線面VE1上に、例えばカーテン注入により、 誘電体層DE1が被着される。導体路LB1の上のこの誘電体層DE1の厚さは 、sによって示されている。 図5によれば、その後のスルー接触のために設けられた位置においてレーザビ ームLS2によってブラインドホールSL1が、第1の誘電体層DE1に形成さ れ、その際、誘電体材料は、第1の配線面VE1の導体路LB1まで切除される 。これらのブラインドホールSL1の直径は、D1によって示されている。 図6によれば、続いて第1の誘電体層DE1の表面及びブラインドホールSL 1の壁に、第2の金属被覆M2が被着される。第2の金属被覆M2の被着は、再 び銅の化学的及びめっき的な堆積によって行なわれる 。その後、第2の金属被覆M2上に、第2のエッチングレジスト層AR2が被着 される。この第2のエッチングレジスト層AR2の被着は、ここでも再びすずの 化学的な堆積によって行なわれる。 図7によれば、続いて第2のエッチングレジスト層AR2は、レーザビームL S1によって、形成すべき第2の配線面の後の導体パターンに直接隣接する範囲 において再び除去される。 図7によるレーザ切除によって露出する第2の金属被覆M2の範囲は、続いて 第1の誘電体層DE1の表面までエッチングされる。図8によれば、この構造化 過程の際に、前にすでに述べた第2の配線面VE2が生じる。この第2の配線面 VE2の導体路は、LB2によって示されている。この導体路LB2の幅は、B 2によって示されているが、一方2つの導体路LB2の間の間隔は、A2によっ て示されている。 図9によれば、図8から明らかな第2の配線面VE2上に、続いて第2の誘電 体層DE2が被着される。 図10によれば、続いてスルー接触のために設けられた位置においてレーザビ ームLS2によって、第2の誘電体層DE2内にブラインドホールSL2が形成 される。 ブラインドホールSL2を製造した後に、続いて図11によれば、第2の誘電 体層DE2の表面及びブラインドホールSL2の壁に、第3の金属被覆M3が被 着される。第3の金属被覆M3は、再び銅の化学的及びめっき的な堆積によって 形成される。続いて第3のエッチングレジスト層AR3が、第3の金属被覆M3 上に被着される。第3のエッチングレジスト層AR3の被着は、再びすずの化学 的な堆積によって行なわれる。 図12によれば、第3のエッチングレジスト層AR3が、レーザビームLS1 によって、形成すべき第3の配線面の後の導体パターンに直接隣接する範囲にお いて再び除去されることが明らかである。 図12によるレーザ切除によって露出した第3の金属被覆M3の範囲は、続い て第2の誘電体層DE2の表面までエッチングされる。この構造化過程において 、前記の第3の配線面VE3が生じる。第3の配線面VE3の導体路は、LB3 によって示されている。導体路LB3の幅は、B3によって示されているが、一 方導体路LB3の間の間隔は、A3によって示されている。 図13に示された支持体U上に被着された配線面VE1、VE2、VE3の断 面において、個々の導体路は、同じ方向に延びている。しかし実際には導体路は 、交差していることもある。例えば、配線面VE1及びVE3の導体路LB1及 びLB3が、図平面に対して垂直に延びているが、一方第2の配線面VE2の導 体路LB2が、図平面に対して平行に延びていること が考えられる。 前に図1ないし13によって説明した工程経過において、個々の配線層のレー ザ構造化のために、ダイオードポンピングされるNd−YAGレーザが利用され る。誘電体層へのブラインドホールの形成のためには、周波数を3倍したNd− YAGレーザが利用される。 図14は、大幅に簡単化した略図で、マルチ・チップ・モジュールの断面を示 している。以下にMCMと称するマルチ・チップ・モジュールにおいて、電気絶 縁基礎材料1が前提となり、この基礎材料は、場合によっては抵抗構造及び/又 はコンデンサ構造を備えることができる。基礎材料1上に上方に順に、X方向の 導体路を備えた配線面2、誘電体層3、Y方向の導体路を備えた配線面4、誘電 体層5、構成ブロック端子として形成された配線面6及び誘電体層7が構成され ている。その際、レーザビームによって構造化された誘電体層7は、構成ブロッ ク端子を除いて全配線面6を覆うソルダレジストの役割を果たす。その際、図1 4において認めることができないスルー接触も含めて基礎材料1の上の配線面2 、3及び6の製造は、図1ないし13によって説明した工程段階と同様に行なわ れる。 下方に向かって基礎材料1上に順に、電圧供給のために設けられた配線面8、 誘電体層9及びアースに接 続される配線面10が構成されている。微細構造として実現される配線面2、4 及び6とは相違して、配線面8及び10は、通常の技術において粗構造として構 成される。その際、配線面8及び10は、スルー接触のための穴を有する大きな 銅面として構成されている。配線面4及び6への配線面8及び10のスルー接触 は、機械的にあけられた穴によって行なわれ、その際、これらの穴の直径は、0 .3〜0.4mmである。 配線面2、4及び6及び誘電体層3、5及び7の製造の際に、それぞれのMC Mに対する位置決め点又は光学的調節マークによってMCMごとにレーザ加工が 行なわれる。もはや有効/基準点によって作業されない。なぜなら利用のために まとめられた複数のMCMの大きな面積の位置決め調節は、不正確な位置決め及 び粗い構造に、又は低い配線密度に通じるからである。X及びY方向における構 造化層及びスルー接触を有する配線面2及び4の高度な構造細かさ及びとりわけ 正確な位置決めは、小さな面の位置決め調節を必要とするので、レーザ構造化の ための最大の面積は、50mm×50mmに制限される。加工は、利用中に行な うことができるが、その際、ストライプ又は帯材料のレーザ加工が望ましい。ス トライプ又は帯材料のレーザ加工の際に、なお微細位置決め装置による1つの運 動軸線だけが必要である、すなわち微細位置決め装置を有する複雑なX及びY運 動システムは省略すること ができる。ストライプ又は帯材料の2つのトラックを有する装置において、一方 のトラックの供給及び位置決めは、第2のトラックの加工の際に行なうことがで き、かつその逆も可能である。 図15ないし27は、図1ないし13によって説明した方法の第1の変形の種 々の方法段階を示している。 この第1の変形において図15によれば、電気絶縁支持体Uを前提とし、この 支持体上に、第1の金属被覆M1が被着される。 続いて図16によれば、第1の金属被覆M1は、レーザビームLS1により、 形成すべき第1の配線面の導体パターンに直接隣接する範囲において再び除去さ れる。 図17によれば、図16によるレーザ切除によって、第1の配線面VE1が生 じる。図3と同様に、第1の配線面VE1の導体路は、LB1によって示されて いるが、一方この導体路LB1の一定の幅は、B1によって示されている。図1 8ないし20から明らかな次の工程段階は、図4ないし6によって説明した工程 段階に相当するが、その際、第2の金属被覆M2上におけるエッチングレジスト 層の被着は、行なわれない。 図21によれば、第2の金属被覆M2は、レーザビームLS1によって、形成 すべき第2の配線面の後の 導体パターンに直接隣接する範囲において再び除去される。 図22によれば、図21によるレーザ切除によって、第2の配線面VE2が生 じる。図8と同様に、第2の配線面VE2の導体路は、LB2によって示されて いる。この導体路LB2の幅は、B2によって示されているが、一方2つの導体 路LB2の間の間隔は、A2によって示されている。 図23ないし25から明らかな次の工程段階は、図9ないし11によって説明 した工程段階に相当するが、その際、第3の金属被覆M3におけるエッチングレ ジスト層の被着は、行なわれない。 図26によれば、第3の金属被覆M3は、レーザビームLS1によって、形成 すべき第3の配線面の後の導体パターンに直接隣接する範囲において再び除去さ れる。 図27によれば、図26によるレーザ切除により、第3の配線面VE3が生じ る。図13と同様に、第3の配線面VE3の導体路は、LB3によって示されて いる。導体路LB3の幅は、B3によって示されているが、一方導体路LB3の 間の間隔は、A3によって示されている。 図28ないし39は、図1ないし13によって説明した方法の第2の変形の異 なった工程段階を示している。第2の変形は、まず図28によれば、レーザビー ムLS1による第1の金属被覆M1の構造化の際に、金属が支持体Uの表面の密 接した上までしか切除されないという点において、第1の変形とは相違している 。それから続いて残った薄い残り層RS1は、ディファレンシャルエッチングに より支持体Uの表面まで切除され、その際、図29によれば、第1の配線面VE 1が生じる。ディファレンシャルエッチングの際、図28に示されたすべての組 織は、エッチング液に浸漬され、このエッチング液は、残り層RS1だけでなく 、その他の金属被覆M1にも作用する。残り層RS1はきわめて薄く、かつエッ チング時間は相応して短く決められているので、その他の金属被覆M1へのエッ チング作用は、不利な結果にはならない。 図30ないし32から明らかな次の工程段階は、図18ないし20によって説 明された工程段階に相当する。 図33によれば、第2の金属被覆M2は、レーザビームLS1によって、誘電 体層DE1の表面の密接した上までだけ切除される。それから続いて残りの薄い 残り層RS2は、ディファレンシャルエッチングにより誘電体層DE1の表面ま で切除され、その際、図34によれば、第2の配線面VE2が生じる。 図35ないし37から明らかな次の工程段階は、図23ないし25によって説 明した工程段階に相当する。 図38によれば、第3の金属被覆M3は、レーザビームLS1により、第2の 誘電体層DE2の表面の密接した上までだけ切除される。それから続いて残りの 薄い残り層RS3は、差動エッチングにより誘電体層DE2の表面まで切除され 、その際、図39によれば、第3の配線面VE3が生じる。

Claims (1)

  1. 【特許請求の範囲】 1.電気絶縁支持体(U)上に少なくとも2つの配線面(VE1,VE2)を形 成する方法において、 a)支持体(U)上に第1の金属被覆(M1)を被着し、 b)少なくとも第1の配線面(VE1)の後に形成される導体パターンに直接 隣接する範囲においてかつ少なくともかなりの程度まで支持体(U)の表面まで 、レーザビーム(LS1)によって第1の金属被覆(M1)を除去し、 c)工程段階b)において形成された第1の配線面(VE1)上に誘電体層( DE1)を被着し、 d)レーザビーム(LS2)によって誘電体層(DE1)にブラインドホール (SL1)を形成し、その際、誘電体材料を第1の配線面(VE1)の導体路( LB1)まで切除し、 e)誘電体層(DE1)の表面及びブラインドホール(SL1)の壁上に第2 の金属被覆(M2)を被着し、 f)少なくとも第2の配線面(VE2)の後に形成される導体パターンに直接 隣接する範囲においてかつ少なくともかなりの程度まで誘電体層(DE1)の表 面まで、レーザビーム(LS1)によって第2の金属被覆(M2)を除去する 工程段階からなり、その際、工程段階b)において、第1の配線面(VE1)の 導体パターンの輪郭をあらかじめ与え、この輪郭において後に工程段階d)にお いて形成すべきブラインドホール(SL1)の範囲においても導体路(LB1) が一定の幅(B1)を有することを特徴とする、電気絶縁支持体(U)上に少な くとも2つの配線面(VE1,VE2)を形成する方法。 2.付加的に、 g)工程段階f)において形成された第2の配線面(VE2)上に第2の誘電 体層(DE2)を被着し、 h)レーザビーム(LS2)によって第2の誘電体層(DE2)にブラインド ホール(SL2)を形成し、その際、誘電体材料を第2の配線面(VE2)の導 体路(LB2)まで切除し、 i)第2の誘電体層(DE2)の表面及びブラインドホール(SL2)の壁上 に第3の金属被覆(M3)を被着し、 j)少なくとも第3の配線面(VE3)の後に形成される導体パターンに直接 隣接する範囲においてかつ少なくともかなりの程度まで第2の誘電体層(DE2 )の表面まで、レーザビーム(LS1)によって第3の金属被覆(M3)を除去 する 工程からなり、その際、工程段階f)において、第 2の配線面(VE2)の導体パターンの輪郭をあらかじめ与え、この輪郭におい て後に工程段階h)において形成すべきブラインドホール(SL2)の範囲にお いても導体路(LB2)が一定の幅(B2)を有する、請求項1記載の方法。 3.工程電解b)において、第1の金属被覆(M1)を支持体(U)の表面の密 接した上まで切除し、かつ残った残り層(RS1)をディファレンシャルエッチ ングにより支持体(U)の表面まで切除する、請求項1又は2記載の方法。 4.工程段階f)において、第2の金属被覆(M2)を誘電体層(DE1)の表 面の密接した上まで切除し、かつ残った残り層(RS2)をディファレンシャル エッチングにより誘電体層(DE1)の表面まで切除する、請求項1から3まで のいずれか1項記載の方法。 5.工程段階j)において、第3の金属被覆(M3)を第2の誘電体層(DE2 )の表面の密接した上まで切除し、かつ残った残り層(RS3)をディファレン シャルエッチングにより第2の誘電体層(DE2)の表面まで切除する、請求項 1から4までのいずれか1項記載の方法。 6.電気絶縁支持体(U)上に少なくとも2つの配線面(VE1,VE2)を形 成する方法において、 a)支持体(U)上に第1の金属被覆(M1)を被 着し、 b)第1の金属被覆(M1)上に第1のエッチングレジスト層(AR1)を被 着し、 c)少なくとも第1の配線面(VE1)の後に形成される導体パターンに直接 隣接する範囲において、レーザビーム(LS1)によって第1のエッチングレジ スト層(AR1)を除去し、 d)支持体(U)の表面まで工程段階c)において露出した第1の金属被覆( M1)の範囲をエッチングし、 e)工程段階d)において形成された第1の配線面(VE1)上に誘電体層( DE1)を被着し、 f)レーザビーム(LS2)によって誘電体層(DE1)にブラインドホール (SL1)を形成し、その際、誘電体材料を第1の配線面(VE1)の導体路( LB1)まで切除し、 g)誘電体層(DE1)の表面及びブラインドホール(SL1)の壁上に第2 の金属被覆(M2)を被着し、 h)第2の金属被覆(M2)上に第2のエッチングレジスト層(AR2)を被 着し、 i)少なくとも第2の配線面(VE2)の後に形成される導体パターンに直接 隣接する範囲において、レーザビーム(LS1)によって第2のエッチングレジ スト層(AR2)を除去し、 J)誘電休層(DE1)の表面まで工程段階i)において露出した第2の金属 被覆(M2)の範囲をエッチングする 工程段階からなり、その際、工程段階c)において、第1の配線面(VE1) の導休パターンの輪郭をあらかじめ与え、この輪郭において後に工程段階f)に おいて形成すべきブラインドホール(SL1)の範囲においても導体路(LB1 )が一定の幅(B1)を有すること特徴とする、電気絶縁支持体上に少なくとも 2つの配線面を形成する方法。 7.付加的に、 k)工程段階j)において形成された第2の配線面(VE2)上に第2の誘電 体層(DE2)を被着し、 l)レーザビーム(LS2)によって第2の誘電体層(DE2)にブラインド ホール(SL2)を形成し、その際、誘電体材料を第2の配線面(VE2)の導 体路(LB2)まで切除し、 m)第2の誘電体層(DE2)の表面及びブラインドホール(SL2)の壁上 に第3の金属被覆(M3)を被着し、 n)第3の金属被覆(M3)上に第3のエッチングレジスト層(AR3)を被 着し、 o)少なくとも第3の配線面(VE3)の後に形成される導体パターンに直接 隣接する範囲において、 レーザビーム(LS1)によって第3のエッチングレジスト層(AR3)を除去 し、 p)第2の誘電体層(DE2)の表面まで工程段階o)において露出した第3 の金属被覆(M3)の範囲をエッチングする 工程段階からなり、その際、工程段階i)において、第2の配線面(VE2) の導体パターンの輪郭をあらかじめ与え、この輪郭において後に工程段階1)に おいて形成すべきブラインドホール(SL2)の範囲においても導体路(LB2 )が一定の幅(B2)を有する、請求項6記載の方法。 8.金属被覆(M1;M2;M3)を銅の電流を流さないかつメッキ析出によっ て被着する、請求項1から7までのいずれか1項記載の方法。 9.エッチングレジスト層(AR1;AR2;AR3)をすずの化学的堆積によ って被着する、請求項6から8のいずれか1項記載の方法。 10.エッチングレジスト層(AR1;AR2;AR3)の部分的な除去を偏向 可能なビームを有するレーザビーム(LS1)によって行なう、請求項1から6 までのいずれか1項記載の方法。 11.集束されたレーザビームによってブラインドホール(SL1;SL2)を マスクを用いずに形成する、請求項1から10までのいずれか1項記載の方法。 12.配線面(VE1;VE2;VE3)の導体パターンを最大50mm×50 mmの面積に制限する、請求項1から11までのいずれか1項記載の方法。 13.配線面(VE1;VE2;VE3)において、最大75μmの幅(B1; B2;B3)を有する導体路(LB1;LB2;LB3)を形成する、請求項1 2記載の方法。 14.最大55μmの直径(D1;D2)を有するブラインドホール(SL1; SL2)を形成する、請求項12又は13記載の方法。 15.配線面(VE1;VE2;VE3)において、最大40μmの導体路(L B1;LB2;LB3)の間の間隔(A1;A2;A3)を有する導体パターン を形成する、請求項12から14までのいずれか1項記載の方法。 16.最大10μmの厚さを有する金属被覆(M1;M2;M3)を被着する、 請求項12から15までのいずれか1項記載の方法。 17.最大40μmの厚さ(s)を有する誘電体層(DE1:DE2)を被着す る、請求項12から16までのいずれか1項記載の方法。 18.配線面(VE1;VE2;VE3)の導体パターンを最大25mm×25 mmの面積に制限する、請求項1から6までのいずれか1項記載の方法。 19.配線面(VE1;VE2;VE3)において、 最大50μmの幅(B1;B2;B3)を有する導体路(LB1;LB2;LB 3)を形成する、請求項18記載の方法。 20.最大35μmの直径(D1;D2)を有するブラインドホール(SL1; SL2)を形成する、請求項18又は19記載の方法。 21.配線面(VE1;VE2;VE3)において、最大35μmの導体路(L B1;LB2;LB3)の間の間隔(A1;A2;A3)を有する導体パターン を形成する、請求項18から20までのいずれか1項記載の方法。 22.最大5μmの厚さを有する金属被覆(M1;M2;M3)を被着する、請 求項18から21までのいずれか1項記載の方法。 23.最大25μmの厚さ(s)を有する誘電体層(DE1:DE2)を被着す る、請求項18から22までのいずれか1項記載の方法。
JP10516228A 1996-09-30 1997-09-30 電気絶縁支持体上に少なくとも2つの配線面を形成する方法 Pending JP2000503484A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640430.4 1996-09-30
DE19640430 1996-09-30
PCT/EP1997/005366 WO1998015159A1 (de) 1996-09-30 1997-09-30 Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen

Publications (1)

Publication Number Publication Date
JP2000503484A true JP2000503484A (ja) 2000-03-21

Family

ID=7807531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10516228A Pending JP2000503484A (ja) 1996-09-30 1997-09-30 電気絶縁支持体上に少なくとも2つの配線面を形成する方法

Country Status (6)

Country Link
EP (1) EP0931439B1 (ja)
JP (1) JP2000503484A (ja)
KR (1) KR100353311B1 (ja)
AT (1) ATE193966T1 (ja)
DE (1) DE59701896D1 (ja)
WO (1) WO1998015159A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106399C1 (de) * 2001-02-12 2002-09-05 Siemens Ag Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen
DE10307309B4 (de) 2003-02-20 2007-06-14 Hitachi Via Mechanics, Ltd., Ebina Vorrichtung und Verfahren zur Bearbeitung von elektrischen Schaltungssubstraten mittels Laser
WO2012148332A1 (en) * 2011-04-29 2012-11-01 Telefonaktiebolaget L M Ericsson (Publ) Manufacturing method for printed circuit boards
CN111163582B (zh) * 2020-01-02 2022-01-25 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法
DE102020209767A1 (de) 2020-08-03 2022-02-03 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JP2616040B2 (ja) * 1989-08-31 1997-06-04 松下電器産業株式会社 厚膜回路基板の製造方法
DE4103834A1 (de) * 1991-02-08 1992-08-13 Lpkf Cad Cam Systeme Gmbh Verfahren zur herstellung von leiterplatten
DE59208335D1 (de) * 1992-12-14 1997-05-15 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
US5364493A (en) * 1993-05-06 1994-11-15 Litel Instruments Apparatus and process for the production of fine line metal traces
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules

Also Published As

Publication number Publication date
KR20000048771A (ko) 2000-07-25
EP0931439A1 (de) 1999-07-28
ATE193966T1 (de) 2000-06-15
KR100353311B1 (ko) 2002-09-18
EP0931439B1 (de) 2000-06-14
WO1998015159A1 (de) 1998-04-09
DE59701896D1 (de) 2000-07-20

Similar Documents

Publication Publication Date Title
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
DE112006003613B4 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats
US4775611A (en) Additive printed circuit boards with flat surface and indented primary wiring conductors
JP2006513862A (ja) レーザを用いて電気的な回路基板を加工するための装置および方法
JPH0951168A (ja) プリント回路基板、プリント回路基板の製造方法
US6461527B1 (en) Method for fabricating a flexible printed circuit board with access on both sides
US6806034B1 (en) Method of forming a conductive pattern on dielectric substrates
JP2000503484A (ja) 電気絶縁支持体上に少なくとも2つの配線面を形成する方法
KR100384354B1 (ko) 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
US6783688B2 (en) Method and apparatus for structuring printed circuit boards
US20010012692A1 (en) Thick-film etch-back process for use in manufacturing fine-line hybrid circuits
JP3062142B2 (ja) 多層印刷配線板の製造方法
US3816195A (en) Method of making conductor plate with crossover
JPH07135385A (ja) Fpcの導体回路形成方法
KR930008186A (ko) 패터닝 방법
US5976974A (en) Method of forming redundant signal traces and corresponding electronic components
JPH04150033A (ja) 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法
JPS5929160B2 (ja) 配線板の製造方法
JPH04286389A (ja) 回路基板の製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JP2685443B2 (ja) プリント回路基板の加工法
JPH09246693A (ja) 回路基板の製造方法、および回路基板
RU2040128C1 (ru) Способ изготовления плат для гибридных интегральных схем
JPS60194556A (ja) 抵抗多層印刷基板
GB2213325A (en) A method of forming electrical conductors on an insulating substrate