DE112006003613B4 - Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats - Google Patents

Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats Download PDF

Info

Publication number
DE112006003613B4
DE112006003613B4 DE112006003613.0T DE112006003613T DE112006003613B4 DE 112006003613 B4 DE112006003613 B4 DE 112006003613B4 DE 112006003613 T DE112006003613 T DE 112006003613T DE 112006003613 B4 DE112006003613 B4 DE 112006003613B4
Authority
DE
Germany
Prior art keywords
layer
substrate
laser
activated
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006003613.0T
Other languages
English (en)
Other versions
DE112006003613T5 (de
Inventor
Islam A. Salama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006003613T5 publication Critical patent/DE112006003613T5/de
Application granted granted Critical
Publication of DE112006003613B4 publication Critical patent/DE112006003613B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

Verfahren zur Herstellung einer Leiterplatte mit den Schritten: Laserbestrahlen eines auf einer ersten leitfähigen Schicht (101) angeordneten nicht-leitenden Substrats (100), um mehrere Kontaktlöcher (110) in dem Substrat (100) auszubilden; Herstellen einer laser-aktivierbaren Schicht (130) auf dem die Kontaktlöcher (110) definierenden Substrat (100); Laser-Aktivieren von Teilen der laser-aktivierbaren Schicht (130) entsprechend einer vorgegebenen Verbindungsstruktur, um selektiv aktivierte Teile (130', 135', 136') und nicht aktivierte Teile (132) zu bilden, wobei die selektiv aktivierten Teile ein Material enthalten, das so eingerichtet ist, dass es eine strukturierte Aufbauschicht (162) bereitstellt, um darauf weiteres leitfähiges Material selektiv vorzusehen; Entfernen der nicht aktivierten Teile (132) der teilweise aktivierten Schicht (130), Herstellen von Verbindungen (184, 185, 187, 188, 189) unter Verwendung der strukturierten Aufbauschicht (162) als Keimschicht.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Ausführungsformen betreffen mikroelektronische Strukturen und insbesondere mikroelektronische Strukturen, die mittels lasergestützter Aktivierung und Strukturierung hergestellt werden.
  • Beschreibung des Standes der Technik
  • Der Stand der Technik stellt zahlreiche Verfahren zur Herstellung einer Leiterplatte zur Verfügung. Das Ausgangsmaterial ist ein mikroelektronisches Substrat, normalerweise eine galvanisch hergestellte dielektrische Schicht, wie beispielsweise eine ABF-Schicht (ABF: Ajinomoto Build-up Film; Ajinomoto-Aufbauschicht), die dann nach einem der vorgenannten zahlreichen Verfahren bearbeitet werden kann, um die Leiterplatte herzustellen.
  • Ein solches Verfahren umfasst das Herstellen der dielektrischen Schicht und danach das Laserbohren von Kontaktlöchern in die dielektrische Schicht. Anschließend wird die dielektrische Schicht angeraut und chemisch verkupfert, wie etwa stromlose Plattierung, sodass auf der gesamten dielektrischen Schicht, auch an den Wänden der Kontaktlöcher, eine dünne Kupferschicht entsteht. Dann wird ein Trockenfilmresist (dry-film resist; DFR oder Photolack) auf die dünne Kupferschicht aufgebracht, und anschließend wird das DFR einem Belichtungs- und Entwicklungsprozess unterzogen, um die Schaltungsentwurfsstruktur entsprechend den Vorgaben der Schaltungsspezifikationen herzustellen. Nachdem das DFR mit einer Entwicklerlösung behandelt worden ist, um seine exponierten Bereiche zu beseitigen, wird die Kombination aus der dielektrischen Schicht, der dünnen Kupferschicht und dem strukturierten DFR elektrolytisch verkupfert, um eine Kupferschicht (nachstehend „dicke Kupferschicht”), die viel dicker als die vorgenannte dünne Kupferschicht ist, sowohl in Bereichen der dünnen Kupferschicht, die nicht mit dem strukturierten DFR bedeckt sind (um Leiterbahnen auf der dielektrischen Schicht herzustellen), als auch in den Kontaktlöchern herzustellen. Auf diese Weise wird nach weiterem Beschichten der dicken Kupferschicht zu ihrem Schutz vor dem Ätzen das strukturierte DFR von der Kombination abgelöst, um die nicht von der dicken Kupferschicht bedeckte dünne Kupferschicht freizulegen. Die somit blanke dünne Kupferschicht wird nun bis zu der dielektrischen Schicht vollständig abgeätzt, sodass eine Leiterplatte zurückbleibt.
  • Ein weiteres herkömmliches Verfahren zum Herstellen von Leiterplatten umfasst das Herstellen einer dielektrischen Schicht, wie etwa einer ABF-Schicht, und anschließendes Laserbohren zum Herstellen von Kontaktlöchern in der ABF-Schicht. Danach wird ein DFR auf die dielektrische Schicht aufgebracht, und anschließend wird das DFR einem Belichtungs- und Entwicklungsprozess unterzogen, um die Schaltungsentwurfsstruktur entsprechend den Anforderungen der Schaltungsspezifikationen herzustellen. Nachdem das DFR mit einer Entwicklerlösung behandelt worden ist, um seine exponierten Bereiche zu beseitigen, wird die Kombination aus der dielektrischen Schicht, der dünnen Kupferschicht und dem strukturierten DFR einem Ätzprozess unterzogen, um die dielektrische Schicht, die von dem strukturierten DFR unbedeckt bleibt, in einer vorgegebenen Dicke abzutragen, sodass Vertiefungen in der dielektrischen Schicht entstehen, die der Lage der in der dielektrischen Schicht herzustellenden Leiterbahnen entsprechen. Das strukturierte DFR wird dann von der dielektrischen Schicht abgelöst. Anschließend wird die dielektrische Schicht stromlos verkupfert, um eine dünne Kupferschicht auf der gesamten dielektrischen Schicht herzustellen, also auch an den Wänden der Kontaktlöcher und in den Vertiefungen, die sich an den Positionen der Leiterbahnen befinden. Dann wird durch elektrolytisches Beschichten eine dickere Kupferschicht auf die dünne Kupferschicht aufgebracht, und die so entstandene Kombination wird rückseitengeätzt, geschliffen oder chemisch-mechanisch poliert, sodass eine Leiterplatte entsteht.
  • Ein weiteres bekanntes Verfahren zum Herstellen von Verbindungen beim Stand der Technik wird normalerweise als „Laser Embedded Technology” (LET; Lasereinbettungstechnologie) bezeichnet. Bei der LET werden mittels Laser-Ablation Kontaktlöcher in einer dielektrischen Schicht, wie etwa einer ABF-Schicht, hergestellt. Anschließend werden die Stellen für die Leiterbahnen ebenfalls durch Laser-Bestrahlung abgetragen, um vertiefte Leiterbahnen-Stellen auf der dielektrischen Schicht herzustellen. Anschließend wird die so abgetragene dielektrische Schicht stromlos plattiert und danach elektrolytisch verkupfert. Das Verkupfern führt, wie vorstehend dargelegt, zur Bildung einer Kupferschicht auf der aktiven Oberfläche der dielektrischen Schicht, wobei die Kupferschicht die vertieften Leiterbahnen-Stellen füllt und über diese verläuft. Anschließend wird mit einem Verfahren wie chemisch-mechanisches Polieren das überschüssige Kupfer der Kupferschicht, das über die vertieften Leiterbahnen-Stellen hinausläuft, entfernt, sodass die Verbindungen auf der aktiven Oberfläche der dielektrischen Schicht entstehen.
  • Aus der US 6,562,656 B1 ist ein Verfahren zum Erzeugen von Verbindungsmustern auf der Oberfläche einer Metallplatte bekannt. Hierzu wird die Metallplatte zunächst mit einem Dielektrikum beschichtet, auf welches eine Kupferfolie laminiert wird. Sodann werden Öffnungen gebildet, welche durch die Kupferfolie und das Dielektrikum reichen. Eine weitere Metallschicht wird danach über den Öffnungen und der Metallfolie abgeschieden und mit konventionellen photolitographischen Methoden strukturiert.
  • Aus der JP 07-212008 A ist ein Verfahren zum Herstellen einer Leiterplatte bekannt. Eine Nukleusschicht wird auf ein isolierendes Substrat gebondet und mittels eines Laserstrahls bearbeitet.
  • Aus der EP 0 287 843 A1 ist ferner ein Verfahren zur Herstellung von Leiterplatten bekannt. Dabei wird eine auf ein Substrat aufgebrachte Bekeimung allein oder zusammen mit einer dünnen Grundschicht abgetragen.
  • Verfahren des Standes der Technik, wie etwa die vorstehend beschriebenen Verfahren, können jedoch einen niedrigen Durchsatz infolge einer längeren Verarbeitungsdauer zeigen und können außerdem unter anderem zum Einhalten von aktuellen Justierungsvorgaben ineffektiv sein, da sie die Verwendung mehrerer Prozesse zum Herstellen der Kontaktlöcher und Leiterbahnen erfordern und diese Prozesse zu einer Vermischung möglicher Justierfehler führen.
  • KURZER ABRISS DER ERFINDUNG
  • Aufgabe der Erfindung ist es, ein Verfahren der bezeichneten Art mit verkürzter Verfahrensdauer und hoher Justiergenauigkeit bereitzustellen. Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Ausführungsformen werden anhand von Beispielen, die nicht beschränkend sind, in den Figuren der beigefügten Zeichnungen erläutert, in denen ähnliche Bezugssymbole ähnliche Elemente bezeichnen. Hierbei sind:
  • 1 eine Schnittansicht eines mikroelektronischen Substrats oder einer Platte;
  • 2 eine Schnittansicht, die das Substrat von 1 zeigt, das mit einem Kontaktloch versehen worden ist, sodass ein Kontaktlöcher-definierendes Substrat nach einer Ausführungsform entsteht;
  • 3 eine Schnittansicht, die das Substrat von 2 zeigt, das mit einer Laseraktivierbaren Schicht versehen worden ist, sodass eine Schicht-Substrat-Kombination nach einer Ausführungsform entsteht;
  • 4A eine Schnittansicht, die die Schicht in der Kombination von 3 zeigt, die laserbestrahlt worden ist, um Teile der Schicht aufgrund einer vorgegebenen Verbindungsstruktur selektiv zu aktivieren, sodass eine Selektiv-aktivierte-Schicht-Substrat-Kombination nach einer Ausführungsform entsteht;
  • 4B eine Draufsicht, die die Schicht in der Kombination von 3 zeigt, die laserbestrahlt worden ist, um Teile der Schicht aufgrund einer vorgegebenen Verbindungsstruktur selektiv zu aktivieren, sodass eine Selektiv-aktivierte-Schicht-Substrat-Kombination nach einer Ausführungsform entsteht;
  • 5A eine Schnitt-Draufsicht, die die Kombination der 4A und 4B zeigt, bei der nicht-aktivierte Teile der Schicht entfernt worden sind, sodass eine Strukturierte-f-Aufbauschicht-Substrat-Kombination nach einer Ausführungsform entsteht;
  • 5B eine Draufsicht, die die Kombination der 4A und 4B zeigt, bei der nicht-aktivierte Teile der Schicht entfernt worden sind, sodass eine Strukturierte-f-Aufbauschicht-Substrat-Kombination nach einer Ausführungsform entsteht;
  • 6A eine Schnittansicht, die die Kombination der 5A und 5B zeigt, die mit einer konformen chemisch abgeschiedenen ersten leitfähigen Schicht versehen worden ist, sodass ein stromlos plattiertes Substrat nach einer Ausführungsform entsteht;
  • 6B eine Draufsicht, die die Kombination der 5A und 5B zeigt, die mit einer konformen chemisch abgeschiedenen ersten leitfähigen Schicht versehen worden ist, sodass ein stromlos plattiertes Substrat nach einer Ausführungsform entsteht;
  • 7A eine Schnittansicht, die das stromlos plattierte Substrat der 6A und 6B zeigt, das mit einer elektrolytisch abgeschiedenen zweiten leitfähigen Schicht versehen worden ist, sodass ein stromlos plattiertes Substrat nach einer Ausführungsform entsteht;
  • 7B eine Draufsicht, die das stromlos plattierte Substrat der 6A und 6B zeigt, das mit einer elektrolytisch abgeschiedenen zweiten leitfähigen Schicht versehen worden ist, sodass ein stromlos plattiertes Substrat nach einer Ausführungsform entsteht;
  • 8 eine Draufsicht, die das elektrolytisch plattierte Substrat der 7A und 7B zeigt, dessen Verbindungsstege entfernt worden sind, sodass ein strukturiertes Substrat oder eine strukturierte Leiterplatte entsteht;
  • 9 eine schematische Darstellung eines Systems, das eine Leiterplatte nach einer Ausführungsform verwendet;
  • 10 eine Schnittansicht des Ergebnisses einer Ausführungsform der mikroelektronischen Substrate oder Platten, die beschichtet werden;
  • die 11A und 11B Schnittansichten des Ergebnisses einer Ausführungsform der mikroelektronischen Substrate oder Platten, nachdem sie mittels Laserprojektionsbearbeitung/-strukturierung strukturiert worden sind;
  • die 12A und 12B Schnittansichten des Ergebnisses einer Ausführungsform der mikroelektronischen Substrate oder Platten nach dem Aufbringen der dielektrischen Schicht;
  • 13 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Ausbilden von organischem Material;
  • 14 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Laserbohren der Kontaktlöcher;
  • 15 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Tauchbeschichten;
  • 16 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach der Laser-Aktivierung;
  • 17 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Waschen;
  • 18 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem selektiven elektrolytischen Plattieren;
  • 19 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem anschließenden Ausbilden der dielektrischen Schicht;
  • 20 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Laserbohren der Kontaktlöcher;
  • 21 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Tauchbeschichten;
  • 22A eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach der Laser-Aktivierung der Oberfläche des in 21 gezeigten Substrats;
  • 22B eine Draufsicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach der Laser-Aktivierung der Oberfläche des in 21 gezeigten Substrats;
  • 23A eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Waschen;
  • 23B eine Draufsicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Waschen;
  • 24A eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Ausbilden einer dielektrischen Schicht;
  • 24B eine Draufsicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Ausbilden einer dielektrischen Schicht;
  • 25 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Bohren der Kontaktlöcher;
  • 26 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Vorsehen von Lötkontakthügeln mittels C4-Lotkugel (C4: Controlled Collapse Chip Connection) und dem Versehen des Verbindungsmaterials der ersten Ebene (FLI; first level interconnect) mit Lötkontakthügeln;
  • 27 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Abätzen einer metallischen Opferschicht, sodass Metallvorsprünge entstehen;
  • 28 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem stromlosen Plattieren;
  • 29 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Füllen und/oder elektrolytischen Plattieren;
  • 30 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Beschichten mit Trockenfilmresist (DFR);
  • 31 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach der Laser-Ablation und lasergestützten Metallisierung der Leiterbahnen;
  • 32 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem stromlosen Plattieren der Leiterbahnen;
  • 33 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem elektrolytischen Plattieren der Leiterbahnen; und
  • 34 eine Schnittansicht des Ergebnisses einer Ausführungsform des mikroelektronischen Substrats oder Platte nach dem Ablösen des DFR.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier erörterten Ausführungsformen betreffen allgemein ein Verfahren, eine Leiterplatte und ein System unter Verwendung der lasergestützten Metallisierung und Strukturierung. Nachstehend werden unter Bezugnahme auf die Figuren beispielhafte Ausführungsformen beschrieben. Die beispielhaften Ausführungsformen dienen der Erläuterung der Ausführungsformen und dürfen nicht als den Schutzumfang der Ausführungsformen beschränkend angesehen werden.
  • Es werden verschiedene Operationen als mehrere diskrete Operationen der Reihe nach in einer Weise beschrieben, die beim Verständnis der vorliegenden Erfindung sehr hilfreich ist, aber die Reihenfolge der Beschreibung sollte nicht bedeuten, dass diese Operationen unbedingt Reihenfolgen-abhängig sind. Insbesondere brauchen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt zu werden.
  • In 1 umfassen Ausführungsformen der vorliegenden Erfindung beispielhaft das Bereitstellen eines mikroelektronischen Substrats oder Platte, wie etwa eines Substrats 100, das auf einer leitfähigen Schicht 101 vorgesehen ist (siehe 2). Das Substrat kann ein nicht-leitfähiges Material, wie etwa Kunststoff oder Glasfasern, wie etwa ABF, oder ein anderes Dielektrikum umfassen, das geeignet ist, um als Substrat für eine Leiterplatte zu dienen. Die leitfähige Schicht 101 kann beispielsweise Kupfer enthalten und kann außerdem eine Leiterbahn auf einem darunter liegenden Substrat (nicht dargestellt) verkörpern.
  • Wie beispielsweise in 2 zu erkennen ist, umfassen Ausführungsformen der vorliegenden Erfindung das Herstellen von Kontaktlöchern, wie etwa eines Lochs 110, in einem Substrat, wie etwa dem Substrat 100, um ein Kontaktlöcher-definierendes Substrat, wie etwa ein Substrat 120, herzustellen. Bei einer bevorzugten Ausführungsform können die Kontaktlöcher, wie etwa das Loch 110, durch Laserbohren oder Laserprojektionsbearbeitung, wie etwa Hochleistungs-Laserbohren, hergestellt werden, wie auf dem Fachgebiet bekannt. Aber die Kontaktlöcher, wie etwa das Loch 110, können auch nach einem der bekannten Verfahren hergestellt werden, wie ein Fachmann problemlos erkennen kann.
  • In 3 umfassen Ausführungsformen der vorliegenden Erfindung beispielsweise das Herstellen einer Laser-aktivierbaren Schicht, wie beispielsweise einer Schicht 130, die Laser-aktivierbares Material aufweist, auf dem Kontaktlöcher-definierenden Substrat. Bei einer Ausführungsform kann die Laser-aktivierbare Schicht eine Dicke im Submikrometerbereich bis etwa 3 bis 5 Mikrometer haben. „Laser-aktivierbares Material” bedeutet im Kontext der vorliegenden Beschreibung ein Material, das so eingerichtet ist, dass es aktiviert wird, wenn es laserbestrahlt wird, um eine Aufbauschicht für ein leitfähiges Material, beispielsweise Kupfer, herzustellen. Unter „Aufbauschicht” ist im Kontext der vorliegenden Erfindung eine Keimschicht zu verstehen, das heißt, eine Schicht, die so eingerichtet ist, dass sie das selektive Aufbringen eines leitfähigen Materials darauf entsprechend ihrer Struktur ermöglicht. Bei einer Ausführungsform kann das Laser-aktivierbare Material Palladiumacetat (CH3CO2)2Pd aufweisen. Bei einer Ausführungsform kann die Herstellung der Laser-aktivierbaren Schicht, wie etwa der in 3 gezeigten Schicht 130, durch Tauchbeschichten des Kontaktlöcher-definierenden Substrats 120 in einer Impflösung mit dem Laser-aktivierbaren Material, wie beispielsweise einer Palladiumacetat-Impflösung, erfolgen. Weitere Verfahren zur Herstellung der Laser-aktivierbaren Schicht nach den Ausführungsformen sind unter anderem beispielsweise Zerstäubung und chemische oder physikalische Aufdampfung. Wie in 3 zu erkennen ist, bedeckt die Laser-aktivierbare Schicht, wie etwa die Schicht 130, eine aktive Oberfläche des Kontaktlöcher-definierenden Substrats, wie etwa des Substrats 120, und weist Kontaktloch-Teile, wie etwa Teile 135 und 136, auf, die die Wände bzw. die Unterseite des Kontaktlochs, wie etwa des Kontaktlochs 110, bedecken. Unter „aktiver Oberfläche” ist im Kontext der vorliegenden Erfindung eine Oberfläche des Substrats zu verstehen, die so eingerichtet ist, dass sie mit Verbindungen, wie etwa Kontaktlöchern und Leiterbahnen, entsprechend der Verbindungsstruktur versehen wird. Die Herstellung der Laser-aktivierbaren Schicht auf der aktiven Oberfläche des Kontaktlöcher-definierenden Substrats führt zu einer Schicht-Substrat-Kombination, wie etwa einer Schicht-Substrat-Kombination 140 von 3.
  • In den 4A bis 8 umfassen Ausführungsformen der vorliegenden Erfindung beispielhaft die Herstellung von Verbindungen entsprechend einer vorgegebenen Verbindungsstruktur auf dem Kontaktlöcher-definierenden Substrat mittels lasergestützter Metallisierung. Die lasergestützte Metallisierung wird nachstehend in Zusammenhang mit der Ausführungsform der 4A bis 8 näher erläutert.
  • Zunächst umfasst in den 4A und 4B die lasergestützte Metallisierung nach den Ausführungsformen beispielhaft die Laserbestrahlung des Laser-aktivierbaren Materials der Laser-aktivierbaren Schicht, um Teile der Laser-aktivierbaren Schicht entsprechend der vorgegebenen Verbindungsstruktur selektiv und wahlweise entsprechend einer vorgegebenen Verbindungsstegstruktur zu aktivieren, sodass eine Selektiv-aktivierte-Schicht-Substrat-Kombination (SATFP-Kombination), wie etwa eine Kombination 150 der 4A und 4B, entsteht. Unter „vorgegebener Verbindungsstruktur” ist im Kontext der vorliegenden Beschreibung eine Struktur zu verstehen, die den vorgegebenen Leiterbahnen und/oder Kontaktlöchern entspricht, die auf der aktiven Oberfläche des Substrats hergestellt werden sollen. Unter „vorgegebener Verbindungsstegstruktur” ist im Kontext der vorliegenden Beschreibung eine Struktur zu verstehen, die den vorgegebenen Verbindungsstegen entspricht, die auf der aktiven Oberfläche des Substrats hergestellt werden sollen. Somit kann, wie in der Ausführungsform der 4A und 4B zu erkennen ist, die SATFP-Kombination 150 einen Substratteil 102, der aus dem vorstehend beschriebenen Substrat 100 von 1 besteht, sowie eine Schicht 152 aufweisen, die den Substratteil 102 bedeckt und eine Struktur 154 definiert, wie am besten in 4B zu sehen ist. Die Struktur 154, die der Schicht 152 entspricht, wird durch Laser-aktivierte Teile 130', 135' und 136' der Schicht 152, durch nicht-aktivierte Teile 130 der Schicht 152 und durch Laser-aktivierte Verbindungsstegbereiche 144 definiert, wie später näher beschrieben wird. Die Laser-aktivierten Teile können ein Material enthalten, das so eingerichtet ist, dass es eine Aufbauschicht bereitstellt, um darauf weiteres leitfähiges Material selektiv vorzusehen. Die Laser-aktivierten Teile können beispielsweise ein grafitreiches leitfähiges Impfmaterial enthalten. Wenn bei einer Ausführungsform die Laser-aktivierbare Schicht Palladiumacetat aufweist, weisen die Laser-aktivierten Teile der Schicht eine Palladium-geimpfte Aufbauschicht mit einer Aufbauoberfläche mit palladiumreichem modifizierten organischen Material auf. Insbesondere werden durch Laser-Aktivierung eines Palladiumacetat-Materials die Acetate in dem Material selektiv abgetragen, sodass palladiumreiches modifiziertes organisches Material zurückbleibt, wie vorstehend dargelegt.
  • Die Laserquelle für das Laserbohren der Kontaktlöcher und für die Aktivierung des Laser-aktivierbaren Materials kann jede geeignete Quelle sein, die Laserstrahlen erzeugt. Beispiele für Laserquellen sind unter anderem ein Nd:YAG-Lasergerät oder ein Excimer-UV-Impulslaser, der bei den Ausführungsformen bevorzugt wird. Die Wellenlänge kann jede Wellenlänge sein, die für die Anwendung geeignet ist, wie etwa Neodym-dotiertes Yttrium-Aluminium-Garnet (Nd:YAG, 1064 nm), Xenonfluorid (XeF, 351 nm), Xenonchlorid (XeCl, 308 nm), Xenonbromid (XeBr, 282 nm), Kryptonfluorid (KrF, 248 nm), Argonfluorid (ArF, 193 nm) und Fluoriddimer (F2, 157 nm), wobei Wellenlängen in den UV- oder tiefen UV-Bereichen bei den Ausführungsformen bevorzugt werden. Um beispielsweise die Laser-aktivierbare Schicht bei einer Ausführungsform mittels Laserbestrahlung zu aktivieren, muss zunächst eine Impulslaserdauer gewählt werden, beispielsweise etwa 20 ns bis etwa 50 ns für eine Laserquelle, die auf Wellenlängen von beispielsweise 193 nm, 248 nm oder 308 nm eingestellt ist. Wenn die Impulsdauer eingestellt ist, kann die Anzahl von zu liefernden Impulsen als Funktion der Dicke der Laser-aktivierbaren Schicht ermittelt werden. Eine grobe Schätzung zum Ermitteln der Anzahl von zu liefernden Impulsen würde auf der zu aktivierenden Dicke je Impuls beruhen. Beispielsweise würde für eine organische Schicht, wie etwa Palladiumacetat, die aktivierte Dicke je Impuls etwa 1 Mikrometer für eine 193-nm-, 248-nm- oder 308-nm-Laserquelle betragen. Ob eine Aktivierung erreicht worden ist oder nicht, kann auf verschiedene Weise ermittelt werden, wie beispielsweise mit einem Prüfprozess, bei dem die Leitfähigkeit der einzelnen Laser-aktivierten Teile gemessen wird, die infolge entsprechender Laserbestrahlungsdosen erhalten werden. Ein Laser-aktivierter Teil mit einer Leitfähigkeit, die mit der eines metallischen oder Metall-ähnlichen Leiters vergleichbar ist, würde dann bei den Ausführungsformen als „aktiviert” angesehen werden und würde die Laserbestrahlungsdosis festlegen, die für eine gegebene Laser-aktivierbare Schichtdicke und ein gegebenes Laser-aktivierbares Material zu liefern ist. Alternativ zu dem vorstehenden Prüfverfahren oder in Verbindung damit kann außerdem die Zusammensetzung jedes einzelnen Laser-aktivierten Teils bestimmt werden, um die Leitfähigkeit und somit die Aktivierung zu ermitteln.
  • Um die Laser-aktivierten Teile 130', 135' und 136' und die nicht-aktivierten Teile 130' der Struktur 154 zu erhalten, kann die Schicht-Substrat-Kombination 140 von 3 entsprechend einer vorgegebenen Verbindungsstruktur selektiv laserbestrahlt werden. Bei einer bevorzugten Ausführungsform kann die selektive Bestrahlung entsprechend der vorgegebenen Verbindungsstruktur beispielsweise durch Laserbestrahlung der Schicht der Schicht-Substrat-Kombination durch eine Maske erfolgen, deren Struktur der vorgegebenen Verbindungsstruktur entspricht. Alternativ kann die selektive Bestrahlung durch CAD-gesteuertes Laserdirektschreiben (CAD: rechnergestützter Entwurf) erfolgen. Die selektive Laserbestrahlung der Laser-aktivierbaren Schicht entsprechend der vorgegebenen Verbindungsstruktur führt zu Laser-aktivierten Teilen der Schicht, wie etwa den Teilen 130', die einer vorgegebenen Struktur von Leiterbahnen entsprechen, die auf der aktiven Oberfläche des Substrats vorgesehen werden sollen, und wie etwa den Teilen 135' und 136', die einer vorgegebenen Struktur für Kontaktlöcher, wie etwa des Kontaktlochs 110, entsprechen. Zur Herstellung der Laser-aktivierten Verbindungsstegbereiche 144 kann wahlweise die Schicht-Substrat-Kombination 140 von 3 bei Ausführungsformen entsprechend einer vorgegebenen Verbindungsstegstruktur selektiv laserbestrahlt werden. Wie Fachleute erkennen dürften, würden die aktivierten Verbindungsstegbereiche dort entstehen, wo elektrolytisches Plattieren auf der Aufbauschicht vorgesehen ist. Die aktivierten Verbindungsstegbereiche würden somit die Herstellung von Verbindungsstegen in ihnen gestatten, wodurch wiederum die erforderlichen elektrischen Verbindungen beim elektrolytischen Plattieren entstehen würden, wie später beschrieben wird. Bei einer bevorzugten Ausführungsform kann die selektive Bestrahlung entsprechend der vorgegebenen Verbindungsstegstruktur beispielsweise durch Laserdirektschreiben, wie etwa CAD-gesteuertes Laserdirektschreiben, auf der Schicht der Schicht-Substrat-Kombination erfolgen. Die selektive Laserbestrahlung der Laser-aktivierbaren Schicht entsprechend der vorgegebenen Verbindungsstegstruktur kann gleichzeitig mit der selektiven Laserbestrahlung der Laser-aktivierbaren Schicht entsprechend der vorgegebenen Verbindungsstruktur erfolgen und führt zu Laser-aktivierten Verbindungsstegbereichen, wie etwa den in 4B gezeigten Bereichen 144.
  • In den 5A und 5B umfasst die lasergestützte Metallisierung bei Ausführungsformen beispielhaft das Entfernen von nicht-aktivierten Teilen der teilweise aktivierten Schicht, sodass eine Strukturierte-Aufbauschicht-Substrat-Kombination entsteht. Wie in den Ausführungsformen der 5A und 5B gezeigt, würde das Entfernen der nicht-aktivierten Teile 130' zu einer gezeigten Strukturierte-Aufbauschicht-Substrat-Kombination 161 führen, die den Substratteil 102 mit freiliegenden Oberflächen 104, aktivierte Verbindungsstegbereiche 144 sowie eine strukturierte Aufbauschicht 162 mit den aktivierten Teilen 130', 135' und 136' und den aktivierten Verbindungsstegbereichen umfasst. Bei einer bevorzugten Ausführungsform umfasst das Entfernen das Abwaschen der teilweise aktivierten Schicht. Wenn das Material der strukturierten Aufbauschicht beispielsweise palladiumreiches modifiziertes organisches Material enthält, das durch Laser-Aktivierung einer Laser-aktivierbaren Palladiumacetat-Schicht erhalten wird, kann das Abwaschen das Abwaschen mit Wasser umfassen.
  • In den 6A8 umfasst die lasergestützte Metallisierung bei Ausführungsformen das Herstellen von Verbindungen entsprechend der vorgegebenen Verbindungsstruktur auf der Strukturierte-Aufbauschicht-Substrat-Kombination, um eine Leiterplatte zu erhalten. Unter „Verbindungen” ist im Kontext der vorliegenden Erfindung die Kombination aus Leiterbahnen und Kontaktlöchern entsprechend der vorgegebenen Verbindungsstruktur zu verstehen. Wie in 8 zu erkennen ist, weist beispielsweise eine Leiterplatte 190 den Substratteil 102 und auf dem Substratteil 102 vorgesehene Verbindungen 192 auf, die wiederum Leiterbahnen 189 und ein Kontaktloch 187 aufweisen, wie bei der vorgegebenen Verbindungsstruktur gezeigt. Das Herstellen der Verbindungen kann nach einem bekannten Verfahren unter Verwendung der Aufbauschicht 162 als Keimschicht erfolgen. Das Herstellen der Verbindungen kann beispielsweise durch stromlose Plattierung allein erfolgen, das heißt, stromlose Plattierung ohne weitere Metallisierung, oder durch eine Kombination aus stromloser Plattierung und elektrolytischer Plattierung. Nachstehend wird das Herstellen der Verbindungen durch die vorstehende Kombination aus stromloser Plattierung und elektrolytischer Plattierung anhand der beispielhaften bevorzugten Ausführungsform der 6A8 näher beschrieben.
  • Wie somit in den 6A6B anhand von Beispielen zu erkennen ist, umfasst die lasergestützte Metallisierung bei Ausführungsformen das Herstellen einer ersten leitfähigen Schicht auf der Aufbauschicht der Strukturierte-Aufbauschicht-Substrat-Kombination durch stromlose Plattierung, wobei die erste leitfähige Schicht eine Keimschicht definiert, die eine Struktur hat, die der Struktur der Aufbauschicht entspricht, sodass ein stromlos plattiertes Substrat, wie etwa das stromlos plattierte Substrat 164 der 6A und 6B, entsteht. Man beachte, dass bekanntlich in dem Maße, wie die Aufbauschicht 162 als Keim für die weitere stromlos plattierte leitfähige Schicht dient, die Aufbauschicht als Ort der Atomkernbildung für die stromlos plattierte leitfähige Schicht dient und dadurch nicht mehr als eigentliche „Schicht” vorhanden ist, deren Atome nach der stromlosen Plattierung zerstreut worden sind. Daher ist in den 6A8 keine Aufbauschicht gezeigt. Man beachte jedoch, dass in dem Maße, wie die Aufbauschicht als Ort der Atomkernbildung dient, Atome aus der Aufbauschicht zumindest in der stromlos plattierten Kupferschicht verbleiben. Wie in den 6A und 6B zu erkennen ist, umfasst das stromlos plattierte Substrat 164 den Substratteil 102 mit den freiliegenden Bereichen 104, die Aufbauschicht 162 und eine stromlos plattierte erste leitfähige Schicht mit einer konformen leitfähigen Keimschicht 168, die selektiv auf die Aufbauschicht 162 aufgebracht wird. Die Keimschicht 168 umfasst bei der gezeigten Ausführungsform Keimschichtteile 165 und 166, die Bereiche einnehmen, die den Wänden bzw. der Unterseite des Kontaktlochs 110 entsprechen; einen Keimschichtteil 160, der Bereiche einnimmt, die den Leiterbahnen entsprechen; und Verbindungssteg-Keimschichtteile 174.
  • In den 7A und 7B umfasst die lasergestützte Metallisierung bei Ausführungsformen beispielhaft das Herstellen einer zweiten leitfähigen Schicht auf der ersten leitfähigen Schicht des stromlos plattierten Substrats durch elektrolytische Plattierung, sodass die zweite leitfähige Schicht eine Struktur definiert, die der Struktur der ersten leitfähigen Schicht und der Aufbauschicht entspricht, sodass ein elektrolytisch plattiertes Substrat, wie etwa das elektrolytisch plattierte Substrat 164 der 6A und 6B, entsteht. Wie in den 6A und 6B zu erkennen ist, umfasst das elektrolytisch plattierte Substrat 160 den Substratteil 102 mit den freiliegenden Bereichen 104, die Aufbauschicht 162, die stromlos plattierte erste leitfähige Schicht mit der konformen leitfähigen Keimschicht 168, die selektiv auf die Aufbauschicht 162 aufgebracht wird, und eine elektrolytisch plattierte zweite leitfähige Schicht 182. Die zweite leitfähige Schicht umfasst bei der gezeigten Ausführungsform einen Zweite-leitfähige-Schicht-Teil 185, der ein Kontaktloch 187 definiert; einen Zweite-leitfähige-Schicht-Teil 188, der Leiterbahnen 189 definiert; und Verbindungsstegteile 183, die Verbindungsstege 184 definieren.
  • In 8 umfassen Ausführungsformen der vorliegenden Erfindung beispielhaft weiterhin das Entfernen der Verbindungsstege, sodass eine Leiterplatte, wie etwa die Leiterplatte 190, entsteht. Wie in 8 zu erkennen ist, weist die Leiterplatte also Leiterbahnen 189 und ein Kontaktloch 187 entsprechend der vorgegebenen Verbindungsstruktur auf. Bei einer bevorzugten Ausführungsform kann das Entfernen der Verbindungsstege eine Laser-Ablation der Verbindungsstege umfassen. Unter „Entfernen” ist im Kontext der vorliegenden Erfindung das im Wesentlichen vollständige Entfernen und Beschneiden zu verstehen, wie von Fachleuten zu erkennen sein dürfte. Wie vorstehend bei den in den beispielhaften Ausführungsformen der 18 dargelegt worden ist, wird bei den Ausführungsformen der vorliegenden Erfindung ein Prozessablauf für einen neuartigen Substratherstellungsprozess auf Laserbasis mit lasergestützter Metallisierung und Strukturierung (laser-assisted metallization and patterning; LAMP) vorgeschlagen. Wie vorstehend dargelegt, kann bei der LAMP-Technologie die Laserbestrahlung zur Herstellung von Kontaktlöchern, wie etwa durch Bohren, verwendet werden, und ein organisches Material einer Aufbauschicht kann selektiv so metallisiert werden, dass die benötigte Entwurfsschaltungsstruktur oder eine vorgegebene Verbindungsstruktur entsteht, ohne dass es lithografisch bearbeitet werden muss. Der Laser kann durch Laserprojektionsbearbeitung, lasergestützte Metallisierung und Laserdirektschreiben zum Einsatz kommen. Die Laserprojektionsbearbeitung kann zur Herstellung von Kontaktlöchern mittels Laser-Ablation in bekannter Weise verwendet werden. Die lasergestützte Metallisierung kann bei Ausführungsformen zur Aktivierung eines Laser-aktivierbaren Materials auf der Oberfläche eines Substrats entsprechend der vorgegebenen Verbindungsstruktur verwendet werden. Die Aktivierung des Laser-aktivierbaren Materials und das Entfernen aller nicht-aktivierten Teile des Laser-aktivierbaren Materials führen zur Entstehung einer strukturierten Aufbauschicht auf dem Substrat, das ein Keim-Element für leitfähiges Material, wie etwa palladiumreiches modifiziertes organisches Material, als Kupfer-Keimschicht enthält. Wahlweise kann das Laserdirektschreiben zur Erzeugung einer Verbindungsstegstruktur verwendet werden, die zur elektrolytischen Plattierung benötigt wird, wenn eine elektrolytische Plattierung vorgesehen ist. Eine Leiterplatte, die bei den Verfahrens-Ausführungsformen erhalten wird, weist Folgendes auf: ein Kontaktlöcher-definierendes Substrat mit einem mikroelektronischen Substrat, in dem Kontaktlöcher definiert sind; und Verbindungen, die auf dem Kontaktlöcher-definierenden Substrat entsprechend einer vorgegebenen Verbindungsstruktur vorgesehen sind, wobei die Verbindungen eine leitfähige Schicht mit einer Struktur aufweisen, die der vorgegebenen Verbindungsstruktur entspricht, die leitfähige Schicht weiterhin im Wesentlichen aus einem ersten Material besteht, die leitfähige Schicht weiterhin ein zweites leitfähiges Material aufweist, das von dem ersten Material verschieden ist, und das zweite Material ein metallisches Impfmaterial umfasst und auf den Kontaktlöcher-definierenden Substraten nur in den Bereichen vorhanden ist, die den Verbindungen entsprechen.
  • Vorteilhaft stellen Ausführungsformen der vorliegenden Erfindung eine Leiterplatte zur Verfügung, die eine elektrische Schaltung, die fest an der dielektrischen Oberfläche angebracht ist, und Kontaktlöcher hat, die zum Aufnehmen von elektronischen Komponenten, die darauf montiert werden, geeignet sind und mit diesen elektrisch verbunden werden. Ausführungsformen der vorliegenden Erfindung bieten zahlreiche Vorteile gegenüber dem Process-on-Record(POR)-Substrat-Prozess, wie etwa hohe Auflösung, Wegfall des lithografischen Mehrschritt-Prozesses, verbesserte Justierbarkeit und Wegfall der Entschmierung. Insbesondere verwenden Ausführungsformen der vorliegenden Erfindung bei der LAMP die Laserbestrahlung sowohl zum Erzeugen von Kontaktlöchern als auch zum Herstellen einer strukturierten Aufbauschicht mit einer Struktur, die der gewünschten (vorgegebenen) Verbindungsstruktur entspricht, sodass die Notwendigkeit der Lithografie zum Herstellen der Verbindungen entfällt. Die Verwendung der LAMP bei den Ausführungsformen hat folgende Vorteile: (1) sie eliminiert den lithografischen Prozess und somit die Notwendigkeit, ein Trockenfilmresist (DFR) und die damit verbundenen Prozesse zu verwenden; (2) sie eliminiert die Notwendigkeit eines Entschmierungsprozesses; (3) sie ermöglicht eine Strukturierung und Metallisierung mit hoher Auflösung dadurch, dass sie die Strukturierung und Metallisierung von Strukturgrößen im Nanometerbereich gestattet, die von dem Wellenlängenbereich der verwendeten Laserquelle bestimmt werden, wie beispielsweise dem UV-Wellenlängenbereich; und (4) sie ermöglicht eine bessere Justierbarkeit für die Strukturierung und Metallisierung der Kontaktlöcher und Verbindungen, da sie (a) Verbundwirkungen der notwendigen Verwendung der Laserbestrahlung zur Erzeugung von Kontaktlöchern und der Lithografie zur Erzeugung der Verbindungsstruktur eliminiert, (b) eine bessere Abbildungsjustierung als die bei einem Kontaktmaskenprozess für die Lithografie ermöglicht und (c) bei Verwendung eines UV-Lasers als Laserquelle eine bessere Justierung als bei dem IR-CO2-Laser ermöglicht, der in Prozessen des Standes der Technik für das Laserbohren von Kontaktlöchern verwendet wird.
  • Bei dem LET-Prozess, der vorstehend im Abschnitt „Hintergrund der Erfindung” beschrieben worden ist, entfällt bei Ausführungsformen der vorliegenden Erfindung vorteilhaft die Notwendigkeit, das Substrat, wie dargelegt, zweimal abzutragen, und zwar einmal zum Herstellen der Kontaktlöcher und dann noch einmal zum Herstellen der vertieften Stellen für die Leiterbahnen, wie vorstehend dargelegt. Außerdem verzichten Ausführungsformen der vorliegenden Erfindung vorteilhaft auf die Notwendigkeit, das Substrat zu ätzen, um eine Verbindungsstruktur auf dem Substrat herzustellen, sodass der Durchsatz wesentlich verbessert wird und inzwischen Leiterbahnen hergestellt werden, die mit den bekannten nicht-LET-Leiterbahnen identisch sind, das heißt, Leiterbahnen, die im Wesentlichen auf der Substrat-Oberfläche angeordnet sind, anstatt der eingebetteten Leiterbahnen. Außerdem verzichten Ausführungsformen der vorliegenden Erfindung vorteilhaft auf die Notwendigkeit, überschüssiges leitfähiges Material von der Leiterbahn und/oder den Stellen für die Kontaktlöcher mit Mitteln wie durch Schleifen oder durch chemisch-mechanisches Polieren zu entfernen. Ausführungsformen der vorliegenden Erfindung führen vorteilhaft zum Einbau von Keimen für leitfähiges Material nur in Bereichen, die der vorgegebenen Verbindungsstruktur entsprechen. Und wenn die Herstellung der Verbindungen bei einer Ausführungsform durch stromlose Plattierung allein, das heißt, stromlose Plattierung ohne elektrolytische Plattierung, erfolgt, können signifikante Kosten- und Durchsatz-Vorteile erreicht werden.
  • In 9 ist eines von mehreren möglichen Systemen dargestellt, in denen Ausführungsformen der vorliegenden Erfindung verwendet werden können. Das gezeigte System 90 weist daher eine elektronische Baugruppe 1000 auf, die eine Leiterplatte enthält, wie etwa die vorstehend beschriebene Leiterplatte 190 von 8. Bei einer alternativen Ausführungsform kann die elektronische Baugruppe 1000 eine anwendungsspezifische integrierte Schaltung (ASIC) enthalten. Integrierte Schaltungen, die in Chipsätzen (z. B. Grafik-, Ton- und Steuerchipsätzen) zu finden sind, können nach Ausführungsformen dieser Erfindung ebenfalls paketiert werden.
  • Bei der in 9 dargestellten Ausführungsform kann das System 90 auch einen Hauptspeicher 1002, einen Grafikprozessor 1004, einen Massenspeicher 1006 und/oder ein Eingabe-/Ausgabe-Modul 1008 enthalten, die durch einen Bus 1010 miteinander verbunden sind, wie gezeigt. Beispiele für den Speicher 1002 sind unter anderem statischer Schreib-Lese-Speicher (SRAM) und dynamischer Schreib-Lese-Speicher (DRAM). Beispiele für den Massenspeicher 1006 sind unter anderem Festplattenlaufwerk, Compact-Disk(CD)-Laufwerk, Digital-Versatile-Disk(DVD)-Laufwerk und dergleichen. Beispiele für das Eingabe-/Ausgabe-Modul 1008 sind unter anderem Tastatur, Kursorsteueranordnungen, Anzeige, Netzwerk-Schnittstelle und dergleichen. Beispiele für den Bus 1010 sind unter anderem peripherer Steuerschnittstellen(PCI)bus, Industry-Standard-Architecture(ISA)-Bus und dergleichen. Bei verschiedenen Ausführungsformen kann das System 90 ein drahtloses Mobiltelefon, ein Personal Digital Assistant, ein Taschen-PC, ein Tisch-PC, ein Notebook-PC, ein Desktop-Computer, eine Set-Top-Box, ein Medienzentrum-PC, ein DVD-Player und ein Server sein.
  • Bei einer weiteren Ausführungsform fallen zwei Schritte der Verkupferung weg. Das bedeutet den Wegfall der stromlosen Verkupferung bei der Herstellung von Substraten für eine Leiterplatte. Die 1027 zeigen Ausführungsformen der Herstellung eines kernlosen Substrats mittels LAMP ohne Verwendung der stromlosen Plattierung.
  • 10 zeigt das Zusammenschichten von Kupferplatten 1000. Die 11A und 11B zeigen das Strukturieren der Kupferplatten 1000 mittels Laserprojektionsstrukturierung(-bearbeitung) bei beiden Kupferplatten. Das Ergebnis der Laserstrukturierung sind Strukturen 1110.
  • Die 12A und 12B zeigen das doppelseitige Schichten einer dielektrischen Schicht 1200. Die dielektrische Schicht 1200 kann Kunststoff oder Glasfasern, wie etwa ABF, oder ein anderes Dielektrikum sein, das zur Verwendung als Substrat für eine Leiterplatte geeignet ist. 13 zeigt eine Aufbauschicht 1310 aus organischem Material auf der Kupferplatte. Man beachte, dass die 1327 zwar Prozesse an nur einer der Kupferplatten zeigen, aber beide Kupferplatten mit den gleichen Prozessen bearbeitet werden können.
  • 14 zeigt das Laserbohren des organischen Aufbaumaterials, mit dem mehrere Kontaktlöcher 1400 hergestellt werden. 15 zeigt das Ergebnis des Tauchbeschichtens des in 14 gezeigten Substrats mit einer Palladiumlösung, sodass ein Keimüberzug 1510 entsteht. In 16 hat das in 15 gezeigte Substrat einen durch lasergestützte Metallisierung Laser-aktivierten Palladium-Keimüberzug. Wie gezeigt, verkörpert das Bezugssymbol 1610 die aktivierten Teile der Oberfläche, und das Bezugssymbol 1620 verkörpert die nicht-aktivierten Teile. Wenn bei der einen Ausführungsform der Keimüberzug Palladiumacetat ist, weisen die Laser-aktivierten Teile 1610 der Schicht (z. B. ABF) eine Palladium-geimpfte Aufbauschicht mit einer Aufbauoberfläche mit palladiumreichem modifizierten organischen Material auf. Insbesondere werden durch Laser-Aktivierung des Palladiumacetat-Materials die Acetate in dem Material selektiv abgetragen, sodass ein palladiumreiches modifiziertes organisches Material zurückbleibt, wie vorstehend dargelegt. Bei einer Ausführungsform folgt die Laser-Aktivierung der Oberfläche der Struktur für beide Linien, und Mikro-Kontaktlöcher werden durch Maskenprojektionsbearbeitung oder CAD-gesteuertes Laserdirektschreiben hergestellt.
  • 17 zeigt das Ergebnis des Abwaschens des Palladiumacetat-Keimüberzugs von den in 16 gezeigten nicht-strukturierten Teilen 1620 des Substrats, was zum Entfernen des Keimüberzugs von einem Teil 1710 führt. Wenn das Material der strukturierten Aufbauschicht beispielsweise ein palladiumreiches modifiziertes organisches Material umfasst, das durch Laser-Aktivierung einer Laser-aktivierbaren Palladiumacetat-Schicht erhalten wird, kann das Abwaschen das Abwaschen mit Wasser umfassen.
  • 18 zeigt das Ergebnis 1810 der elektrolytischen Verkupferung des in 17 gezeigten Substrats 1000. Durch die Verkupferung werden die Kupfer-Leiterbahnen, Kontaktloch-Wände und Verbindungsstege selektiv bedeckt. Mit der selektiven Verkupferung entfallen das DFR und die lithografische Strukturierung. Bei dieser Ausführungsform führt dieser Prozess vorteilhaft zum Wegfall der Zweischritt-Verkupferung (d. h., der stromlosen und dann der elektrolytischen Verkupferung). Bei dieser Ausführungsform erfolgt die elektrolytische Verkupferung direkt auf der Laser-aktivierten Aufbauoberfläche der Aufbauschichten. Das wird dadurch möglich, dass alle Kupfer-Elemente mit der beim Auftragungsprozess verwendeten Kupfer-Opferschicht elektrisch verbunden sind.
  • 19 zeigt einen nachfolgenden dielektrischen Auftragungsprozess, der auf dem in 18 gezeigten Substrat durchgeführt wird. Nach Fertigstellung einer dielektrischen Aufbauschicht 1910 zeigt 20 das Ergebnis des Laserbohrens von Kontaktlöchern in der Aufbauschicht, durch das mehrere Kontaktlöcher 2010 hergestellt werden. 21 zeigt das Ergebnis des Tauchbeschichtens des in 20 gezeigten Substrats mit einer Palladiumlösung, mit der eine Substrat-Oberfläche 2110 geimpft wird. 22A zeigt das Ergebnis der Laser-Aktivierung der Oberfläche des in 21 gezeigten Substrats. Wie dargestellt, bezeichnet das Bezugssymbol 2210 eine aktivierte Kontaktloch-Wand, und das Bezugssymbol 2230 bezeichnet eine aktivierte Kontaktloch-Unterseite. Das Bezugssymbol 2220 bezeichnet einen nicht-aktivierten Teil. Somit ist zu erkennen, dass durch die strukturierte Aktivierung Teile des Keimüberzugs selektiv aktiviert werden. 22B zeigt eine Draufsicht des in 22A gezeigten Substrats.
  • 23A zeigt das Ergebnis des Abwaschens des Palladiumlösungs-Keimüberzugs von nicht-strukturierten Teilen 2310 des in 22A gezeigten Substrats. 23B zeigt eine Draufsicht des in 23A gezeigten Substrats.
  • 24A zeigt einen nachfolgenden Auftragungsprozess für ein Dielektrikum auf dem in 23A gezeigten Substrat. Nachdem eine dielektrische Aufbauschicht 2410 hergestellt worden ist, wird eine Laser-Ablation für Leiterbahnen auf der in 25 gezeigten Aufbauschicht durchgeführt, bei der Leiterbahnen 2510 ausgebildet werden. Wie dargestellt, zeigt 26 das Ergebnis des Vorsehens von Lötkontakthügeln mittels einer C4-Lotkugel (C4: Controlled Collapse Chip Connection) (z. B. 2610) und des Versehens der Verbindungen der ersten Ebene (FLI; first level interconnect) (z. B. 2710) mit Lötkontakthügeln.
  • 27 zeigt das Substrat von 26, bei dem die Kupfer-Opferschicht abgeätzt worden ist, sodass Kupfer-Vorsprünge 2800 entstehen.
  • Bei einer weiteren Ausführungsform wird nach der Aufbau des Dielektrikums (siehe 13), der Laser-Ablation zur Herstellung der Leiterbahnen und Verbindungsstege (bei Bedarf), dem Laserbohren/der Laser-Ablation von Kontaktlöchern (siehe 14) und dem Tauchbeschichten (siehe 15) eine lasergestützte Metallisierung des Substrats durchgeführt (siehe 4A und 4B). Nachdem die lasergestützte Metallisierung das organische Material unter Verwendung derselben Projektionsmaske (d. h., zum Einbetten des Plattierumgskeims in die Polymer-Oberfläche) selektiv aktiviert hat, wird das Substrat wie in 17 abgewaschen. Bei dieser Ausführungsform erfolgt im Anschluss an das Abwaschen des Substrats eine stromlose Plattierung auf dem Substrat. 28 zeigt das Ergebnis 2810 der stromlosen Plattierung auf dem Substrat nach dem Abwaschen.
  • 29 zeigt das Ergebnis des Füllens von Kontaktlöchern und/oder der elektrolytischen Plattierung des Substrats mit Kupfer 2910. Bei dieser Ausführung entfällt die Notwendigkeit des chemisch-mechanischen Polieren (CMP), da die Verkupferung nur in dem selektiv metallisierten Bereich erfolgt, wo die Laserstrahlen auftreffen.
  • Bei einer weiteren Ausführungsform wird nach dem Aufbau des Dielektrikums (siehe 13), dem Laserbohren/der Laser-Ablation von Mikro-Kontaktlöchern (siehe 14), dem Tauchbeschichten (siehe 15), der lasergestützten Metallisierung des Substrats, der stromlosen Plattierung (siehe 28) und dem Verfüllen/Plattieren der Kontaktlöcher (siehe 29), eine Palladium-DFR-Schicht 3010 auf das Substrat aufgebracht. Das Ergebnis ist in 30 gezeigt. Bei dieser Ausführungsform werden nach der Palladium-DFR-Beschichtung des Substrats eine Laser-Ablation der Verbindungsstege und eine lasergestützte Metallisierung auf dem Substrat durchgeführt. Das Ergebnis ist in 31 dargestellt, die eine Leiterbahn 3110 und eine durch lasergestützte Metallisierung hergestellte Schicht 3120 zeigt.
  • 32 zeigt das Ergebnis der Durchführung der stromlosen Verkupferung der Leiterbahn 3210 auf dem in 31 gezeigten Substrat. Nach der stromlosen Verkupferung wird bei dieser Ausführungsform eine Leiterbahn 3310 auf dem Substrat elektrolytisch plattiert. Das Ergebnis ist in 33 gezeigt. Dann wird das DFR von dem Substrat abgezogen, wie das Ergebnis in 34 zeigt. Bei dieser Ausführungsform entfällt die Notwendigkeit eines CMP-Schritts, da ein Laser zur selektiven Metallisierung der Aufbauschichten in der gleichen Weise wie für die Ablation und auch für das Plattieren der Verbindungsstege verwendet wird.
  • Die Ausführungsformen, die vorstehend erörtert worden sind und in den 1034 gezeigt sind, können auch als Leiterplatte in einem System, wie etwa dem vorstehend erörterten und in 9 gezeigten System 90, angeordnet werden.
  • Einige Ausführungsformen können auch in einer Vorrichtung oder einem maschinenlesbaren Medium gespeichert werden und können von einer Maschine gelesen werden, um Befehle auszuführen. Das maschinenlesbare Medium umfasst jeden Mechanismus, der Informationen in einer Form liefert (d. h. speichert und/oder überträgt), die von einer Maschine (z. B. einem Computer, PDA, Mobiltelefon usw.) gelesen werden kann. Ein maschinenlesbares Medium umfasst beispielsweise einen Festspeicher (ROM), einen Schreib-Lese-Speicher (RAM), Magnetplattenspeichermedien, optische Speichermedien, Flash-Speicher, biologische, elektrische und mechanische Systeme, elektrische, optische, akustische oder andere Formen der Signalausbreitung (z. B. Trägerwellen, Infrarot-Signale, digitale Signale usw.). Die Vorrichtung oder das maschinenlesbare Medium kann ein mikroelektromechanisches System (MEMS), nanotechnologische Vorrichtungen, organische, holografische und Festkörperspeicher und/oder eine umlaufende magnetische oder optische Platte umfassen. Die Vorrichtung oder das maschinenlesbare Medium kann verteilt werden, wenn Teile von Befehlen in verschiedene Maschinen getrennt worden sind, wie etwa über eine Verbindung von Computern oder als verschiedene virtuelle Maschinen.

Claims (6)

  1. Verfahren zur Herstellung einer Leiterplatte mit den Schritten: Laserbestrahlen eines auf einer ersten leitfähigen Schicht (101) angeordneten nicht-leitenden Substrats (100), um mehrere Kontaktlöcher (110) in dem Substrat (100) auszubilden; Herstellen einer laser-aktivierbaren Schicht (130) auf dem die Kontaktlöcher (110) definierenden Substrat (100); Laser-Aktivieren von Teilen der laser-aktivierbaren Schicht (130) entsprechend einer vorgegebenen Verbindungsstruktur, um selektiv aktivierte Teile (130', 135', 136') und nicht aktivierte Teile (132) zu bilden, wobei die selektiv aktivierten Teile ein Material enthalten, das so eingerichtet ist, dass es eine strukturierte Aufbauschicht (162) bereitstellt, um darauf weiteres leitfähiges Material selektiv vorzusehen; Entfernen der nicht aktivierten Teile (132) der teilweise aktivierten Schicht (130), Herstellen von Verbindungen (184, 185, 187, 188, 189) unter Verwendung der strukturierten Aufbauschicht (162) als Keimschicht.
  2. Verfahren nach Anspruch 1, wobei das Herstellen der laser-aktivierbaren Schicht (130) Folgendes aufweist: Tauchbeschichten des Substrats (100) in einer Impflösung, um die Aufbauschicht herzustellen.
  3. Verfahren nach Anspruch 1, wobei das Herstellen der Verbindungen (184, 185, 187, 188, 189) Folgendes aufweist: elektrolytisches Plattieren eines Metalls selektiv auf der strukturierten Aufbauschicht (162) entsprechend der vorgegebenen Verbindungsstruktur, um die Verbindungen (184, 185, 187, 188, 189) herzustellen, wobei eine Kupfer-Opferplattierung verwendet wird, um eine elektrische Verbindung für die elektrolytische Plattierung zu bilden.
  4. Verfahren nach Anspruch 1, das weiterhin Folgendes aufweist: Durchführen einer lasergestützten Metallisierung vor dem Entfernen der nicht aktivierten Teile und Herstellen einer ersten strukturierten leitfähigen Schicht (168) auf einer strukturierten Aufbauschicht-Substrat-Kombination (161) umfassend die strukturierte Aufbauschicht (162) und das die Kontaktlöcher (110) definierenden Substrat (100) entsprechend der vorgegebenen Verbindungsstruktur durch stromloses Plattieren der strukturierten Aufbauschicht-Substrat-Kombination, um ein stromlos plattiertes Substrat (164) zu erhalten.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Aufbauschicht Palladiumacetat aufweist.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Aufbauschicht (162) eine organische Palladium-geimpfte Aufbauschicht umfasst.
DE112006003613.0T 2005-12-28 2006-12-13 Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats Expired - Fee Related DE112006003613B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/320,922 2005-12-28
US11/320,922 US7765691B2 (en) 2005-12-28 2005-12-28 Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
PCT/US2006/047814 WO2007078865A2 (en) 2005-12-28 2006-12-13 Method for providing a printed circuit board using laser assisted metallization and patterning of a substrate, printed circuit board, and system comprising a printed circuit board

Publications (2)

Publication Number Publication Date
DE112006003613T5 DE112006003613T5 (de) 2008-11-13
DE112006003613B4 true DE112006003613B4 (de) 2017-11-23

Family

ID=38192282

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003613.0T Expired - Fee Related DE112006003613B4 (de) 2005-12-28 2006-12-13 Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats

Country Status (7)

Country Link
US (1) US7765691B2 (de)
JP (2) JP2009516396A (de)
KR (1) KR101025435B1 (de)
CN (1) CN101347053B (de)
DE (1) DE112006003613B4 (de)
TW (1) TWI327881B (de)
WO (1) WO2007078865A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
TWI394506B (zh) 2008-10-13 2013-04-21 Unimicron Technology Corp 多層立體線路的結構及其製作方法
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
US8395051B2 (en) * 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
TWI432116B (zh) * 2011-03-23 2014-03-21 Unimicron Technology Corp 線路板的內埋式線路結構的製造方法
CN102806789A (zh) * 2011-06-03 2012-12-05 上海安费诺永亿通讯电子有限公司 在绝缘体表面形成金属图案的方法
US20130037312A1 (en) * 2011-08-10 2013-02-14 Invensas Corporation High density trace formation method by laser ablation
US10098242B2 (en) 2012-03-29 2018-10-09 Taiwan Green Point Enterprises Co., Ltd. Double-sided circuit board and method for preparing the same
US10149390B2 (en) * 2012-08-27 2018-12-04 Mycronic AB Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR102356809B1 (ko) 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160080526A (ko) 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
IT201900005156A1 (it) 2019-04-05 2020-10-05 St Microelectronics Srl Procedimento per fabbricare leadframe per dispositivi a semiconduttore
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN113853063A (zh) * 2021-09-09 2021-12-28 深圳市海目星激光智能装备股份有限公司 介电材料去除方法、激光去除设备与电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287843A1 (de) * 1987-04-24 1988-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
JPH07212008A (ja) * 1994-01-25 1995-08-11 Matsushita Electric Works Ltd 回路板の形成方法
US6562656B1 (en) * 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69015878T2 (de) 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
JPH03268392A (ja) * 1990-03-16 1991-11-29 Hitachi Chem Co Ltd 多層配線板の製造法
US5462773A (en) * 1992-12-28 1995-10-31 Xerox Corporation Synchronized process for catalysis of electroless metal plating on plastic
JPH0758438A (ja) * 1993-08-18 1995-03-03 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP3414024B2 (ja) * 1995-01-30 2003-06-09 株式会社日立製作所 電子回路基板の配線修正方法
JPH09260808A (ja) * 1996-03-19 1997-10-03 Fujitsu Ltd 光触媒反応による金属配線の形成方法及び基材
JP3111891B2 (ja) * 1996-04-09 2000-11-27 株式会社村田製作所 無電解めっきのための活性化触媒液および無電解めっき方法
JP3633252B2 (ja) 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3297006B2 (ja) * 1997-12-05 2002-07-02 イビデン株式会社 多層プリント配線板
DE19723734C2 (de) * 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2003031924A (ja) * 2001-07-16 2003-01-31 Toray Eng Co Ltd 金属回路形成方法
WO2003010813A2 (en) 2001-07-23 2003-02-06 Clayton Gary A Grid interposer
US20030180448A1 (en) 2002-03-21 2003-09-25 T.L.M. Advanced Laser Technology Ltd. Method for fabrication of printed circuit boards
JP3953900B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
JP2005286158A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp パターン形成方法、電子デバイス及びその製造方法並びに電子機器
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンNecサーキットソリューションズ 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287843A1 (de) * 1987-04-24 1988-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
JPH07212008A (ja) * 1994-01-25 1995-08-11 Matsushita Electric Works Ltd 回路板の形成方法
US6562656B1 (en) * 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA

Also Published As

Publication number Publication date
JP2009516396A (ja) 2009-04-16
TW200738085A (en) 2007-10-01
JP2012089874A (ja) 2012-05-10
US20070144769A1 (en) 2007-06-28
CN101347053B (zh) 2011-04-27
US7765691B2 (en) 2010-08-03
KR20080070877A (ko) 2008-07-31
CN101347053A (zh) 2009-01-14
DE112006003613T5 (de) 2008-11-13
WO2007078865A2 (en) 2007-07-12
JP5404755B2 (ja) 2014-02-05
TWI327881B (en) 2010-07-21
KR101025435B1 (ko) 2011-03-28
WO2007078865A3 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
DE112006003613B4 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE4417245A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE102006043019A1 (de) Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
JP2000208901A (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
EP2342959A1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
DE112015006970T5 (de) Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
US20070148420A1 (en) Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
DE102004049663B3 (de) Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
KR100642741B1 (ko) 양면 배선기판의 제조방법
DE102022129321A1 (de) Mehrschichtiges glassubstrat
EP0602258B1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
EP1762128B1 (de) Verfahren zur herstellung von durchkontaktierungen aufweisenden leiterplattengebilden
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE10106399C1 (de) Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen
KR100576652B1 (ko) 양면 배선기판의 제조방법
DE19943385B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zwischen der Vorder- und Rückseite von Halbleiterchips
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
EP1703781A1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee