JPH03268392A - 多層配線板の製造法 - Google Patents

多層配線板の製造法

Info

Publication number
JPH03268392A
JPH03268392A JP6766890A JP6766890A JPH03268392A JP H03268392 A JPH03268392 A JP H03268392A JP 6766890 A JP6766890 A JP 6766890A JP 6766890 A JP6766890 A JP 6766890A JP H03268392 A JPH03268392 A JP H03268392A
Authority
JP
Japan
Prior art keywords
polishing
wiring board
conductive pattern
insulating layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6766890A
Other languages
English (en)
Inventor
Yoshiaki Tsubomatsu
良明 坪松
Naoki Fukutomi
直樹 福富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP6766890A priority Critical patent/JPH03268392A/ja
Publication of JPH03268392A publication Critical patent/JPH03268392A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は多層配線板の製造法に関する。
(従来の技術) 従来、高密度配線板の製造に適する多層配線板の製造法
として、配線パターンを有するセラミックスをベース基
板とし、ポリイミドなどの絶縁層と蒸着法などの真空成
膜法で形成した薄膜配線層とを柱状導電パターン(以下
ピラーという)等を介して多層化していく方法(ビルド
アップ法)が行われてきた。
この場合、セラミックス上の所定の位置に形成したピラ
ーを埋没するように絶縁層を設けた後、ピラーが露出す
るまで絶縁層を平面研磨によって平坦化し、次の配線パ
ターンを形成するようにしている。
(発明が解決しようとする課題) この方法に於いては、第2図に示すように例えばポリイ
ミド層(絶縁層)24を焼成・硬化させたのち、室温に
戻す過程でセラミックス基板21にそり(W)や周辺の
盛り上がり25なとが生じることがあった(第2図(a
))。この原因は、前者はセラミックス基板とポリイミ
ドの熱膨張率の違い、後者はポリイミドワニスの表面張
力によるものである。
このような基板の絶縁層24を平面研磨して平坦化する
ための研磨法として、シリコンウェハーや光デイスク用
ガラス基板などの研磨に用いられている全面−括研磨方
式(第2図(b))を適用すると、基板周辺部分と中央
部分とが均一に研磨されないという問題があった。尚第
2図に於て、22は配線パターン、23はピラー、26
は研磨板である。
本発明は、高密度配線板の生産性に優れる製造法を提供
するものである。
(課題を解決するための手段) 上記の課題を解決するためには、基板に生じたそりを許
容できる程度の小面積の研磨治具を用いることが効果的
であることを見いだした。
本発明は、このような研磨を達成するための方法であり
、配線基板面積の30%以下の研磨面積を有する研磨治
具を走査して平面研磨することを特徴とする。
第1図(a)〜(e)は、本発明の一実施例を説明する
ものである。
グリーンシート法によって所望の多層配線を有する15
0mm角のアルミナ基板1上に日本真空技術社製MLH
−6315D型スパッタリング装置を用いて、次に示し
た条件でクロム(600A)→銅(2500A)を順次
に成膜した。
クロム 電   流    1.OA 電  圧    350 V ガ  ス   純アルゴン ガス流量   35 SCCM 圧   力    5X10−3 Torr基板温度 
  270℃ 銅 電  流    3,5A 電  圧    500v ガ  ス   純アルゴン ガス流量   35 SCCM 圧   力    5X10−’ Torr基板温度 
  270°に の場合、使用できる基板としては、アルミナ系セラミッ
クスに限らず、例えば窒化アルミニウム、炭化ケイ素、
およびガラス等の基板上に配線パターンを形成したもの
などを挙げることができる。
次に、硫酸銅めっきで約20μm厚のめっきを施し、続
いて公知のエツチング法により所望する第一の配線パタ
ーン2を得た(第1図(a))。
次に、0zatec R225ポジ型ドライフイルムレ
ジスト(ヘキスト社製・膜厚25μm)をラミネートし
、露光、現像により所望するめっきレジストパターン7
を形成し、レジストパターンか形成されていない部分(
ピラー形成用の大部分)8に、硫酸銅めっきにより、高
さ25μmのピラー3を形成した(第1図(b))。
続いて、めっきレジストパターン7を溶剤で剥離した後
、ポリイミドワニスPIQ−3200(日立化成工業(
株)裂開品名)を塗布し、窒素気流中で350℃、40
分加熱して絶縁層4を形成した(第1図(C))。この
とき、基板のそりW(第1図(C))は、0 、5mm
であった。配線基板のそりは多くの場合 0.05〜1.0mmである。
またピラ一部分およびピラー以外の部分に於ける研磨深
さ(最表面から最終目標研磨位置までの深さ)は、それ
ぞれ10.czm(Di)、2μm(D2)であった(
第1図(e)) 。D2/Diの値が0.5以下となる
ように絶縁層の厚みを調製することが好ましい。
次に、基板1に対する面積比が4.0%である研磨面6
を有する研磨治具9を走査(回転数1100Orp。
移動速度: 6mm/秒)して平坦化研磨を行った。研
磨の際は、粒径10μmのアルミナ粉を含む濃度0 、
02g/mlの液を研磨面に噴霧しながら行ったが、ピ
ラ一部分とピラー以外の部分の絶縁層厚さ(研磨深さ)
を調節することにより、ピラ一部分に加わる圧力がピラ
ー以外の部分に加わる圧力に比べて高くなるために、ピ
ラ一部分が選択的に研磨され、容易に平坦化可能であっ
た。
研磨治具9を回転駆動軸に固定せず、多少遊びを持たせ
ることにより、更にそりがある基板の研磨にも対処可能
であった。
以後、前述のスパッタリング法、電気めっき法およびエ
ツチング法を適用して、露出したピラー表面部分に電気
的に接続する第二の配線パターン10を形成した(第1
図(d))。
第3図(a)〜(c)は本発明の他の実施例を説明する
ものである。
表面を化学処理した電解銅箔や圧延銅箔等の銅箔の上に
高分子樹脂を直接塗布し、硬化させ絶縁フィルムとした
銅張りフィルムを使用した場合である。
150mm角にカッティングしたMCF 5000−I
 R(日立化成工業(株)社製商品名)のポリイミド(
厚さ25μm) 4側から銅箔11に達する穴8を炭酸
ガスレーザ(島田理科工業(株)社製LSU−151R
−2A)により形成した(第3図(a))。穴あけ条件
を以下に示す。
出   力      125W パルスモード  電気パルス パルス巾    0 、1m5ec パルス回数   8(パルス/穴) 次に、公知の硫酸銅めっきにより、穴内に鋼柱(ピラー
)3を形成した。この場合、D1、D2はそれぞれ5μ
mと2μmであった。次に、実施例1で用いた研磨治具
(基板に対する面積比は4.0%)を用いてピラーの表
面とポリイミドの表面が同一面となるように研磨処理を
施した後、スパッタリング法でクロム−銅を連続成膜し
、更に硫酸銅めっきにより厚さ約20μmの銅層12を
形成した(第3図(b))。
更に、公知のエツチング法を適用して両面に所望の配線
2.1oを形成し、フレキシブル配線板を得た(第3図
(C))。
(発明の効果) 本発明の方法に於ては、そりを有する基板上に安定して
層間接続配線を形成することができる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の方法を示す断面図、第
2図(a)、(b)は従来法を示す断面図、第3図(a
)〜(C)は本発明の方法を示す断面図である。 符号の説明: 1、絶縁基板    2.第一の配線パターン3、ピラ
ー     4絶縁層

Claims (3)

    【特許請求の範囲】
  1. 1.絶縁基板上に形成された第一の配線パターンに接続
    した柱状導電パターンの表面と第一の配線パターンを絶
    縁層で覆い、絶縁層表面を平面研磨し平坦化させるとと
    もに柱状導電パターンを絶縁層表面に露出し、柱状導電
    パターン表面と電気的に接続した第二の配線パターンを
    平坦絶縁層上に形成する多層配線板の製造法に於て、絶
    縁層表面の平面研磨を、配線基板面積の30%以下の研
    磨面積を有する研磨治具を絶縁層表面を走査させて行う
    ことを特徴とする多層配線板の製造法。
  2. 2.金属箔上に高分子樹脂を直接塗布し硬化させ絶縁フ
    ィルムとした金属箔銅張りフィルムの絶縁フィルム側か
    ら金属箔に達する穴をレーザにより形成し、めっきによ
    り穴内に柱状導電パターンを形成し、柱状導電パターン
    の表面と絶縁フィルムの表面が同一面となるように研磨
    をした後、柱状導電パターン表面と電気的に接続した第
    二の配線パターンを形成する多層配線板の製造法に於て
    、研磨を、配線基板面積の30%以下の研磨面積を有す
    る研磨治具を柱状導電パターンの表面と絶縁フィルムの
    表面を走査させて行うことを特徴とする多層配線板の製
    造法。
  3. 3.柱状導電パターン部分の研磨深さをD1、柱状導電
    パターン部分以外の研磨深さをD2とした場合、D2/
    D1の値が0.5以下となるようにする請求項1または
    2記載の多層配線板の製造法。
JP6766890A 1990-03-16 1990-03-16 多層配線板の製造法 Pending JPH03268392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6766890A JPH03268392A (ja) 1990-03-16 1990-03-16 多層配線板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6766890A JPH03268392A (ja) 1990-03-16 1990-03-16 多層配線板の製造法

Publications (1)

Publication Number Publication Date
JPH03268392A true JPH03268392A (ja) 1991-11-29

Family

ID=13351613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6766890A Pending JPH03268392A (ja) 1990-03-16 1990-03-16 多層配線板の製造法

Country Status (1)

Country Link
JP (1) JPH03268392A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303056A (ja) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2012089874A (ja) * 2005-12-28 2012-05-10 Intel Corp プリント基板の製造方法
JP2014078622A (ja) * 2012-10-11 2014-05-01 Hitachi Chemical Co Ltd プリント配線板及びその製造方法並びに熱硬化性樹脂組成物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303056A (ja) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP4735017B2 (ja) * 2005-04-19 2011-07-27 株式会社村田製作所 多層セラミック基板の製造方法
JP2012089874A (ja) * 2005-12-28 2012-05-10 Intel Corp プリント基板の製造方法
JP2014078622A (ja) * 2012-10-11 2014-05-01 Hitachi Chemical Co Ltd プリント配線板及びその製造方法並びに熱硬化性樹脂組成物

Similar Documents

Publication Publication Date Title
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
US5266446A (en) Method of making a multilayer thin film structure
JPS5828838A (ja) 薄膜磁気ヘッドの製造方法
KR20010072143A (ko) 감소된 응력을 가지며 저임피던스 고밀도로 증착된 적층구조
US4988413A (en) Reducing plating anomalies in electroplated fine geometry conductive features
JPH0513960A (ja) 多層配線基板の製造方法
JPH03268392A (ja) 多層配線板の製造法
KR20060012152A (ko) 연성회로기판용 적층구조체의 제조방법
JP2004082444A (ja) 金属層付き樹脂体および配線体
JP2571782B2 (ja) 配線板の製造方法
JPH08222834A (ja) 配線回路の形成方法および多層配線回路基板の製造方法
JPH06120659A (ja) 多層配線構成体
JPH07273466A (ja) 多層配線板の製造方法
JPH081988B2 (ja) 配線板の製造法
JPH0823166A (ja) 多層配線基板の製造方法
JPH03108798A (ja) 多層配線基板およびその製造方法
US7955485B2 (en) Planar laminate substrate and method for fabricating organic laminate substrate PCBS, semiconductors, semiconductor wafers and semiconductor devices having miniaturized electrical pathways
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JPH06112199A (ja) 配線基板の製造方法
JPH07283544A (ja) 配線構造体とその製造法
TW466733B (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JP3425807B2 (ja) 多層配線基板の製造方法
JP2003197741A (ja) 多層回路基板の製造方法
JPS6343396A (ja) 配線板の製造方法
JPH0738504B2 (ja) 配線板の製造方法