JP2571782B2 - 配線板の製造方法 - Google Patents
配線板の製造方法Info
- Publication number
- JP2571782B2 JP2571782B2 JP7813487A JP7813487A JP2571782B2 JP 2571782 B2 JP2571782 B2 JP 2571782B2 JP 7813487 A JP7813487 A JP 7813487A JP 7813487 A JP7813487 A JP 7813487A JP 2571782 B2 JP2571782 B2 JP 2571782B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- forming
- pattern
- circuit
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、チップオンボード化に適した高密度配線板
の製造方法に関する。
の製造方法に関する。
（従来の技術） 従来、チップオンボード用多層配線板の製造方法は、
セラミックスをベース基板とし、ポリイミド樹脂の絶縁
層と蒸着等により銅層とを主体とする薄膜配線を小径ピ
ラー（柱状の層間接続部、第２図参照）を介して順次ビ
ルドアップしていく方法が検討されてきた。
セラミックスをベース基板とし、ポリイミド樹脂の絶縁
層と蒸着等により銅層とを主体とする薄膜配線を小径ピ
ラー（柱状の層間接続部、第２図参照）を介して順次ビ
ルドアップしていく方法が検討されてきた。
そのピラー形成には、第２図に示すように、配線１を
形成した後、配線形成用レジストパターン２を剥離し、
レジストパターン３を全面に設けて所定位置にレジスト
ホール４を形成し、さらにめっきピラー法でピラー５を
形成する方法がある。
形成した後、配線形成用レジストパターン２を剥離し、
レジストパターン３を全面に設けて所定位置にレジスト
ホール４を形成し、さらにめっきピラー法でピラー５を
形成する方法がある。
又、第３図に示すように、配線１を露出させた後、レ
ジストパターン３を形成し、めっき法によってピラー５
を得る方法がある。
ジストパターン３を形成し、めっき法によってピラー５
を得る方法がある。
（発明が解決しようとする問題点） 第２図に示す方法は、レジスト層３を設ける層、配線
パターン１の段差（通常５〜15μｍ）によって金属層８
との密着が悪く、かつレジスト表面に生ずるうねり影響
でホール４形成時の露光精度が低下する欠点がある。ま
た、第３図に示す方法は、ピラー５を形成する前にポリ
イミドを塗布し成膜する工程及び研磨の工程が必要であ
って好ましくない。さらに、配線パターン１は５〜15μ
ｍで薄いために、研磨処理を安定して行うことは困難で
ある。
パターン１の段差（通常５〜15μｍ）によって金属層８
との密着が悪く、かつレジスト表面に生ずるうねり影響
でホール４形成時の露光精度が低下する欠点がある。ま
た、第３図に示す方法は、ピラー５を形成する前にポリ
イミドを塗布し成膜する工程及び研磨の工程が必要であ
って好ましくない。さらに、配線パターン１は５〜15μ
ｍで薄いために、研磨処理を安定して行うことは困難で
ある。
（問題点を解決するための手段） 本発明は、以上説明した従来のピラー形成法の欠点に
かんがみ、種々考察研究の結果、完成するに至ったもの
である。
かんがみ、種々考察研究の結果、完成するに至ったもの
である。
本発明の配線板製造方法においては、ピラー形成用レ
ジストパターンを配線パターン及びその形成のためのレ
ジストパターン上に形成し、その後工程で電気めっきに
よってピラーを形成するものである。すなわち、レジス
トパターン上にこれとほぼ同じ厚さの配線パターンを電
気めっきによって形成し、その上に設けたレジストパタ
ーン層にホール形成を経て層間接続のためのピラーを電
気めっきによって形成し、次いで前記２段のレジスト層
を一括除去して絶縁層を設ける工程を含むものである。
ジストパターンを配線パターン及びその形成のためのレ
ジストパターン上に形成し、その後工程で電気めっきに
よってピラーを形成するものである。すなわち、レジス
トパターン上にこれとほぼ同じ厚さの配線パターンを電
気めっきによって形成し、その上に設けたレジストパタ
ーン層にホール形成を経て層間接続のためのピラーを電
気めっきによって形成し、次いで前記２段のレジスト層
を一括除去して絶縁層を設ける工程を含むものである。
（作用） 本発明の方法は、第１図において配線パターン１を電
気めっきによって形成することによって、その厚さをレ
ジストパターン２の厚さと同程度にすることが可能であ
って、表面の平坦性を調整することが可能となった。さ
らに、レジスト2,3に同じタイプのレジストを用いるこ
ととした結果、レジスト除去を一括して一工程で行い得
ることとなった。
気めっきによって形成することによって、その厚さをレ
ジストパターン２の厚さと同程度にすることが可能であ
って、表面の平坦性を調整することが可能となった。さ
らに、レジスト2,3に同じタイプのレジストを用いるこ
ととした結果、レジスト除去を一括して一工程で行い得
ることとなった。
実施例 本発明の実施例を図面によって詳細に説明する。第１
図（（ａ）〜（ｅ））は実施例の部分拡大断面図であ
る。先ず、厚さ3mmのガラス基板にスパッタリング装置
（日本真空技術社製MLH−6315）を用いて銅層８を設け
た。その条件は、出力1.5kW、基板加熱120℃45分、圧力
５×10-3Torr、アルゴンガス流量35SCCMとした。この場
合PZT系スラミックス及びフォルステライトなども使用
可能である。
図（（ａ）〜（ｅ））は実施例の部分拡大断面図であ
る。先ず、厚さ3mmのガラス基板にスパッタリング装置
（日本真空技術社製MLH−6315）を用いて銅層８を設け
た。その条件は、出力1.5kW、基板加熱120℃45分、圧力
５×10-3Torr、アルゴンガス流量35SCCMとした。この場
合PZT系スラミックス及びフォルステライトなども使用
可能である。
次にポジ型液状レジスト（Shipley社製TF−20）を15
μｍ厚で塗布し、露光、現像によってレジストパターン
２を形成した。さらに、電気めっき法によってレジスト
パターン２と同程度の厚さの配線パターン１を形成した
後、ポジ型ドライフィルムレジスト（感光層厚さ25μm/
層、Hoechst社製OzatecR225）を２層積層し露光現像工
程を経て得たレジストパターン３に配線パターン１の所
定位置に対応してピラー形成用ホール４を形成した。ホ
ール４の大きさは上部径50±５μｍ、下部径40±２μ
ｍ、深さ46μｍとした。次いで、電気めっきによってピ
ラー５を形成し、アセトンでレジストパターン2,3を一
括除去した。さらに、PIQ−3200（日立化成社製）を塗
布して絶縁層６とし、真空中で250℃、30分、窒素気流
中で350℃、60分の熱処理を行い、次に研磨によってピ
ラー５の頭頂部を露出して平坦化した。スパッタリング
法で厚さ0.6μｍの銅層８を設け、再び前記の工程を必
要回数繰返し行い、３層配線を収容したポリイミド多層
基板９を形成した。すなわち銅層８の上に、前記の工程
であるレジストパターン２の形成、配線パターン１の形
成、レジストパターン３の形成、ピラー形成用ホール４
の形成、ピラー５の形成、レジストパターン２、３の一
括除去、クイックエッチングにより配線パターン１が形
成されていない個所の銅層８の除去（セミアディティブ
法）絶縁層６の塗布、研磨によってピラー５の頭頂部の
露出、銅層８の形成を行った後、さらにレジストパター
ン２の形成、配線パターン１の形成、レジストパターン
２の除去、クイックエッチングにより配線パターン１が
形成されていない個所の銅層８の除去（セミアディティ
ブ法）を行うことにより、３層配線を収容したポリイミ
ド多層基板９を形成した。この場合、銅層８と絶縁層６
の接着層として厚さ0.5μｍ程度のクロム、チタン、マ
ンガンを用いても良い。
μｍ厚で塗布し、露光、現像によってレジストパターン
２を形成した。さらに、電気めっき法によってレジスト
パターン２と同程度の厚さの配線パターン１を形成した
後、ポジ型ドライフィルムレジスト（感光層厚さ25μm/
層、Hoechst社製OzatecR225）を２層積層し露光現像工
程を経て得たレジストパターン３に配線パターン１の所
定位置に対応してピラー形成用ホール４を形成した。ホ
ール４の大きさは上部径50±５μｍ、下部径40±２μ
ｍ、深さ46μｍとした。次いで、電気めっきによってピ
ラー５を形成し、アセトンでレジストパターン2,3を一
括除去した。さらに、PIQ−3200（日立化成社製）を塗
布して絶縁層６とし、真空中で250℃、30分、窒素気流
中で350℃、60分の熱処理を行い、次に研磨によってピ
ラー５の頭頂部を露出して平坦化した。スパッタリング
法で厚さ0.6μｍの銅層８を設け、再び前記の工程を必
要回数繰返し行い、３層配線を収容したポリイミド多層
基板９を形成した。すなわち銅層８の上に、前記の工程
であるレジストパターン２の形成、配線パターン１の形
成、レジストパターン３の形成、ピラー形成用ホール４
の形成、ピラー５の形成、レジストパターン２、３の一
括除去、クイックエッチングにより配線パターン１が形
成されていない個所の銅層８の除去（セミアディティブ
法）絶縁層６の塗布、研磨によってピラー５の頭頂部の
露出、銅層８の形成を行った後、さらにレジストパター
ン２の形成、配線パターン１の形成、レジストパターン
２の除去、クイックエッチングにより配線パターン１が
形成されていない個所の銅層８の除去（セミアディティ
ブ法）を行うことにより、３層配線を収容したポリイミ
ド多層基板９を形成した。この場合、銅層８と絶縁層６
の接着層として厚さ0.5μｍ程度のクロム、チタン、マ
ンガンを用いても良い。
次に、ポリイミド多層基板９をガラス基板７から剥離
し、予め用意した回路形成済みの銅張り積層板10と接着
用プリプレグを介して加熱加圧して積層体を得た。すな
わち、ガラス基板７から剥離したポリイミド多層基板９
のガラス基板７に接していた面と反対側の面を、予め用
意した回路形成済み銅張り積層板の回路形成面とをプリ
プレグを介して向かい合わせて積層体を得た。この積層
体の必要個所にドリル等でスルーホール11を形成し、無
電解めっき又は無電解めっきと電気めっきの併用で、ス
ルーホール内または積層体表面に銅めっき層を形成し
た。さらに、公知のテンティング法によって、表裏に所
望する配線12を形成した。
し、予め用意した回路形成済みの銅張り積層板10と接着
用プリプレグを介して加熱加圧して積層体を得た。すな
わち、ガラス基板７から剥離したポリイミド多層基板９
のガラス基板７に接していた面と反対側の面を、予め用
意した回路形成済み銅張り積層板の回路形成面とをプリ
プレグを介して向かい合わせて積層体を得た。この積層
体の必要個所にドリル等でスルーホール11を形成し、無
電解めっき又は無電解めっきと電気めっきの併用で、ス
ルーホール内または積層体表面に銅めっき層を形成し
た。さらに、公知のテンティング法によって、表裏に所
望する配線12を形成した。
（発明の効果） 本発明により次の効果を挙げることができる。
（１） 最小ライン／スペースが20/20μｍ程度の微細
配線を有する配線層をガス放出のない材料のみで製造
し、その後銅張り積層板を加工したベース基板と積層体
化することにより、生産性が高く、安価に高密度配線板
を製造することができる。
配線を有する配線層をガス放出のない材料のみで製造
し、その後銅張り積層板を加工したベース基板と積層体
化することにより、生産性が高く、安価に高密度配線板
を製造することができる。
（２） あらかじめ微細配線を形成した後積層するの
で、積層前に検査でき、歩留りが向上する。
で、積層前に検査でき、歩留りが向上する。
（３） ピラー形成用レジストパターンと微細配線形成
用レジストパターンとを一括除去できるため、作業性が
向上する。
用レジストパターンとを一括除去できるため、作業性が
向上する。
（４） ピラー形成用レジストは平坦な面にラミネート
できるため、レジスト表面のうねりが無く、露光精度が
著しく向上する。
できるため、レジスト表面のうねりが無く、露光精度が
著しく向上する。
第１図は本発明による配線板の製造工程説明の断面図、
第２図及び第３図は従来法を示す断面図である。 １……配線パターン、２……第一レジストパターン、３
……第二レジストパターン、４……ホール、５……ピラ
ー、６……絶縁層、７……ガラス基板、８……銅層、９
……ポリイミド多層基板、10……加工済み銅張積層板、
11……スルーホール、12……配線。
第２図及び第３図は従来法を示す断面図である。 １……配線パターン、２……第一レジストパターン、３
……第二レジストパターン、４……ホール、５……ピラ
ー、６……絶縁層、７……ガラス基板、８……銅層、９
……ポリイミド多層基板、10……加工済み銅張積層板、
11……スルーホール、12……配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木田 明成 下館市大字小川1500番地 日立化成工業 株式会社下館研究所内 (72)発明者 安岡 拓也 下館市大字小川1500番地 日立化成工業 株式会社下館工場内
Claims (1)
- 【請求項１】次の各工程からなる配線板の製造方法。 （Ａ）剛直性の基板上に第一金属層を設ける第１工程。 （Ｂ）該第一金属層上に第一レジストパターンを形成
し、該第一レジストパターンが形成されていない箇所に
該第一レジストパターンと同程度の厚さの第一めっきパ
ターンを形成する第二工程。 （Ｃ）該第一レジストパターン及び該第一めっきパター
ン上であり該第一めっきパターン上の所定位置を除いた
箇所に該第一レジストパターンと同じタイプの第二レジ
ストパターンを形成し、電気めっき法により該所定位置
にピラーを形成する第三工程。 （Ｄ）該第一レジストパターン及び該第二レジストパタ
ーンを一括除去し、絶縁層として耐熱性樹脂を塗布して
成膜した後、該絶縁層表面を研磨もしくはエッチングし
て該ピラーの頭部を露出させる第四工程。 （Ｅ）さらに、該絶縁層表面に第二金属層を設け、これ
を下地として該ピラーと接続した第二のめっきパターン
を形成する第五工程。 （Ｆ）該基板及び該第一金属層を剥離により除去して得
た配線板の該第一金属層が接していた面と反対側の面
と、回路形成済み銅張り積層板の回路形成面とをプリプ
レグを介して向かい合わせて該配線板と該回路形成済み
銅張り積層板とを積層一体化する第六工程。 （Ｇ）スルーホールの形成、スルーホール内めっき層の
形成、スルーホール部及び該配線板と該回路形成済み銅
張り積層板との積層体表面の必要な箇所にレジストパタ
ーン形成し不要部分の金属を除去することを含む回路形
成加工を行う第七工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7813487A JP2571782B2 (ja) | 1987-03-31 | 1987-03-31 | 配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7813487A JP2571782B2 (ja) | 1987-03-31 | 1987-03-31 | 配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244796A JPS63244796A (ja) | 1988-10-12 |
| JP2571782B2 true JP2571782B2 (ja) | 1997-01-16 |
Family
ID=13653407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7813487A Expired - Lifetime JP2571782B2 (ja) | 1987-03-31 | 1987-03-31 | 配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571782B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2634199B1 (fr) * | 1988-07-13 | 1990-09-14 | Rhone Poulenc Agrochimie | Composes herbicides et les compositions les contenant |
| US6391220B1 (en) | 1999-08-18 | 2002-05-21 | Fujitsu Limited, Inc. | Methods for fabricating flexible circuit structures |
| US6869750B2 (en) | 1999-10-28 | 2005-03-22 | Fujitsu Limited | Structure and method for forming a multilayered structure |
| US6882045B2 (en) | 1999-10-28 | 2005-04-19 | Thomas J. Massingill | Multi-chip module and method for forming and method for deplating defective capacitors |
| US6428942B1 (en) | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
-
1987
- 1987-03-31 JP JP7813487A patent/JP2571782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63244796A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0432295A (ja) | 多層配線基板の製造方法 | |
| JPS62230091A (ja) | 配線板の製造法 | |
| JPH0423390A (ja) | 多層配線基板の製造方法 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JP2571782B2 (ja) | 配線板の製造方法 | |
| JPH05291744A (ja) | 多層配線板の製造法および多層金属層付絶縁基板 | |
| JPH02501175A (ja) | 積層回路基板の製造方法 | |
| JPH11195849A (ja) | フレキシブルプリント配線板とその製造方法 | |
| JP3402372B2 (ja) | 配線板の製造法 | |
| JPH08213757A (ja) | 配線板の製造法 | |
| JPH081987B2 (ja) | 配線板の製造法 | |
| JPH081985B2 (ja) | 配線板の製造方法 | |
| JPS6337515B2 (ja) | ||
| JPH05152764A (ja) | 多層配線板の製造法 | |
| JPH05110254A (ja) | 多層プリント配線板の製造方法 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH0350791A (ja) | 印刷配線板の製造方法 | |
| JPH0964536A (ja) | 薄膜配線基板およびその作製方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPH081986B2 (ja) | 配線板の製造法 | |
| JP2002228710A (ja) | 検査治具の製造方法 | |
| JPH0521954A (ja) | プリント配線板の製造方法 | |
| JP2580667B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH05259609A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |