JPH02501175A - 積層回路基板の製造方法 - Google Patents

積層回路基板の製造方法

Info

Publication number
JPH02501175A
JPH02501175A JP62500383A JP50038387A JPH02501175A JP H02501175 A JPH02501175 A JP H02501175A JP 62500383 A JP62500383 A JP 62500383A JP 50038387 A JP50038387 A JP 50038387A JP H02501175 A JPH02501175 A JP H02501175A
Authority
JP
Japan
Prior art keywords
foil
layer
metal
pwb
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62500383A
Other languages
English (en)
Other versions
JPH0710029B2 (ja
Inventor
レイク,ハロルド
グランドモント,ポール・イー
Original Assignee
ザ・フォックスボロ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ・フォックスボロ・カンパニー filed Critical ザ・フォックスボロ・カンパニー
Publication of JPH02501175A publication Critical patent/JPH02501175A/ja
Publication of JPH0710029B2 publication Critical patent/JPH0710029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 層口路基板の製造 法 膨U圀! 本件出願は、本件出願の譲受は人に譲渡された、1985年6月10日付は提出 の名称−プリント配線基板用レジストのパターン処理法”の同時米国出願5er ial No、 742.742に係る。なお、この同時米国出願は参考例とし て本明細書中に引用されている。 及肌立胃屡 本発明は、一般的には、プリント配線基板の製造技術、とりわけ、繰り返し処理 を行なって積層プリント配線基板を製作する技術に係る。 電気回路構成要素はますます集積し小型化されてきており、ここ20年来にわた ってプリント配線基板製作技術はその限界に挑戦し続けてきている。プリント回 路基板、すなわち正確にはプリント配線基板(PWB)と称せられている基板類 は、幾つかの重要な役割を果たしている。第1に、特殊ケースに入れられた集積 回路、抵抗器等の電気構成要素は、通例では平坦な剛性のあるカード状基板の表 面に取り付けられ、基板がこれらを支持している。従って、 PWBは電気構成 要素の支持体としての役割を果たしている。第2に、PWBは化学的にエツチン グすることにより、あるいはメッキすることによって基板の表面に設けた導体パ ターンを有しており、これによって各構成要素間を電気的に接続している。さら に、 PWBはヒートシンク(heat 5inklとして作用する金属部分を 備えている。集積回路が普及していくにつれ、電気接続系統の高密度化に伴って 両面式のPWBが必要とされてきている。このP■Bでは、基板の反対側にも導 体パターン層を設は電気連結系統を増設するようにしである。こうした技術は、 積層PWBと称されている多重電気接続層を持つ基板にも広く取り入れられるよ うになってきている0層同志の連結は、通例ではメッキされた貫通穴を介して行 なわれる。 導体パターンは、一般に、銅フオイルクラッドを備えたエポキシ・ガラス繊維基 板をフォトエツチングして形成されている。フォトレジスト層が銅フオイルに付 着され、ステンシル状のフィルム複写マスクを通じて紫外光に露光してパターン 処理される。このフォトレジスト層の露光した部分は重合される0重合しなかっ た部分は化学溶液によって取り除かれ、重合して残留しているフォトレジストの 保護バリアの下側に、必要な導体パターンに沿って銅の一部が露出するようにな る0次いで、露出した銅はエツチングにより取り除かれ、残っていたフォトレジ ストを化学的に除去して隠されていた導体パターンが露出するようになる。勿論 のこと、こうした処理には様々な方法を取り入れることができる0例えば、パタ ーン処理したレジストを介し銅を電気メッキして導体を形成するパターンメッキ 法を利用することもできる。 しかしながら、導体パターンのエツチングを必要とするこうした方法によると、 上側表面を除く他の部分は腐食液に対し保護されていないため、導体パターンが 不揃の状態にアンダーカットされてしまう、微細な導線を必要とする場合、こう したアンダーカットは大きな障害となっている。 回路の集積度が高まるにつれて2表面加工技術(SMT)は電気回路の密度を大 幅に高め、必要スベ〜スを70%まで縮小してきている0表面加工装置(SMD Iを直接PCBの表面にあてがい、蒸着、溶融はんだ付けまたはその他の技術を 用いて表面の加工処理を行なっている。細かいピッチの多数の端子を備久た集積 回路に表面を整合させた状態で取り付けるには、PCB 4体は非常に微細なパ ターンを必要としている。 同時に、化学的なメッキ技術も急速に改善されてきている。この方式は、日本の 製造業者がペーパーラミネート基材に広く利用してきており、大型のメッキ槽内 に入れた金属により、導体パターンを化学的に成長させることが行なわれている 。改良された構造のメッキ槽を用いまたメッキ槽の操作方法に改善を加えたもの が、最近では日本以外でも広く化学メッキ技術に利用されるようになってきてい る。ある方法では、接触基材をフォトレジストで被覆している。フォトレジスト をパターン処理した後に、フォトレジストに開いた穴は化学メッキ法を用いて金 属で塞がれている。導体は金属を付加して形成されており、金属を除去、すなわ ちエツチングして形成したものではない。従って、この方法は”付加法”と称さ れている。このようにして、所定の厚みの導体経路を製作することができる。  RQ的に言って、化学メッキ技術によればアンダーカットの影響を少なくするか またはなくすることができ、純粋な金属から平坦な側面に導体を形成することが できる。しかしながら、銅の沈着と付着を促進するために、そうした方法では触 媒表面材料を使用する必要がある。 しかしながら、積層PWBの集積度が高まるにつれSMDO回銘構回部構成部分 に複雑なものとなってきており、これとは別に競合技術も幾つかのものが開発さ れてきている。ガラス繊維・エポキシ樹脂からなるPljBを積重ねて互いに接 合し、穿孔した穴にメッキを施して電気的に接続することが行なわれている。焼 付セラミック技術を利用した他の積層技術も用いられてきている。また、ポット 配線マトリックスの使用も提案されてきている。 しかしながら、これら方法のすべては多くの問題を抱えている6例えば、4層P CBのうちの層2と3の層同志を互いに連結する必要のある場合、構造全体にわ たって貫通穴を設けなくてはならず、結果的に関係のない層1と4にまで穴を開 けて“貴重なスペース”を無駄にしてしまっている。2つまたはそれ以上の内側 層同志を互いに連結するために埋設されるいわゆるブラインドバイアス(bli nd viasl は、既存の技術によったのでは適切に嵌め込むことができな い。 元!廊と4約 従って、本明細書の請求項に記載の発明の主要な目的は、ブラインドバイアスと 新たな導体パターンを備えた多重層の導体回路を単一の基材上に積層する技術を 提供することにある0本発明の他の目的は、連結の不要な層に場所を取らないよ うにして、ブラインドバイアスを備えた積層PWBを形成することにある0本発 明のさらに他の目的は、SMD用の単一の基材上に複雑な積層PWBを構成する 経済的な方法を提供することにある。 本発明のこれらの目的並びにその他の目的は、導体フォイルクラッド絶縁フィル ムからなる個別に製作されたコンポジット構造を用いることにより達成される。 導体側は、個別の方法によりパターン処理されモして工・シチングされる1次い で、コンポジットはフォイルパターン側を下にして基材または既成の積層構造に 接合され、絶縁フィルムを特定の部分を取り除いて化学メッキ用に下側の金属表 面を露出させている。絶縁フィルムにバクーン形成されたすべての開口は純粋な 金属の化学メッキにより塞がれ、メッキされた金属は上側表面と同じレベルまで 達して導体とバイアスが形成される。必要に応じ、特殊なパターンを施した新た なコンポジットを付着させて肉盛りメッキし、ブラインドバイアスの備わった複 雑な積層構造を自在に構成することができる。 好ましい方法によれば、恒久的なドライフィルム(PI)Flにより絶縁フィル ムはフォト処理することができる。金属フォイルの側部、好ましくは銅は従来の 方法によりフォトエツチングすることができる。フォイルは露光エネルギーを遮 るため、未硬化のPDFは“基板の外部−で行なわれる導体事前パターン処理の 影響を受けることがない、コンポジットをフォイルパターン側を下に向けてPW Bに接合した後に、PDFはマスクを介して露光されて必要箇所が取り除かれ、 PWBの既成の上側表面にある下側の金属のクラッドまたは金属の隣接部分を露 出させるようになっている。後者の例では、接合材料は取り除くのが好ましい0 次いで、PDFに形成されている開口は化学メッキにより肉盛りされ、導体とバ イアスが形で行なわれ、連続する純粋な金属からなる多重導体経路を、従来技術 における除去加工法によるものよりさらに微細な(高い解像度の)配線に加工す ることができる。 化学メッキ法によれば、金属の存在しない積層基材上の箇所にも金属を新たに設 けることができる。従って、この技術によれば、下層の状況に関係なく自由に回 路パターンを設計することができる。しかも、こうしたコンポジットは、平行し て行なわれる処理作業により同時に接合要素として製作することもできる。 フォイルクラッド・コンポジットな使用する別の技術によれば、コンポジットは フォイル側を上に向けて(すなわち、外に向けて)既成のPWB構造体に接合さ れる。 次いでフォイルは基板上にあってレジストパターン処理され、絶縁材料の内側層 連結部分だけが露光される。 エツチング処理により下側の金属表面にむけて露光された絶縁材料が下向きに除 去され、電気メッキまたは化学メッキ用に開口が形成される0次いで、絶縁材料 のすべての開口は金属メッキにより塞がれ、外側フォイル層と同じ高さにされる 。この外側フォイル層は再びレジストパターン処理され、フォイル層に導体が形 成される。新たなフォイルクラッド絶縁層がPWB構遺体の片側または両側に付 着され、それぞれに複雑な回路を持つPWB多重層を介してブラインドを形成す ることができる。 区1匹鼠皇l韮朋 第1図は、本発明の方法を用いて製作される積層回路基板の製作過程を示す断面 図である。 第2図は、第1図のステップ7に示した積層回路基板の製作に用いる、フォイル クラッドのパターン処理の前後におけるコンポジットを示す断面図である。 第3図から第6図は、第1図のステップ6と8の間の異なった地点における積層 構造の断面図である。 第7図は、第1図のステップ8に示す積層回路基板の構造に用いる、フォイルク ラッドのパターン処理の前後における別のコンポジットな示す断面図である。 第8図は、フォイルクラッドコンポジットを用いた積層PWBの他の方法による 製作過程を示す断面図である。 1旦l説朋 以下の説明は、高密度の複雑な層を化学メッキを利用して慣用されている基材上 に積層する、積層P11B法についてのものである。この方法では、一度に多数 の回路基板を収容できる従来のメッキ槽にこれら回路基板を連続的に通すことが 行なわれる。この方法は、コンポジット製作過程を個別に行なうようにして、必 要とあらば高度に自動化することができる。この方法によれば、従来技術に比べ て応用範囲が広くしかも大きな経済効果が得られる。 第1図は、積層PWBの一例を9段階の作業ステップに分けて断面図で示してい る。平面で見た導体パターンは非常に複雑であるため、作図の便宜のため、各層 を平面で見た際の導体経路を示すことはしない、第1図に断面で表わされている 各層の金属部分は、2つの層の間の縦の相互連結箇所に相当している、または導 体経路を通って1例えば層の平面に対し直角または斜めに切断した切断面を表わ している。ステップ1から5は、残存ドライフィルムを化学メッキして単一の共 面導電層を形成する過程を示している。2種類のコンポジットが、それぞれステ ップ7および8で加えられる。第1図のステップ8までの各ステップの詳細図が 第3図から第6図に具体的に示されている。 ステップ1では、基材10に導電性金属フォイル12が被覆される。基材には、 合成樹脂、ガラス、セラミツ。 り、セラミック被覆金属、ラミネート紙、ボール紙または繊維等の任意の絶縁材 料から作られたシートを使用することができる0合成樹脂として、例えば、フェ ノール・フォルムアルデヒド、メラミンあるいはエポキシ等がある。好ましい基 材には、エポキシ・ガラス繊維複合材料がある。 導電性金属フォイル12は、所望の電気的特性と機械的特性を備え、また耐薬品 性と耐熱性を備えた一連の金属から選択することができる。好ましいフォイル1 2用の金属は、例えば約1/2ミルから3ミルの厚みを備えた銅がある。 ステップ2では、金属フォイル12はパターン処理され導体トレースが形成され る。フォトレジスト層(図示せず)がフォイル12に被覆され、マスクを通じて 露光される6次いで、露光した箇所のフォトレジスト層を除去し、その下側にあ る金属をエツチングして必要とする金属の回路パターントレース14が残される 。フォトレジスト・コンポジションは2例えば、液体フォトレジスト材料を用い た従来のラミネート処理または回転拡散処理技術を用い、ドライフィルム層とし て被覆されている。フォトレジスト層は、パターンマスクを介して紫外(UV) 線に露光してパターンが描かれる。また、電子ビームやレーザー光線を用いて直 接パターンを描くこともできる。金属フォイルをパターン処理する別の方法が、 冒頭で指摘した同一出願人による同時継続中の米国特許出願に明らかにされてい る。トレース14自体は最終的な導体を構成するものではないことから、フォイ ル12を非常に薄くし高密度の細かい配線パターンを描くことができる。従って 、厚いフォイルを使用する従来技術のパターン化金属除去技術に見られるような アンダーカット現象の間悶点は生じない。 第1図のステップ3では、金属フォイル12に形成された導体パターン14にフ ォト処理可能な絶縁材料16、好ましくはフォト硬化誘電性フィルムが被覆され る。絶縁材料16として、ラミネート処理法を利用しドライフィルム層として未 硬化のままP叶を付着させることが好ましい。 好ましいPDF材料には、E、1. DuPont de Nemours & Co、から販売されている高い厚み精度番tiつ、PAR−001の呼称のU■ 硬化性ポリアクリロニトリルがある。この材料の持つ好ましくない特性として、 銅への付着力が弱いことがあげられる。従って、広(一般に利用されているタイ プのPDFは銅用の接着促進剤を含有し、例えばツルグーマスク(solder  mask)として使用したり、あるいはその他のパターン処理絶縁体の用途に 適した材料に調合されている。最も汎用されている周知のPDFは、メッキマス クfplating masklとして使用するのに不向きな欠点がある。実際 には、銅接看促進剤がメッキ槽内に浸出して、僅かな期間のうちに゛メッキ槽を 使用不能”にしてしまっている0本発明に使用するPAR−001PDFには釧 接着促進剤は含まれていない、従って、メッキ槽を汚してしまうことなくメッキ マスクとして使用することができる、しかしながら、このPDFは硬化後には銅 への付着力が低下する。未硬化のPDFには可撓性と僅かな粘着性があり、銅に 恒久的に付着することができる。銅量外の基材にラミネートされた未硬化のPD Fは、硬化&−伴って基材に(この例ではエポキシ樹脂)に恒久的に接着される ようになる。 ステップ4では、PDF層6は、必要な導体パターンのアウトラインを持つマス クを通じてUvに露光されパターンが描かれる。マスクのネガは、ステップ2の フォトレジストマスクと同じものである。露光された部分18は、ステップ4で 示すように、重合して硬化しそのまま残される。硬化したPDF層8の間の部分 は化学的に取り除かれて空所または開口が形成され、この空所または開口を通じ て下側の銅トレース14を露出させる。このようにして、化学メッキ用の銅表面 が露出するようになる。露出した銅トレースは、メッキ溶液の銅イオンにとって 親和性のある接触表面(catalytic 5ites )としての働きをす る。化学的な堆積作用により金属は厚みが増加していき、ステップ5に示すよう に上側表面と同じレベルまで開口全体を純銅20が埋め、すなわち「肉厚メッキ 」が施される。 第1図に示したステップ1か65によれば、PDFメッキマスクが銅に付着しな いことによる問題点の生じることがない、銅トレース14のすべてが層全体にわ たりメッキ用に露出されるためである0層同志の境界は、PDFとエポキシ樹脂 の基材との間にしかない、従って、PDFが硬化してしまえば基材10に恒久的 に接着され、埋められたメッキ導体は元の銅トレース14を基礎とし、銅トレー ス自体は基材10に接着されている。 第1図のステップ6に示すように、第2のPDF層が被覆され、これを処理して 恒久的な絶縁パターン22が形成されている。開口が既成の金属上に形成されて いる。 ただしこの例では、一部の金属導体部分は露出されておらず、PDF22により 覆われている。 ステップ6では銅/PDFの層が境界をなし、銅導体は既成層に載っており、接 着について充分に配慮する必要がある。 PDFはスズに非常によく付着するこ とが判明している。従って、 PDFの接着力を改善する一つの技術として、ス テップ5で金属導体20の露出表面をスズで被覆する方法がある。この方法は、 未硬化PDFをラミネートする以前に、ドブ漬けによりスズを被覆することで行 なわれる。ドブ漬はスズ被覆は、後続の過程でのろう付は処理を促進するフラッ シュ被覆(flash coat)として用いられる。できあがった被覆は数オ ングストローム程度の非常に薄いものであり、銅とPDFの間のライアソン(l iasonlに適している。ステップ5の既成パネルに電気スズメッキを施すそ の他の技術を利用することもできる。 PDF22をラミネートしパターン処理した後に、露出した金属生地20のメッ キが行なわれる。銅やその他の貴金属をスズ上に化学メッキすることは困難であ り、先ずスズ除去槽に通して、露出している非常に薄いスズの被覆をメッキ処理 前に取り除いておくことが好ましい。 次いで、ステップ4と5に示すように、PDFに形成した開口を介し露出してい る銅に化学メッキが施される。 下側金属層の設けられていない回路導体パターンを新たに付は加えるには、第2 図に示した”コンポジット24が“製作中の基板とは別に一用意される。非常に 薄い銅フオイルのクラッド層26(約1/2ミル厚の1/2オンス銅フオイル) が、熱間圧延により未硬化のPDFシート28の一方の側にラミネートされる1 次いでフォイル面にフォトパターン処理を加え、薄い導体バクーントレース30 が形成される。フォイルが薄いため、非常に微細な配線をエツチングすることが できる。 金属フォイル26は、従来の技術、例えばUvフォトレジスト材料を被覆し、L IV化学光線で露光し、露光した部分を除去して下側のフォイルのエツチングを 行ない、そして露光されなかったフォトレジスト材料を取り除くフォトエツチン グ加工が施される。金属フォイル26は感光性PDF28のシールドとして機能 し、PDFは導体パターンに沿って保護される。(すなわち、未重合のまま残さ れる。) 次いで、PDFが未硬化の状態にあるコンポジット24は、第3図に示すように 、フォイルパターンの側を下にして積層基材の上側表面32に接着される。この 接着を行なうには、先ず、両面接着フィルムが既成の基材表面32に張り付けら れる。アクリルフィルム接着材として、剥ぎ取り可能なキャリアに挾まれた1ミ ル、2ミルもしくは3ミル厚のものが使用される。コンポジットを基材に接着し た後に、PDF層8にはフォト処理が加えられ、第4図と第5図が示すように、 硬化した絶縁体パターン34が残される。第5図は、第1図に概略的に示しであ る製造過程のステップ7に相当している。コンポジットの下側に銅フオイルトレ ースが設けられている箇所には、上側を覆っていたPDFは取り除かれ、バイア スおよび導体を引き続き形成する穴と溝が残される。フォイルトレースは接触表 面またはシード°(seed)として働(、従って、フォイル/ PDFの接着 は単に一時的なものであり、PDFが未硬化の状態にあっても問題とはならない 、さらに、基材表面32上の金属部分をメッキ処理して新たな層を形成するため 、これら金属部分はPDFの開口を通じて露出される。同じ溶剤(例えば、1− 1−1トリクロロエタン)を用いて未重合のPDFとアクリルフィルムが取り除 かれる0次いで、底に銅の露出した空所開口には、第6図に示すように化学メッ キが施される。 第5図と第6図に示したPDFのパターン処理と化学メッキ処理の仕方は、第1 図のステップ4と5に類似している。しかしながら、メッキ処理の開始時の状況 、すなわち第5図に示すような銅表面30の設けられている点が、例^ば第1図 のステップ4と6に使われている既成の銅表面とは異なっている。第5図の銅表 面30は、下側のフォイルクラッド層26(第2図)に形成された導体トレース パターンである。コンポジット上に設けられている非常に薄いこうしたフォイル 導体30は、下層に金属が設けられていない部分に化学メッキを施す新たな表面 を形成している。硬化したPDF絶縁層22とアクリル接着フィルムがフォイル 表面30の下側に位置している。コンポジットのPDFはクラッド導体パターン 以外の部分36についてはこれを取り除き、メッキを施して下側の層に連結でき ることに注目する必要がある。こうしたコンポジットな使用すれば、既存の金属 または新たに設けた金属の何れの場合にも選択的にメッキ処理を施すことができ る。既成の基材の表面32に露出した導体の一部はそのままにされ、すなわち新 たに設けられる層に電気的には接続されない6従って、コンポジットと基材との 間にアクリルフィルム接着層を設ければ、2種類の問題点を解決することができ る。すなわち、基材の表面32の硬化PDFを下にしてその上にコンポジットの 底にあるトレースを接着でき、またコンポジットの未硬化PDFにi+[体を露 出させた状態で接着してお(ことができる。 第1図のステップ1から5では、導体パターンをスズで被覆する代わりに、同じ アクリル接着フィルム技術を利用することもできる。接着フィルム層はPDFに 比べて温度安定性に乏しく、接着フィルム層はできるだけ少なくするのがよい、 従って、PDFを単独で用いる(すなわち、コンポジットを使用しない)場合、 下側の銅にはスズを被覆することが好ましい。 第6図は、新たな層を付は加える以前の、第1図のステップ8に相当している。 第6図に示すように、開口にメッキを施し肉盛りして積層構造の上部表面を同じ レベルにしてから、(第1図のステップ3か65と同じような) PDFを単独 でステップ6のようにして付着させたり、あるいは第7図に示すような新たに用 意されたコンポジットを第1図のステップ7のように付着させることができる。 第7図は第2のコンポジット40を示している。この第2のコンポジット40上 には、第2図の方法と同じようにして別の導体パターン30゛が形成される。コ ンポジット40はフォイル側を下に向けて接着され、PDFに所望のフォト処理 を加えて、第1図のステップ8に示すような構造が形成される。この構造は、先 の第3図、第4図および第5図に示す方法と同じ仕方で形成されている。この方 法により硬化したPDF 42が残され、既成の金属と新たに接着された金属の 上部に開口が設けられる。新たな金属はクラッドバクーン30°により形成され ている。開口内では銅表面からメッキ層が肉盛りされ、第1図のステップ9に示 すように上側表面と同じレベルとなり1図示のような積層構造ができあがる。こ の基板の表面に取り付けられる電気要素は、上側導体表面に直接取り付けること ができる。ツルグーマスク(図示せず)を導体の表面に張り付けて保護し、電気 要素を取り付ける必要のある箇所だけを露出させることもできる。 第1図のステップ3から5と7から9は、必要に応じこれら手順を入れ換λたり 繰り返すことで、特殊な積層PWBを製作することもできる。 コンポジットは既成の積層基材に付着させるものとして説明してきたが、エポキ シ・ガラス繊維ボード等の絶縁基材上に第1の回路層として接着することもでき る。 必要に応じて、コンポジット層並びに絶縁層を積層することができる。 この方法の重要な特徴は、簡単な作業によって、積層構造の上部に直接に導体金 属バクーン30と30°を自由に設置できることにある0例えば、既成の積層基 材の製作過程に現像法を取り入れることもできる。また、多数の回路を同時にか または事前に用意しておき、実際に要する組立時間を短縮することもできる。 フォト処理絶縁材料とバクーンを描かれる導電性フォイルコンポジットを利用し たこの方法は、従来技術の方法に比べて次のような利点を備えている。(1)パ ターン処理された銅フオイルは導体回路を形成し、新たにメッキまたはエツチン グを施さな(でも直接に積層基板に接着することができる。(2)導電線を埋め 込む必要がない、(3)コンポジットは縦方向の連結部分とブラインド・バイア ス(blind vias)を形成しており、多重絶縁層にドリルで穴を開けこ の穴をメッキで塞ぐようなことはしなくてもよい。(4)積層過程は随意に行な うことができ、導体の配線密度、配線形態および形状を改善することができる。 こうして形成された導体経路は、連続する純粋な金属からできている。処理ステ ップの回数を減らし、化学メッキタンク内に浸漬することで基材導体を簡単に金 属被覆することができ、従来の方法に比べて大量の回路基板を低コストで一括処 理することができる。さらに、こうした化学メッキによれば、生付加法すなわち 電気メツキ技術を利用した方法とは異なり、深扱を製作することができる。 第1図から第7図に示した前述の技術に伴う欠点として、未硬化PDFは軟らか く僅かに延びるため、既成の積層PWB表面に揃えて接合するのに伴い、パター ン処理したフォイルコンポジットの寸法安定性に配慮を払う必要がある。また、 銅に接着されるPDFはメッキ槽内に抽出することはないが、特殊な接着過程ま たはスズのメッキ過程を必要としている。しかしながら、前述した方法の長所は こうした欠点を補って余りあるものである。これらの欠点は、フォト処理PDF 絶縁体の代わりにエツチング可能なフォイルクラッド絶縁材料を使用する、第8 図に詳細に示した変更技術によれば避けることができる。 この変更例の方法は、絶縁材料50の両側に銅フ才イルクラッドを設けることか ら始められる(第8図のステップl)、外側フォイル層52と54はレジスト法 によりエツチングされ、フォイルに開口すなわち微細な穴56を形成し、選択的 に絶縁材料が露出される。穴56は導体パターンではなく、絶縁導体50を通り 抜ける小さな窓またはボートである(ステップ2)。 外側フォイル層52と54は、絶縁層50のエツチングを行なうレジストマスク としての役割を備えている。 絶縁体50は、適当な方法により開口56を介してエツチング液にさらされ、一 方のフォイル層の側から反対のフォイル層の側にかけてエツチング処理される。 ポリマー絶縁体をエツチングする適当な手段には、様々な湿式の化学処理法、プ ラズマすなわち“乾式−のエツチング法、または適当なレーザーエネルギーを利 用することができる。フォイル層52と54はエツチング作用がら下側の絶縁体 を保護し、フォイルの箇々の穴56からコンポジットの反対側の下側フォイル層 に向けて絶縁体に選択的に開口を設け、穴または空所58を形成することができ る。 次いで、絶縁体50の空所58をステップ4に示すように金属で塞ぎ、フォイル 層52と54の間に接続支柱すなわちバイアス60を形成することができる。バ イアス60は一方の層から反対の層にかけて延びているため、ステップ2と3に 示すように開口はどちら側に設けてもよく、あるいは両側に設けても差し支えな い、何れにせよ、空所58は金属メッキにより塞がれる。このように化学メッキ を利用した加工が施されるが、フォイル52と54は未だ加工されていない(す なわち、バクーン処理が施されていない)ことから、化学メッキにより空所58 の壁に薄い開始表面層を形成してしまえば、穴をメッキするのに標準的な電気メ ツキ技術を用いることができる。電気メ・ンキ加工の前に行なわれる増感化学メ ッキ(sensitized electroless)では、空所の内側に表 面増感滴液を塗布して銅の薄層を化学メッキするための接触表面を形成すること が行なわれる。メッキされた大向の銅の薄層は外側フォイル表面を連絡する電気 導体を形成し、メッキの残りは急速電気メツキ法を用いて肉盛りすることができ る。電気メツキ法は横縦比の大きい穴には不向きである。しかしながら、第1図 の非常に薄い絶縁体の空所は比較的横縦比が小さく、こうした場合には電気メッ キを利用することができる。何れにしても、穴のメッキ効果を高めるためにパル スメッキ、機械的な撹拌あるいは空気拡散等の一連の周知技術を利用することが 望ましい、標準的な穴または開口は4ミル程度の幅を備えている。理想的には、 外側絶縁層は1ミルから2ミル程度の厚みを備えている。従って、絶縁体空所の 横縦比が約2あるとメッキしやすい。 次いで、外側フォイル層52と54は、従来の技術によるかまたは冒頭で述べた 同時継続出願に記載のレジストパターン処理法により再びエツチングが施され、 導体パターン52°と54°が形成される。フォイルのパターンは導体の両側の パターン層を形成しており、このパターン層の片側または両側には、(一方の側 面にだけ)フォイルクラッドの設けられた絶縁材料がフォイルを外に向けて接着 され、新たな層を形成している。第8図のステップ6は、ステップ5の構造体の 両側にフォイルクラフト層68と70を外に向けて絶縁層64と66を接着した 状態を示している1次いでステップ7に示すように、フォイルクラッド層68と 70をエツチングして開ロア2が形成される。この間ロア2は、元の絶縁層50 の表面に形成されている2つの導体パターン層上の下側銅表面に整合している。 露出した絶縁材料は前述した技術により再びエツチングして取り除かれ、絶縁層 64と66の2つの層に開口が形成される。第8図のステップ8に示すように、 できあがった空所74は金属で塞がれ、ステップ9に示すように、例えば52゛ のような下側表面を外側フォイル層に連結することができる。 再び、化学メッキ単独によるかまたは増感化学メッキの後にこれに電気メッキを 施してメッキ処理することができる。 前述した第8図の作業過程は、多種多様な材料の取り合わせに利用することがで きる1例えば、第1図の方法で使われているような接着材を用いたり、それ自身 が接着特性を持つ熱硬化性または熱可塑性絶縁材料を用い。 プレス操作または圧延接着操作によりフォイルクラッド絶縁層の接着を行なうこ とができる。非常に薄い材料が本発明には特に適している0例えば、薄い(、Q Ol−,002インチ)熱可塑性シート(例えば、Du PantTefLon  FEP)を使用し、外側フォイル層と絶縁シートを”コア”構造に対し同時に 熱間圧延し接合を行なっている。前記コア構造は、従来の合成両面加工板(PT )lクイブのもの)か、ポリイミド等の前述した薄い可撓性コアを使用すること ができる。熱可塑性絶縁体を使用する場合には、コア構造の寸法安定性に配慮す る必要があり。 こうした状況から、テフロン製の熱可塑製コアは使われない。 第8図のステップlOに示すできあがった構造体の積層PWBは、4つの導体層 と3つの絶縁層を備えている。 中間の絶縁層50は、それぞれの用途に見合う寸法安定性を備えた材料から作る 必要がある。特に望ましい組み合わせでは、DuPontから販売されているコ ア50用のポリイミド・カプトン材料と絶縁体64.66用のテフロン層を使用 することができる。第8図のステップlOの後で層を新たに付加する必要があれ ば、表面上の露出したfr44体はソルダーマスクで被覆される。このソルダー マスクは、 SMD取り付けに必要な箇所に端子部分を露出させることができる 。これら端子部分は後にはんだ付けされる。 ドライグロー放電プラズマまたはウェット化学的腐食液を使用したカプトンまた はテフロン等のポリマー絶縁体のエツチングは、回路パターンが複雑な場合には レーザービームエツチングよりも好ましい、レーザーエツチングは“急速エツチ ング法−ではないため、それぞれの箇所を個別にエツチングしな(ではならず、 また一度に処理できるのは一層だけである。テフロンの場合には。 プラズマを用いれば速やかなエツチングを行なえる。接着材接合ポリイミドの場 合には、水酸化カリウムのアルコール溶液(KOH)を用いスプレー式かまたは 浸漬式のエツチング技術を利用するのが適している。 金属の介在表面は、様々な方法を用いてメッキすることができる0例えば、外側 フォイル層の全面を所定厚の介在表面により同時に被覆することもできる。別の 方法では、レジストマスクを外側フォイル層に付着させてからメッキが行なわれ 、必要とする導体パターンだけを被覆するか、またはバイアスだけをメッキする こともできる。外側フォイル層は連続しているため、電気メツキ金属をスズ・鉛 の合金等の外側層上のエツチングレジスト層として利用することもできる。この 合金は、銅フオイル導体パターン上にフォトレジストマスクを介して選択的にメ ッキされ、下側の銅を取り除く際にエツチングレジスト層として機能する。前述 した同一出願による同時継続出願にも、同じようなレジストパターン処理方法に 関する技術が記載されている。 第8図の方法は、複数の材料を簡単に整合させて使用でき、ブラインドバイアス を含む非常に複雑な導体パターンの得られる利点がある。バイアス自体はフォト 処理されず、フォイルマスクを介してのエツチングにより形成されるため、絶縁 材料の選択余地は感光性ポリマーに限定されるものではない、恒久的なドライフ ィルムは硬化すると脆いため、第1図の方法では可撓性のある熱可塑性プラスチ ックを絶縁層として使用することができる。ところで、テフロンから作られてい る絶縁層は寸法安定性が劣るが、こうしたテフロンも、例えば、安定したコア材 料と一緒に使用し基鈑上の処理過程で導体のすべてをパターン化すれば簡単に整 合させることができる。接着材料を用いて絶縁層を接合する場合、第8図の過程 では様々な材料を使用することができる0例えば、アクリル接着材を使用し、こ のアクリル接着材をプラズマエツチングに晒し、銅表面に向けて接着材を取り除 くこともできる。積層PCBの安定コア構造は、両面PTH基板等の従来のPW B技術を用いて形成することができる。 こうした両面PTH基板は、例えば付加処理、半付加処理またはパターンメッキ 処理を利用して作られている。外側層にソルダーマスクを被せる代わりに、コア の導体バクーン表面にフォイルクラッド絶縁シートを付着して積層処理操作が開 始され、内側コアバイアスがPTH方式であることを除いて、第8図のステップ 6に示したものに似た構造ができあがる。 榎準的な積層PvlBは2つの絶縁履かもなる内側コアを備えている。大きなキ ャパシタンスが得られるように、これら絶縁層の一方は電圧層であり、また他方 のものはアース層である。 PWBの外側層には信号層が形成される。電圧層と アース層を備えた内側コアを規格化し、様々な回路に利用できるようにすると非 常に都合がよい。 すなわち、電圧平面層とアース平面層は層を貫通する連結部を必要箇所に多数備 え、様々な回路に利用することができる。積層PCBフォーマットにプロトクイ ブの複雑な回路を用いて試験した結果、規格化した電圧・アース平面層構造体は 高速応答性が得られる。 第8図の方法に用いられる絶縁材料を選択するにあたって、例えばテフロンやそ の他の熱可塑性または熱硬化性樹脂をガラスのメツシュまたはスクリーンに含浸 させたものを使用することもできろ、メツシュまたはスクリーンを使用すればプ ラスチックの寸法安定性を高められるだけでなく、正確な厚みを得ることができ る。他に絶縁層としてエポキシガラス繊維基板を使用することもできる。プラズ マエツチングはガラスクロスからプラスチックを取り除くため、ガラスクロスを 通じたメッキの成長具合に注意を払う必要がある。 当業者であれば、前述した説明並びに添付図面を参考にして、発明の原理並びに 精神から逸脱することなく。 この積層回路基板を製作する方法を変更したり修正したりすることができる0例 えば、第1図には片側積層PWHの製作方法が示されていたが、第1図の方法を 両面ボードの製作にも利用することができ、またこの方法を多(の用途に適用す るのが好ましいことは疑いの余地がない、この方法は、第8図の変更例の方法と して、基材の両側に複数の層を図示の方法に類似した手順で形成することができ る。また第1図と第8図の製作方法は、一方の方法にはフォト処理可能な絶縁体 が使われており、また他方の方法にはフォト処理のできない絶縁体が使われてい る。第1図の方法では、フォト処理のできない絶縁層を用いて、第2図に示すよ うにのコンポジット24が製作されている。絶縁体には直接レーザービームな用 いて開口が切削されている。このレーザービームは、例えば、既成のPWB構造 上にある下側金属表面により反射され切削作用はこの表面の下側には及ばない、 この方法では“急速処理“は行なえず、直接エネルギーを必要としている。尚、 そうした修正例のすべては添付の請求の範囲に属するものである。 FIG、1 pDFKマλ21五し1露凌ごCる FIG、 8 国際調査報告 lMIF+jl16−Altkmll@fi t+v PC丁/υS 8610 27i0ANX三X To THE :二:TER,’;ATICNAL 5E ARCHREFORT ON

Claims (57)

    【特許請求の範囲】
  1. 1.電気回路基板を製作する方法にして、金属導体の支持基材に恒久的な絶縁フ ィルム層を付着させる段階と、 前記絶縁層に所定パターンの開口を形成し、下側に位置する金属表面を露出させ る段階と、 前記露出した金属表面から金属を肉盛りメッキして、前記絶縁層の開口を塞ぎ、 ソリッド導体および中間層バイアスを形成する段階とを有する電気回路基板を製 作する方法。
  2. 2.請求項1記載の方法にして、前記絶縁層はフォト処理可能な材料から作られ ていて、当該絶縁層に開口を形成する前記段階がこの絶縁層をフォト処理するこ とによって行われる電気回路基板を製作する方法。
  3. 3.請求項2記載の方法にして、前記絶縁材料が恒久的なドライフィルムである 電気回路基板を製作する方法。
  4. 4.請求項3記載の方法にして、前記恒久的なドライフィルムが、前記基材への 付着時には未反応状態のUV感光フィルムである電気回路基板を製作する方法。
  5. 5.請求項1記載の方法にして、前記絶縁層に開口を形成する以前に、当該絶縁 層に金属フォイルをクラッドし、またこの絶縁層に開口を形成する前記段階が、 先ず金属クラッドに開口を形成し、次いでこのクラッドの開口を通じて絶縁層を エッチングすることにより行なわれる電気回路基板を製作する方法。
  6. 6.請求項1記載の方法にして、前記基材に絶縁層を付着させる以前に、当該絶 縁層はフォイル層でクラッドされ、そしてこの絶縁層はフォイルを外に向けて前 記基材に付着されるもので、 前記絶縁層に開口を形成する段階が、先ず前記フォイルに開口を形成し、次いで この絶縁層の露出した部分を、下側に位置する前記基材上の金属フォイル表面に 向けて下向きにエッチングすることにより行なわれる電気回路基板を製作する方 法。
  7. 7.請求項1記載の方法にして、前記基材に絶縁層を付着させる以前に、当該絶 縁層の一方の側面には導体金属バクーンが形成され、またこの絶縁層は導体パタ ーン側を前記基材表面に向けて下向きに当該基材に付着される電気回路基板を製 作する方法。
  8. 8.請求項7記載の方法にして、前記絶縁層に開口を形成する段階が、当該絶縁 層に開口を設けこの絶縁層の形成した導体パターンに向けて、また前記基材上の 金属表面に向けて下向きに絶縁層に空所を形成することからなる電気回路基板を 製作する方法。
  9. 9.電気回路基板を製作する方法にして、一方の側面にパターン処理可能な化学 メッキのできる金属フォイルの設けられた、パターン処理可能な絶縁フィルムク ラッドのコンポジットを準備する段階と、前記フォイルの一部分を取り除いてコ ンポジット上に導体パターンを形成する段階と、 この導体パターン側を下にして、前記コンポジットを既成の基材に付着させる段 階と、 前記フィルムの特定の部分を取り除いて空所の設けられた開口を形成し、下側の 前記クラッド導体パターンの少なくとも一部を接触メッキ表面として露出させる 段階と、 空所の設けられた開口を化学メッキして金属で塞ぐ段階とを有する電気回路基板 を製作する方法。
  10. 10.請求項9記載の方法にして、さらに、前述の段階を繰り返してコンポジッ トをベースとした多重層を構成する段階を有している電気回路基板を製作する方 法。
  11. 11.請求項9記載の方法にして、前記絶縁フィルムはフォト処理可能であり、 また当該フィルムの一部を取り除く段階がこのフィルムをフォト処理することに より行なわれる電気回路基板を製作する方法。
  12. 12.請求項11記載の方法にして、前記絶縁フィルムが未硬化POFである電 気回路基板を製作する方法。
  13. 13.請求項12記載の方法にして、前記金属は銅であり、また前記PDFは銅 接着促進剤を事実上含んでおらず、前記化学メッキ処理の段階で使用されるメッ キ層を汚すことのない電気回路基板を製作する方法。
  14. 14.請求項13記載の方法にして、前記コンポジットの付着段階が、前記基材 と当該コンポジットの間に接着層を挟む段階を備えている電気回路基板を製作す る方法。
  15. 15.請求項17記載の方法にして、前記接着層が、前記フィルムの一部分に沿 って取り除いて空所の設けられた開口を形成することのできる材料から作られて いる電気回路基板を製作する方法。
  16. 16.請求項9記載の方法にして、前記フォイルの一部を取り除く段階が、フォ トレジストを明いて前記導体パターンを形成する段階を備えている電気回路基板 を製作する方法。
  17. 17.請求項9記載の方法にして、さらに、先ず、金属導体が表面に露出してい る基材を準備する段階を有し、 前記フィルムの特定の部分を取り除く段階が、下側に位置するすべてのクラッド フォイルバクーンと、基材表面の金属導体の少なくとも一部の表面とを露出させ る電気回路基板を製作する方法。
  18. 18.請求項17記載の方法にして、前記付着段階が、接着材の層により前記コ ンポジットを基材に接合する段階を備えている電気回路基板を製作する方法。
  19. 19.PWBコンポジットを製作する方法にして、未反応のフォト処理可能な絶 縁材料に導体金属フォイルを付着させる段階と、 未反応の絶縁材料を金属フォイルでシールドする方式により、金属フォイルをパ ターン処理する段階とを有しているPWBコンポジットを製作する方法。
  20. 20.請求項19記載の方法にして,金属フォイルは。 フォトレジストを導体金属フォイルに付着させ、金属フォイルが未重合絶縁材料 をシールドするようにして、フォトレジストを化学光線に露光し、フォトレジス トと露光した金属フォイルを取り除いて導体金属バクーンを形成し、導体金属パ ターンから残りのフォトレジストを取り除くことによりパターン処理される電気 回路基板を製作する方法。
  21. 21.請求項1記載の方法にして、さらに、絶縁材料とパターン処理した金属フ ォイルのコンポジットを,バクーン処理した金属フォイルを基材に向けてこの基 材に付着させる段階を有している電気回路基板を製作する方法。
  22. 22.回路基板を製作する方法にして、既にパターン処理された導体金属層を支 持している絶縁材料のシートからなるコンポジットを準備する段階と、 当該コンポジットを基材に付着させる段階と、コンポジットを基材に付着させた 後に、絶縁材料の前記シートをバクーン処理する段階とを有する回路基板を製作 する方法。
  23. 23.請求項22記載の方法にして、前記絶線材料は未反応のフォト処理可能な 材料であり、また前記絶縁材料のシートをパターン処理する段階が、フォト処理 によって行なわれる回路基板を製作する方法。
  24. 24.請求項22記載の方法にして、さらに、前記基材上の下側に位置する銅表 面からパターン処理した絶縁材料を介して化学メッキする段階を有する回路基板 を製作する方法。
  25. 25.積層回路基板を製作する方法にして、1)導体金属フォイルを絶縁基材に 付着させる段階と、 2)導体金属フォイルをバクーン処理する段階と、3)フォト処理可能な絶縁材 料をバクーン処理した金属フォイルに付着させる段階と、 4)絶縁材料をパターン処理して当該絶縁材料に空所を形成し、下側に位置する パターン処理した金属フォイルの部分を露出させる段階と、 5)前記空所を介して露出した導体金属に、前記緯線材料の表面まで化学メッキ を施す段階ヒ、6)フォト処理可能な絶縁材料の新たな層を付着してこれをパタ ーン処理し、絶縁材料をフォト処理して露出した導体金属に化学メッキを施し縦 向きの接続部を形成する段階と、 7)一方の側面に導体金属フォイルの設けられたフォト処理可能な絶縁材料のコ ンポジットを準備し、フォイルをバクーン処理して導体金属回路を形成し、また 絶縁材料をフォイルによってパターン処理からシールドする段階と、 8)コンポジットのパターン処理した金属回路側を基材上にある化学メッキしパ ターン処理した絶縁材料の上側層に接合する段階と、 9)コンポジットの絶縁材料をパターン処理し、露出した導体金属を化学メッキ してあるレベルの表面を形成する段階と、 10)前記段階6)と段階7)から9)を交互に繰り返して積層回路基板を構成 する段階とを有している積層回路基板を製作する方法。
  26. 26.請求項25記載の方法にして、さらに、接触表面を設けなくても導体金属 溶液を用いて化学メッキすることのできる材料のグループから特定の材料を選択 する段階を有している積層回路基板を製作する方法。
  27. 27.請求項25記載の方法にして、さらに、絶縁材料を処理して接触表面を形 成し、導体金属溶液を用い連続して化学メッキを施す段階を有している積層回路 基板を製作する方法。
  28. 28.請求項25記載の方法にして、さらに、フォトレジストを付着させ、マス クを介してこのフォトレジストを露光し、フォトレジストをエッチングして下側 の金属フォイルを露出させ回路パターンを形成する段階を有している積層回路基 板を製作する方法。
  29. 29.請求項25記載の方法にして、前記金属は鋼であり、さらに、段階3)の 前にパターン処理したフォイルにスズを被覆する段階を有している積層回路基板 を製作する方法。
  30. 30.請求項29記載の方法にして、接合段階8)が、基材とコンポジットの間 に接着フィルム層を介在させることによって行なわれる積層回路基板を製作する 方法。
  31. 31.請求項25記載の方法にして、さらに、レーザー光線を用いて絶縁材料を パターン処理する段階を有している積層回路基板を製作する方法。
  32. 32.積層PWBを製作する方法にして、導体パターンを支持している既成の基 板上にフォイルクラッド絶縁層を形成する段階と、 所定の中間層接続パターンに沿って、フォイルクラッドを通じ窓を形成する段階 と、 この窓の下側に露出した絶縁層の部分を取り除き、当該絶縁層を通り抜けて前記 基材上の下側導体パターンの特定の表面へと下向きに延ひる開口を形成する段階 と、この開口を通じて前記特定の表面から肉盛りメッキする段階と、 前記フォイルの特定の部分を取り除いて前記PWBの上側表面に新たな導体パタ ーンを残す段階とを有している積層PWBを製作する方法。
  33. 33.請求項32記載の方法にして、さらに、それぞれの絶縁層を介して下側層 に接続された複数の新たな導体層を繰り返して形成する段階を有している積層P WBを製作する方法。
  34. 34.請求項32記載の方法にして、前記基材は穴にメッキを施したPWBであ る積層PWBを製作する方法。
  35. 35.請求項32記載の方法にして、前記基材は穴にメッキを施した両面PWB であり、箇々の段階が前記基材の両側で同時に行なわれる積層PWBを製作する 方法。
  36. 36.請求項32記載の方法にして、前記窓を形成する段階が、前記フォイルを フオトエッチングすることにより行なわれる積層PWBを製作する方法。
  37. 37.請求項32記載の方法にして、前記絶縁層の部分を取り除く段階が、プラ ズマエッチングにより行なわれる積層PWBを製作する方法。
  38. 38.請求項32記載の方法にして、前記絶縁層は、熱可塑性樹脂並びに熱硬化 性樹脂のクループより選択した材料から作られている積層PWBを製作する方法 。
  39. 39.請求項32記載の方法にして、前記絶縁層を通り抜ける開口が、約2また はそれ以下の横縦比を備えている積層PWBを製作する方法。
  40. 40.積層PWBを製作する方法にして、両側にフォイルの設けられた絶縁コア 層クラッドを準備する段階と、 所定の中間層接続パターンに沿って少なくとも一方の側のフォイルに窓を形成す る段階と、 この窓の下側に露出して位置する前記コア層の一部を取り除き、反対側の下側フ ォイルに向けて下向きに延びる開口を形成する段階と、 この開口を通じて前記下側フォイルから肉盛りメッキする段階と、 前記コアの両側にあるフォイルの特定の部分を取り除いてそれぞれの導体パター ンを残す段階とを有する積層PWBを製作する方法。
  41. 41.請求項40記載の方法にして、さらに、前記コアの両側に形成された導体 パターンの上部にフォイルクラッド絶縁層を形成する段階と、所定の箇々の中間 接続パターンに沿ってフォイルクラッドに窓を形成する段階と、 この窓の下側に露出して位置する前記絶縁層の一部を取り除き、下側導体パター ン上の表面に向けて下向きに開口を形成する段階と、 この絶線層を通じて前記表面から肉盛りメッキする段階と、 PWBの両側にある前記フォイルクラッドの特定の部分を取り除いてそれぞれの 導体パターンを残す段階とを有する積層PWBを製作する方法。
  42. 42.請求項40記載の方法にして、前記窓を形成する段階が、フォトエッチン グにより行なわれる積層PWBを製作する方法。
  43. 43.請求項40記載の方法にして、前記絶縁層の部分を取り除く段階が、プラ ズマエッチングにより行なわれる積層PWBを製作する方法。
  44. 44.請求項41記載の方法にして、前記絶縁コア層が寸法安定性のある材料か ら作られていて、当該コア層の上部に設けられた前記絶縁層が、熱可塑性樹脂並 びに熱硬化性樹脂のグループから選択した材料より作られている積層PWBを製 作する方法。
  45. 45.請求項41記載の方法にして、前記絶縁コア層がカブトンから作られ、ま た前記付加絶縁層がテフロンから作られている積層PWBを製作する方法。
  46. 46.請求項1記載の方法を用いて製作したPWB。
  47. 47.請求項9記載の方法を用いて製作したPWB。
  48. 48.請求項19記載の方法を用いて製作したPWB。
  49. 49.請求項22記載の方法を用いて製作したPWB。
  50. 50.請求項25記載の方法を用いて製作したPWB。
  51. 51.請求項32記載の方法を用いて製作したPWB。
  52. 52.請求項40記載の方法を用いて製作したPWB。
  53. 53.請求項41記載の方法を用いて製作したPWB。
  54. 54.ブラインドバイアスの設けられているボード上に完全な付加法を明いて形 成した導体を備えている積層PWB。
  55. 55.すべての中間層接続部が、下側金属表面からメッキして構成されたソリッ ドバイアスより作られている積層PWB。
  56. 56.絶縁層を備えた積層PWBにして、当該絶縁層は、先に設けられた層上の 下側金属表面から内部に空所の形成されたPDFからなり、当該空所にはメッキ 金属が充填されソリッド導体と中間バイアスを形成している積層PWB。
  57. 57.積層PWBにして、両側に互いに連結された導体パターンを持つ寸法安定 性のある両側コアと、各々がプラスチック絶縁層の設けられたコンポジットから 構成されている少なくとも2つの外側層とを有し、前記プラスチック絶縁層は、 熱可塑性樹脂並びに熱硬化性樹脂のクループより選択した材料から作られ、しか も外側導体バクーンを支持しており、前記プラスチック絶縁層は、前記コア上の 下側導体パターンの特定の金属表面に沿って当該プラスチック絶縁層内に形成さ れた開口を備え、当該開口は、前記絶縁層の外側表面の導体層に向けてソリッド 金属で肉盛り充填されるような積層PWB。
JP62500383A 1986-12-17 1986-12-17 積層回路基板の製造方法 Expired - Lifetime JPH0710029B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1986/002710 WO1988004877A1 (en) 1986-12-17 1986-12-17 Multilayer circuit board fabrication process

Publications (2)

Publication Number Publication Date
JPH02501175A true JPH02501175A (ja) 1990-04-19
JPH0710029B2 JPH0710029B2 (ja) 1995-02-01

Family

ID=22195757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62500383A Expired - Lifetime JPH0710029B2 (ja) 1986-12-17 1986-12-17 積層回路基板の製造方法

Country Status (9)

Country Link
EP (1) EP0337986B1 (ja)
JP (1) JPH0710029B2 (ja)
KR (1) KR950003244B1 (ja)
AT (1) ATE88050T1 (ja)
AU (1) AU622100B2 (ja)
DE (1) DE3688255T2 (ja)
DK (1) DK457688A (ja)
NO (1) NO883642L (ja)
WO (1) WO1988004877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06223686A (ja) * 1992-12-15 1994-08-12 Asulab Sa リード接触器およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024347T2 (de) * 1989-10-30 1996-06-05 Foxboro Co Mehrschichtleiterplatte mit mikroporösen schichten und verfahren zur herstellung
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
FR2699323B1 (fr) * 1992-12-15 1995-01-13 Asulab Sa Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues.
JP2775585B2 (ja) * 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
KR100368868B1 (ko) * 1999-05-17 2003-01-24 주식회사 화승알앤에이 테프론 시트 부착형 전해조 개스킷과 그 제조 방법
CN100392809C (zh) * 2004-12-21 2008-06-04 联华电子股份有限公司 晶片绝缘层内连线的制造方法与结构
WO2018181742A1 (ja) * 2017-03-31 2018-10-04 三菱瓦斯化学株式会社 プリント配線板の製造方法
US10349532B2 (en) * 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) * 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
DE1937508C3 (de) * 1969-07-23 1974-01-10 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
DE2716545A1 (de) * 1977-04-14 1978-10-19 Siemens Ag Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
JPS58502079A (ja) * 1981-12-11 1983-12-01 ウエスタ−ン エレクトリツク カムパニ− インコ−ポレ−テツド 容量を増大する回路板の製造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06223686A (ja) * 1992-12-15 1994-08-12 Asulab Sa リード接触器およびその製造方法

Also Published As

Publication number Publication date
AU7486787A (en) 1988-07-15
NO883642L (no) 1988-10-14
EP0337986B1 (en) 1993-04-07
DK457688D0 (da) 1988-08-16
EP0337986A1 (en) 1989-10-25
ATE88050T1 (de) 1993-04-15
KR890701304A (ko) 1989-03-11
NO883642D0 (no) 1988-08-16
DE3688255T2 (de) 1993-07-22
JPH0710029B2 (ja) 1995-02-01
AU622100B2 (en) 1992-04-02
DK457688A (da) 1988-08-16
WO1988004877A1 (en) 1988-06-30
DE3688255D1 (de) 1993-05-13
KR950003244B1 (ko) 1995-04-06

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
US5258094A (en) Method for producing multilayer printed wiring boards
US5539181A (en) Circuit board
JPH02501175A (ja) 積層回路基板の製造方法
KR100642167B1 (ko) 다층 회로의 제조방법
JP2003124637A (ja) 多層配線板
JPH05259639A (ja) プリント配線板の製造方法
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
JP3575783B2 (ja) プリント配線板およびその製造方法
CN87100490A (zh) 多层印刷电路板制造方法
JP4199957B2 (ja) 多層配線基板の製造方法
WO1990003100A1 (en) Printed circuit boards and method for manufacturing printed circuit boards
CA1269759A (en) Multi-layer circuit board fabrication process
JPH0818228A (ja) 多層プリント配線板の製造方法
JPH05121860A (ja) 印刷配線板およびその製造方法
JPH06252529A (ja) プリント配線板の製造方法
JP3296273B2 (ja) 多層プリント配線板及びその製造方法
JPH10190183A (ja) メッキされた抵抗器を有するプリント回路板の製法
JPH02266586A (ja) フレキシブルプリント配線板及びその製造方法
JP3894640B2 (ja) 配線基板の製造方法
JPH0851282A (ja) 多層プリント配線板の製造方法
JP3817291B2 (ja) プリント配線板
JPH05259609A (ja) プリント配線板の製造方法
KR20000050723A (ko) 다층 피씨비의 제조방법
JPH03225894A (ja) プリント配線板の製造方法