KR890701304A - 다층 회로판 제조공정 - Google Patents

다층 회로판 제조공정

Info

Publication number
KR890701304A
KR890701304A KR1019880700981A KR880700981A KR890701304A KR 890701304 A KR890701304 A KR 890701304A KR 1019880700981 A KR1019880700981 A KR 1019880700981A KR 880700981 A KR880700981 A KR 880700981A KR 890701304 A KR890701304 A KR 890701304A
Authority
KR
South Korea
Prior art keywords
foil
layer
substrate
insulating layer
metal
Prior art date
Application number
KR1019880700981A
Other languages
English (en)
Other versions
KR950003244B1 (ko
Inventor
해롤드 레이크
포올 이. 그랜드몬트
Original Assignee
원본미기재
더 폭스보로 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 더 폭스보로 컴패니 filed Critical 원본미기재
Publication of KR890701304A publication Critical patent/KR890701304A/ko
Application granted granted Critical
Publication of KR950003244B1 publication Critical patent/KR950003244B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

내용 없음

Description

다층 회로판 제조공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법을 사용하여 제조된 다층 회로판의 연속 구성에 대한 개략 단면도이다.
제2도는 제1도의 단계7에서 도시된 다층 회로판의 구성에서 사용하기 위한 포일 피복을 패턴화 하기 전후의 복합체에 대한 개략 단면도이다.

Claims (57)

  1. 전기적 상호접속판을 제조하는 방법에 있어서, 영구 절연 필름층을 금속 도체지지 기판에 적용시키는 단계와, 아래에 놓인 금속위치를 노출시키게끔 소정의 패턴으로 상기 절연층을 개구화하는 단계와, 상기 절연층내의 개구를 채우게끔 상기 노출된 금속 위치로 부터의 금속으로 환전 도금하여 고체 도체 및 상호층 바이어를 형성하는 단계를 구비하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 절연층이 광처리가능 물질로 이루어지고, 상기 절연층을 개구화하는 상기 단계가 상기 절연층을 광처리함으로써 수행되는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 절연물질이 영구 건식 필름인 것을 특징으로하는 방법.
  4. 제3항에 있어서, 상기 영구 건식 필름이 상기 기판에 적용될때 반응하지 않은 UV 감응 필름인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 절연층을 개구화하기 전에 상기 절연층이 금속포일로 피복되고, 상기 절연층을 개구화하는 상기 단계가 먼저 포일 피복을 개구화한 후 상기 포일 피복내에 개구를 통하여 상기 절연층을 에칭함으로써 수행되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 절연층을 상기 기판에 적용시키기 전에 상기 절연층이 포일층으로 피복되고, 상기 절연층이 포일측 바깥으로 상기 기판에 적용되며, 상기 절연층을 개구화하는 상기 단계가 먼저 상기 포일을 개구화한 후 상기 기판상의 아래에 놓인 금속 포일 위치 아래로 상기 절연층의 노출된 부분을 에칭함으로써 수행되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 절연층을 상기 기판에 적용하기 전에 도전금속 패턴이 상기 절연층의 한 측상에 형성되고, 상기 절연층이 상기 기판 표면에 인접하여 도전 패턴측 아래로 상기 기판에 적용되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 절연층을 개구화하는 단계가 상기 절연층에 의해 지지되는 도전패턴 뿐만 아니라 상기 기판상의 금속 위치 아래로 개구를 형성하게끔 상기 절연층을 개구화하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 전기적 상호접속판을 제조하는 방법에 있어서, 패턴화 가능한 무전해도금가능 금속 포일을 갖는 한측상에서 패턴화가능 절연 필름 피복으로 이루어진 복합체를 마련하는 단계와, 상기 포일 부분을 제거하여 상기 복합체상에 도체 패턴을 형성하는 단계와, 선재하는 기판도체 패턴측 아래로 상기 복합체를 적용시키는 단계와, 촉매도금 위치로서 상기 피복 도체 패턴의 최소 일부분의 하부를 드러내는 개구를 형성하게끔 상기 필름의 선택된 부분을 제거하는 단계와, 금속으로 채워진 개구를 완전 무전해 도금하는 단계를 구비하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 복합체를 기초로한 다층을 구성하게끔 상기 단계들을 반복하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 절연 필름이 광처리가능하고, 상기 필름에 대한 상기 제거 단계가 상기 필름을 광처리함으로써 수행되는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 절연 필름이 비경화 PDF인 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 금속이 구리이고, 상기 PDF가 실질상 구리 고착력 촉진제가 필요없어서 상기 무전해 도금 단계에서 사용된 도금조를 망가뜨리는 것을 피하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 복합체 적용단계가 상기 기판과 복합체 사이에 고착제층을 적용시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 고착제층이 상기 개구를 형성하게끔 상기 필름 부분과 함께 제거 가능한 물질로 형성되는 것을 특징으로 하는 방법.
  16. 제9항에 있어서, 상기 포일 제거 단계가 상기 도체 패턴을 형성하게끔 포토레지스트를 상용하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제9항에 있어서, 그 표면상에 금속도체가 노출된 기판을 먼저 마련하는 단계를 아울러 구비하고, 상기 필름의 선택된 부분을 제거하는 단계가 기판 표면상의 금속 도체상의 최소한의 위치와 상기 피복 패턴 모두의 하부를 드러내는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 적용 단계가 고착제 물질층으로 상기 복합체를 기판에 접착시키는 단계를 포함하는 것을 특징으로 하는 방법.
  19. PWB 복합테 제조방법에 있어서, 도전성 금속 포일을 무반응 광처리 가능 절연 물질에 적용시키는 단계와, 무반응 절연 물질이 금속 포일에 의해 시일딩되는 방법으로 금속 포일을 패턴화하는 단계를 구비하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 금속 포일이 그것에 포토레지스트를 적용시키고, 포토레지스트를 화학적 방사선에 노출시키며 여기서 금속 포일이 방사선으로부터 중합되지 않는 절연 물질을 시일딩하고, 레지스트 및 노출된 금속 포일을 제거하여 도전성 금속 패턴을 형성하며, 도전성 금속 패턴으로부터 남아 있는 레지스트를 제거함으로써, 패턴화된는 것을 특징으로 하는 방법.
  21. 제1항에 있어서, 기판에 인접한 패턴화된 금속 포일로 절연물질=-패턴화된 금속포일 복합체를 기판에 적용시키는 단계를 아울러 구비하는 것을 특징으로 한는 방법.
  22. 회로판을 제조하는 방법에 있어서, 이미 패턴화된 도전성 금속층을 지지하는 절연 물질 시이트로 이루어진 복합체를 마련하는 단계와, 상기 복합체를 기판에 적용시키는 단계와, 복합체를 기판에 적용시킨 후에 상기 절연 물질 시이트로 패턴화하는 단계를 구비하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 절연 물질이 무반응 광처리가능 물질이고, 상기 절연물질 시이트로 패턴화하는 단계가 광처리에 의해 수행되는 것을 특징으로 하는 방법.
  24. 제22항에 있어서, 상기 기판상의 아래에 놓인 구리 위치로부터 패턴화된 절연물질을 통하여 무전해도금하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  25. 다층 회로판을 제조하는 방법에 있어서,
    1) 도전성 금속 포일을 절연 기판에 적용시키는 단계와,
    2) 도전성 금속 포일을 패턴화하는 단계와,
    3) 광처리가능 절연 물질을 패턴화된 금속 포일에 적용시키는 단계와,
    4) 절연 물질을 패턴화하여, 아래에 놓인 패턴화된 금속 포일의 영역을 노출시키는 개구를 형성하는 단계와,
    5) 상기 절연 물질의 표면까지 상기 개구를 통하여 노출된 도정성 물질을 무전해 도금하는 단계와,
    6) 광처리 가능 절연 물질의 부가층을 적용시켜 패턴화하고, 절연 물질의 광처리에 의해 노출된 도전성 금속을 무전해 도금하여 수직방향 접속부를 형성하는 단계와,
    7) 도전성 금속 포일을 갖는 한 측상에서 광처리가능 절연 물질 피복으로 이루어진 복합체를 마련하고, 포일에 도전성 금속회로를 형성하게끔 패턴화되며, 절연 물질이 포일에 의해 패턴화 처리로부터 시일딩되는 단계와,
    8) 복합체으 패턴화된 금속 회로측을 기판상의 무전해 도금 패턴화된 절연 물질의 상부층에 접착시키는 단계와,
    9) 복합체의 절연 물질을 패턴화하고 노출된 도전성 금속을 무전해 도금하여 레벨 표면을 형성하는 단계와,
    10) 단계6을 단계7-9로 교체하여 다층 회로판을 형성하는 단계를 구비하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 촉매 위치를 첨가하지 않고 도전성 금속 용액으로 무전해 도금될 수 있는 물질들로 이루어진 그룹으로부터 절연 물질을 선택하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 도전성 금속 용액으로 뒤이어서 무전해도금하기 위한 촉매 위치를 형성하게끔 절연 물질을 처리하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 포토레지스트를 적용시킴으로써 도전성 금속 포일을 패턴화하는 단계와, 포토레지스트를 마스크를 통하여 노출시키는 단계와, 포토레지스트 및 노출된 아래에 놓인 금속포일을 에칭하여 회로 패턴을 형성하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  29. 제25항에 있어서, 상기 금속이 구리이고, 단계(3)전에 패턴화된 포일을 주석 코팅 하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 접착 단계(8)가 기판과 복합체 사이에 고착제 필름층을 적용시킴으로써 수행되는 것을 특징으로 하는 방법.
  31. 제25항에 있어서, 절연 물질을 레이저 비임으로 패턴화하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  32. 다층PWB를 제조하는 방법에 있어서, 도체 패턴을 지지하는 선재하는 기판위에 포일 피복절연층을 형성하는 단계와, 소정의 상호층 접속패턴으로 포일피복을 통하여 윈도우를 형성하는 단계와, 상기 윈도우 아래로 노출된 절연층 부분을 제거하여, 상기 기판상의 상기 아래에 놓인 도체 패턴상의 선택된 우치 아래로 상기 절연층을 통하여 개구를 형성하는 단계와, 상기 개구를 통하여 상기 위치로부터 완전 도금하는 단계와, 상기 PWB의 상측 표면상에 새로운 도체 패턴을 남기는 상기 포일의 선택된 영역을 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  33. 제32항에 있어서, 각 절연층을 통하여 아래에 놓인층들에 접속된 새로운 도체 다층을 형성하게끔 상기 단계들을 반복하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  34. 제32항에 있어서, 상기 기판이 도금된 관통 호울 PWB인 것을 특징으로 하는 방법.
  35. 제32항에 있어서, 상기 기판이 양면 도금된 관통 호울 PWB이고, 단계들이 상기 기판의 양측상에 동시에 형성되는 것을 특지으로 하는 방법.
  36. 제32항에 있어서, 상기 윈도우 형성 단계가 상기 포일을 포토에칭함으로써 행해지는 것을 특징으로 하는 방법.
  37. 제32항에 있어서, 절연층 부분을 제거하는 상기 단게가 플라즈마 에칭 수단에 의해 수행되는 것을 특징으로 하는 방법.
  38. 제32항에 있어서, 상기 절연층이 열가소성 및 열경화성 수지들로 이루어진 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 방법.
  39. 제32항에 있어서, 상기 절연층을 통한 상기 개구가 약 2이하의 가로세로비를 갖는 것을 특징으로 하는 방법.
  40. 다층 PWB를 제조하는 방법에 있어서, 포일을 갖는 양측상에 절연 코오층 피복을 구성하는 단계와, 소정의 상호층을 접속 패턴으로 최소한 한 측상의 포일에 윈도우를 형성하는 단계와, 상기 윈도우 아래로노출된채 놓여진 상기 코어층 부분을 제거하여 다른측상의 아래에 놓인 포일 아래로 개구를 구성하는 단계와, 상기 개구를 통하여 상기 아래에 놓인 포일로부터 완전 도금하늦 단계와, 각 도체 패턴을 남기는 상기 코어의 양측상의 포일의 선택된 영역을 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  41. 제40항에 있어서, 상기 코어의 양측상에 형성된 도체 패턴의 상부 상에 포일 피복 절연층을 형성하는 단계와, 소정의 각 상호층 접속 패턴으로 포일 피복내에 윈도우를 형성하는 단계와, 상기 윈도우 아래에 노출된 채 놓여 있는 상기 절연층 부분을 제거하여 아래에 놓인 도체 패턴상의 위치아래로 개구를 형성하는 단계와, 상기 절연층을 통하여 상기 위치로부터 완전 도금하는 단계와, 각 도체 패턴을 남기는 PWB의 양측상에 상기 포일 피복의 선택된 영역을 제거하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  42. 제40항에 있어서, 상기 윈도우 형성 단계가 포토에칭에 의해 행해지는 것을 특징으로 하는 방법.
  43. 제40항에 있어서, 절연층 부분을 제거하는 단계가 플라즈마 에칭에 의해 수행되는 것을 특징으로 하는 방법.
  44. 제41항에 있어서, 상기 절연 코어층이 치수 안전성 물질로 이루어지고, 상기 코어층이 상부상에 부가된 상기 절연층이 열가소성 및 열경화성 수지들로 이루어진 그룹으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 방법.
  45. 제41항에 있어서, 상기 절연 코어층 Kapton으로 이루어지고, 상기 부가 절연층이 Teflon으로 이루어지는 것을 특징으로 하는 방법.
  46. 제1항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  47. 제9하의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  48. 제19항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  49. 제22항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  50. 제25항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  51. 제32항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  52. 제40항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  53. 제41항의 방법을 사용하여 제조되는 것을 특징으로 하는 PWB.
  54. 블라인드 바이어를 포함하는 완전 애디티브온 보드 처리에 의해 형성된 도체를 갖는 것을 특징으로 하는 E층 PWB.
  55. 모든 상호층 접속이 아래에 놓인 금속 위치로부터 도금된 고체 바이어에 의해 이루어지는 것을 특징으로 하는 다층 PWB.
  56. 선행층상의 아래에 놓인 금속 위치로부터 개구각 형성되는 PDF로 이루어진 절연층을 갖는데, 상기 개구가 도금된 금속으로 채워져서 고체 및 상호층 바이어를 형성하는 것을 특징으로 하는 다층 PWB.
  57. 양측상에 상호 접속된 도체 패턴을 갖는 치수 안정성 양면 코어와, 열가소성 및 열경화성 수지로 이루어지는 그룹으로부터 선택된 물질로 형성되고 외부도체 패턴을 지지하는 플라스틱 절연층을 갖는 복합에로 각각 형성된 최소 2개의 외부층을 구비하는데, 상기 플라스틱 절연층이 상기 코어상의 아래에 놓인 도체 패턴상의 선택된 금속 위치 위로 형성된 개구를 갖고, 상기 개구가 상기 절연층의 외측 표면상의 도체 층까지 고체 금속으로 채워지는 것을 특징으로 하는 다층 PWB.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880700981A 1986-12-17 1986-12-17 다층 회로판 제조공정 KR950003244B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPUS86/02710 1986-12-17
PCT/US1986/002710 WO1988004877A1 (en) 1986-12-17 1986-12-17 Multilayer circuit board fabrication process

Publications (2)

Publication Number Publication Date
KR890701304A true KR890701304A (ko) 1989-03-11
KR950003244B1 KR950003244B1 (ko) 1995-04-06

Family

ID=22195757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700981A KR950003244B1 (ko) 1986-12-17 1986-12-17 다층 회로판 제조공정

Country Status (9)

Country Link
EP (1) EP0337986B1 (ko)
JP (1) JPH0710029B2 (ko)
KR (1) KR950003244B1 (ko)
AT (1) ATE88050T1 (ko)
AU (1) AU622100B2 (ko)
DE (1) DE3688255T2 (ko)
DK (1) DK457688D0 (ko)
NO (1) NO883642L (ko)
WO (1) WO1988004877A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368868B1 (ko) * 1999-05-17 2003-01-24 주식회사 화승알앤에이 테프론 시트 부착형 전해조 개스킷과 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024347T2 (de) * 1989-10-30 1996-06-05 Foxboro Co Mehrschichtleiterplatte mit mikroporösen schichten und verfahren zur herstellung
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
FR2699323B1 (fr) * 1992-12-15 1995-01-13 Asulab Sa Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues.
EP0602538B1 (fr) * 1992-12-15 1997-06-04 Asulab S.A. Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues
JP2775585B2 (ja) * 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
CN100392809C (zh) * 2004-12-21 2008-06-04 联华电子股份有限公司 晶片绝缘层内连线的制造方法与结构
EP3606300A4 (en) * 2017-03-31 2020-04-29 Mitsubishi Gas Chemical Company, Inc. METHOD FOR PRODUCING A CIRCUIT BOARD
US10349532B2 (en) 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) * 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
DE1937508C3 (de) * 1969-07-23 1974-01-10 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
DE2716545A1 (de) * 1977-04-14 1978-10-19 Siemens Ag Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
EP0096701B1 (en) * 1981-12-11 1989-08-30 Western Electric Company, Incorporated Circuit board fabrication leading to increased capacity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368868B1 (ko) * 1999-05-17 2003-01-24 주식회사 화승알앤에이 테프론 시트 부착형 전해조 개스킷과 그 제조 방법

Also Published As

Publication number Publication date
JPH02501175A (ja) 1990-04-19
NO883642D0 (no) 1988-08-16
ATE88050T1 (de) 1993-04-15
DK457688A (da) 1988-08-16
DE3688255T2 (de) 1993-07-22
AU622100B2 (en) 1992-04-02
DK457688D0 (da) 1988-08-16
NO883642L (no) 1988-10-14
JPH0710029B2 (ja) 1995-02-01
DE3688255D1 (de) 1993-05-13
KR950003244B1 (ko) 1995-04-06
EP0337986A1 (en) 1989-10-25
AU7486787A (en) 1988-07-15
EP0337986B1 (en) 1993-04-07
WO1988004877A1 (en) 1988-06-30

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
US4566186A (en) Multilayer interconnect circuitry using photoimageable dielectric
KR890701304A (ko) 다층 회로판 제조공정
KR100642167B1 (ko) 다층 회로의 제조방법
US5139924A (en) Method for producing a circuit board and a circuit-board preform for use in carrying out the method
JPS63241995A (ja) 多層印刷回路板およびその製法
JPH09232760A (ja) 多層プリント配線板およびその製造方法
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
JP3549063B2 (ja) 印刷配線板の製造方法
JPS6233497A (ja) 多層回路板の製造方法
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
CA1269759A (en) Multi-layer circuit board fabrication process
JPH10270850A (ja) ビルドアッププリント配線板およびその製造方法
KR101051565B1 (ko) 인쇄회로기판 및 그 제조방법
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
JPH0222893A (ja) 多層印刷配線板の製造方法
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
JPH05206644A (ja) 印刷配線板の製造方法
JPH08111590A (ja) 回路配線基板の製造法
KR19980043009A (ko) 다층인쇄회로기판의 제조방법
JPH05259642A (ja) 多層印刷配線基板およびその製造方法
JPH10163637A (ja) 印刷配線板の製造方法
JPH0555754A (ja) 多層プリント板の製造方法
JP2003209360A (ja) 多層配線基板の製造方法及び多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980330

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee