KR20190132987A - 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20190132987A
KR20190132987A KR1020197020748A KR20197020748A KR20190132987A KR 20190132987 A KR20190132987 A KR 20190132987A KR 1020197020748 A KR1020197020748 A KR 1020197020748A KR 20197020748 A KR20197020748 A KR 20197020748A KR 20190132987 A KR20190132987 A KR 20190132987A
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
manufacturing
laser
via hole
Prior art date
Application number
KR1020197020748A
Other languages
English (en)
Inventor
가즈아키 가와시타
다카아키 오가시와
?스케 히라노
요시히로 가토
Original Assignee
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 미츠비시 가스 가가쿠 가부시키가이샤
Publication of KR20190132987A publication Critical patent/KR20190132987A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 절연성 수지 기재의 양면에 금속박이 적층된 금속 피복 적층판을 사용한, 프린트 배선판의 제조 방법은, 적어도 (1) 상기 금속 피복 적층판의 표면 (A) 의 소정 위치에 레이저를 조사하여, 상기 표면 (A) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정과, (2) 상기 표면 (A) 의 반대측의 표면 (B) 의 소정 위치에 레이저를 조사하여, 상기 표면 (B) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정을 포함한다.

Description

프린트 배선판의 제조 방법
본 발명은 프린트 배선판의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 고성능화가 진행되어, 실장되는 프린트 배선판에 있어서도 배선 밀도 (라인/스페이스) 를 작게 하거나, 땜납 패드를 작게 하거나 하는 등, 고밀도화가 요구되고 있다.
종래의 프린트 배선판은, 편면 혹은 양면에 도체 회로를 갖는 절연성 수지 기재에 스루홀이나 비아홀을 개구하고, 그 개구에 무전해 도금 혹은 전해 도금에 의해 도체층을 형성하여, 양면의 회로를, 도체층을 통하여 접속함으로써 형성된다 (예를 들어, 특허문헌 1 및 2). 통상적인 비아홀 가공에서는, 편면만을 천공한다.
특허문헌 3 에는, 절연 수지층의 표리에 동박을 구비한 다층 적층 배선판의 코어 기판의 제조 방법으로, 상기 코어 기판의 표리의 동박을 에칭하여 동박 패턴을 형성하는 공정과, 상기 동박 패턴을 형성하는 공정에 의해 노출된 상기 절연 수지층을 제거함으로써, 상기 코어 기판의 표리의 동박 패턴을 전기적으로 접속하기 위한 접속공을 형성하는 공정과, 상기 접속공을 형성하는 공정에 의해, 상기 접속공의 바닥부에 발생한 수지 잔류물과 구리 잔류물을 제거하는 공정을 구비하여 이루어지고, 상기 접속공을 형성하는 공정에서 절연 수지층을 제거하는 수단으로서 레이저를 사용하고, 상기 수지 잔류물을 제거하는 수단으로서 디스미어 처리를 사용하고, 상기 구리 잔류물을 제거하는 수단으로서 스프레이 세정을 사용하는 다층 적층 배선판의 코어 기판의 제조 방법에 대한 기재가 있다.
국제 공개 2006/46510A1 일본 공개특허공보 2007-227512호 일본 공개특허공보 2014-216406호
그러나, 실장 밀도를 높이기 위해서 스루홀 수를 많게 하면, 프린트 배선판의 강도가 약해져, 실장에 견딜 수 없다. 스루홀에서는, 구멍 직경 (톱 직경) 이 커지기 때문에, 고밀도화가 어렵다는 과제가 있다.
또, 통상적인 비아홀 가공에서는, 비아홀 수를 많게 하면, 프린트 배선판에 응력이 가해지고, 휨이 발생하여, 기판으로서 사용할 수 없다는 과제도 있다.
또한, 레이저로 천공 가공할 때에는, 비아홀 바닥에 있는 스미어 잔류물 (절연성 수지 기재의 잔류물과 구리의 잔류물) 의 제거가 문제가 된다. 통상적으로, 스미어 잔류물을 제거하는 수단으로서 스프레이 세정을 실시하지만, 스프레이 세정은 강력하기 때문에, 스미어 잔류물의 제거 중에 동박이 파괴된다는 문제나, 비아홀이 찢어진다는 문제를 갖는다. 그래서, 특허문헌 3 에 기재된 제조 방법에서는, 미리 동박 패턴을 형성함으로써 동박을 파괴하지 않고 스미어 잔류물의 제거를 실시하고 있지만, 스프레이 제거를 실시하기 때문에, 비아홀이 찢어진다는 문제에 대해서는 전혀 해결되어 있지 않다. 특히, 본 발명과 같이, 절연성 수지 기재와 금속박의 양방의 천공을 실시한 경우, 비아홀 바닥의 두께는, 특허문헌 3 에 기재된 코어 기재보다 얇아지기 때문에, 스프레이 세정으로 스미어를 제거하는 것은 어려워, 전자 기기의 소형화, 고성능화를 목적으로 한 프린트 배선판을 제조하는 것은 곤란하다.
본 발명은, 이와 같은 과제를 감안하여 이루어진 것으로, 기계적 강도가 우수하고, 고밀도화된 실장 기판을 얻는 것을 가능하게 하는, 프린트 배선판의 제조 방법의 제공을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 편면뿐만 아니라, 양면에 비아홀을 형성함으로써, 상기 과제를 해결할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
〔1〕절연성 수지 기재의 양면에 금속박이 적층된 금속 피복 적층판을 사용한, 프린트 배선판의 제조 방법으로,
그 제조 방법이, 적어도
(1) 상기 금속 피복 적층판의 표면 (A) 의 소정 위치에 레이저를 조사하여, 상기 표면 (A) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정과,
(2) 상기 표면 (A) 의 반대측의 표면 (B) 의 소정 위치에 레이저를 조사하여, 상기 표면 (B) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정을 포함하는, 제조 방법.
〔2〕상기 공정 (1) 및 (2) 가, 동시 또는 축차적으로 실시되는,〔1〕에 기재된 프린트 배선판의 제조 방법.
〔3〕상기 금속이 구리인,〔1〕또는〔2〕에 기재된 프린트 배선판의 제조 방법.
〔4〕상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀의 적어도 1 개의 톱 직경이 120 ㎛ 이하인,〔1〕 ∼ 〔3〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔5〕상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀 사이의 적어도 1 개의 피치가 60 ∼ 400 ㎛ 인,〔1〕 ∼ 〔4〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔6〕상기 레이저가 탄산 가스 레이저인,〔1〕 ∼ 〔5〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔7〕상기 레이저의 펄스 폭이 100 μ초 이하인,〔6〕에 기재된 프린트 배선판의 제조 방법.
〔8〕상기 비아홀 1 개당의 상기 레이저의 총 에너지량이 0.1 ∼ 20 mJ 인,〔6〕또는〔7〕에 기재된 프린트 배선판의 제조 방법.
〔9〕상기 비아홀 1 개당의 상기 레이저의 쇼트 수가 1 ∼ 5 회인,〔6〕 ∼ 〔8〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔10〕상기 절연성 수지 기재의 두께가 10 ∼ 100 ㎛ 인,〔1〕 ∼ 〔9〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔11〕상기 금속박의 두께가, 양면 모두 1 ∼ 18 ㎛ 인,〔1〕 ∼ 〔10〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
〔12〕상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀 수의 합계가, 5,000,000 구멍/㎡ 이상인,〔1〕 ∼ 〔11〕중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
본 발명에 의하면, 기계적 강도가 우수하고, 고밀도화된 실장 기판을 얻는 것을 가능하게 하는, 프린트 배선판의 제조 방법을 제공할 수 있다.
도 1 은 본 실시형태에 있어서의 절연성 수지 기재의 양면에 금속박이 적층된 금속 피복 적층판의 단면도이다.
도 2 는 본 실시형태에 있어서의 비아홀을 형성하는 공정 (1) 에 의해 얻어진 금속 피복 적층판의 단면도이다.
도 3 은 본 실시형태에 있어서의 비아홀을 형성하는 공정 (1) 및 (2) 에 의해 얻어진 금속 피복 적층판의 단면도이다.
도 4 는 실시예 1 의 제조 방법에 의해 얻어진 프린트 배선판의 모식 평면도 (a) 및 모식 단면도 (b) 이다.
도 5 는 실시예 1 의 제조 방법에 의해 얻어진 프린트 배선판의 사진이다.
도 6 은 비교예 1 의 제조 방법에 의해 얻어진 프린트 배선판의 모식 평면도 (a) 및 모식 단면도 (b) 이다.
도 7 은 비교예 1 의 제조 방법에 의해 얻어진 프린트 배선판의 사진이다.
도 8 은 단일한 펄스 레이저에 대해, 가로축을 시간, 세로축을 광의 출력으로 한 모식도이다.
[프린트 배선판]
본 실시형태에 있어서의 프린트 배선판은, 절연성 수지 기재의 양면에 금속박이 적층된 금속 피복 적층판을 사용하여 이루어진다. 프린트 배선판은, 금속 피복 적층판의 적층체여도 된다.
또, 프린트 배선판은, 편면 또는 양면에, 금속박 상에, 수지 시트를 포함하는 보호층이 형성되어도 된다.
〔금속 피복 적층판〕
본 실시형태에 관련된 금속 피복 적층판에 대해 설명한다. 금속 피복 적층판은, 절연성 수지 기재의 양면에 금속박이 적층되어 이루어진다.
절연성 수지 기재는 특별히 한정되지 않지만, 통상적으로, 열경화성 수지와, 무기 충전재와, 필요에 따라, 유리 클로스를 함유한다. 절연성 수지 기재의 두께는 특별히 한정되지 않지만, 통상적으로 10 ∼ 100 ㎛, 바람직하게는 기재의 취급 용이성의 점에서, 15 ∼ 100 ㎛ 이다. 본 실시형태에 의하면, 두께가 얇은 절연성 수지 기재를 사용해도 휨이 발생하지 않고, 비아홀 바닥에 있는 스미어 잔분 (殘分) 이 문제가 되지 않아, 원하는 위치에 양호한 정밀도로 다량의 비아홀 및 스루홀을 형성할 수 있다.
본 발명에서 사용되는 열경화성 수지는, 프린트 배선판 재료에 사용되는 열경화성 수지의 비할로겐 화합물이면 특별히 한정되지 않는다. 구체예로는, 시안산에스테르 화합물, 에폭시 수지, 말레이미드 화합물, 폴리이미드 수지, 이중 결합 부가 폴리페닐렌에테르 수지 등의 비할로겐 화합물을 들 수 있고, 1 종 혹은 2 종 이상을 조합하여 사용하는 것도 가능하다. 바람직한 열경화성 수지로는, 시안산에스테르 화합물 (a), 에폭시 수지 (b) 를 들 수 있다.
본 발명에서 바람직하게 사용되는 시안산에스테르 화합물 (a) 는, 1 분자 중에 2 개 이상의 시아네이트기를 갖는 비할로겐 화합물이면 특별히 한정되지 않는다. 구체예로는, 비스페놀 A 형 시안산에스테르 화합물, 페놀노볼락형 시안산에스테르 화합물, 비스페놀 E 형 시안산에스테르 화합물, 나프탈렌 골격 함유 시안산에스테르 화합물, 비페닐 골격 함유 시안산에스테르 화합물 등을 들 수 있고, 1 종 혹은 2 종 이상을 조합하여 사용하는 것도 가능하다. 보다 바람직한 것으로는, 2,2-비스(4-시아나토페닐)프로판, 비스(3,5-디메틸-4-시아나토페닐)메탄, 페놀노볼락형의 시안산에스테르 화합물, 나프톨아르알킬형의 시안산에스테르 화합물을 들 수 있다.
본 발명에 있어서 바람직하게 사용되는 에폭시 수지 (b) 는, 1 분자 중에 2 개 이상의 에폭시기를 갖는 비할로겐 화합물이면 특별히 한정되지 않는다. 구체예로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비페놀형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 다관능 페놀형 에폭시 수지, 나프탈렌 골격 함유 에폭시 수지, 비페닐 골격 함유 에폭시 수지, 인 함유 에폭시 수지 등을 들 수 있고, 1 종 혹은 2 종 이상을 조합하여 사용하는 것도 가능하다. 보다 바람직한 것으로는, 비스페놀 A 형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비페닐아르알킬형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프톨아르알킬형 에폭시 수지, 3 관능 페놀형 에폭시 수지를 들 수 있다.
무기 충전재로는, 실리카, 질화붕소, 월라스토나이트, 탤크, 카올린, 클레이, 마이카, 알루미나, 지르코니아, 티타니아, 산화마그네슘 등의 금속 산화물, 질화물, 규화물, 붕화물 등을 사용할 수 있다. 절연성 수지 기판에 무기 충전재를 첨가함으로써, 프린트 배선판용 적층판의 열팽창 계수의 저감이나 강성을 향상시킬 수 있다. 특히, 실리카나 질화붕소와 같은 저유전율의 무기 충전재를 첨가함으로써, 절연성 수지 기판을 저유전율화시킬 수 있다.
금속박으로는, 구리, 금, 알루미늄을 들 수 있다. 바람직하게는, 전기 전도도의 점에서 구리이다. 금속박의 두께는 특별히 한정되지 않지만, 통상적으로 1 ∼ 18 ㎛, 바람직하게는, 레이저 천공 가공성이 용이한 점에서, 1 ∼ 12 ㎛ 이다. 막 두께는, 양면에서 동일해도 되고 상이해도 되지만, 동일한 것이 바람직하다. 본 실시형태에 의하면, 두께가 얇은 금속박을 사용해도 휨이 발생하지 않고, 비아홀 바닥에 있는 스미어 잔분이 문제가 되지 않아, 원하는 위치에 양호한 정밀도로 다량의 비아홀 및 스루홀을 형성할 수 있다.
[프린트 배선판의 제조 방법]
다음으로, 본 실시형태에 있어서의 프린트 배선판의 제조 방법에 대해, 실시예를 참조하여 설명한다.
도 1 은 본 실시형태에 있어서의 프린트 배선판의 제조 방법에서 사용하는, 비아홀 가공 전의 구리 피복 적층판의 단면도이다.
본 실시형태의 제조 방법에서는, 비아홀 가공 전에, 양면 구리 피복 적층판 (10) 의 동박 (13, 15) 을 흑색 산화 처리로 조면화 (粗面化) 처리를 실시하는 것이 바람직하다. 조면화 처리 방법으로는, 예를 들어, 닛폰 맥더미드 주식회사 제조 BO-220 (상품명) 을 사용한 방법을 들 수 있다.
프린트 배선판을 제조할 때, 양 층에 형성하는 배선과의 전기적 접속을 실시하기 위해서, 절연성 수지 기재 (14) 및 동박 (13) 을 노출시키기 위한 비아홀 가공을 실시한다. 도 2 (공정 (1)) 에 나타내는 바와 같이, 양면 구리 피복 적층판 (10) 의 일방의 표면의 소정 위치에 대해, 일방의 동박 (13) 과 절연성 수지 기재 (14) 를 관통하여, 반대면의 동박 (15) 에 이르는 비아홀 (11) 을 형성한다. 즉, 공정 (1) 에서는, 동박 (13) 및 기재 (14) 를 제거하면서, 동박 (15) 은 관통시키지 않도록 구멍의 가공을 실시한다. 소정의 위치란, 회로 패턴을 따른 적당한 위치를 말한다.
공정 (1) 에서는, 본 실시형태의 효과를 저해하지 않는 한, 적절히 스루홀을 형성해도 된다. 또한, 스루홀이란, 동박 (13), 절연성 수지 기재 (14) 및 동박 (15) 을 관통한 구멍이다.
공정 (2) 에서는, 도 3 에 나타내는 바와 같이, 공정 (1) 에서 가공한 면과 반대의 표면 (동박 (15)) 의 소정 위치에 대해, 동박 (15) 과 절연성 수지 기재 (14) 를 관통하여 동박 (15) 과 반대면의 동박 (13) 에 이르는 비아홀 (12) 을 형성한다. 공정 (2) 에서 형성한 비아홀은, 본 실시형태의 효과를 저해하지 않는 한, 공정 (1) 에서 형성한 비아홀과 관통한 스루홀이 되어도 된다. 또, 공정 (2) 에 있어서도, 본 실시형태의 효과를 저해하지 않는 한, 공정 (1) 에서 형성한 비아홀과 관통하고 있지 않은 스루홀을 형성해도 된다.
본 실시형태에서는, 금속박 적층판의 표면 및 이면 모두, 비아홀은, 금속박과 절연성 수지 기재를 한번에 가공함으로써 얻어진다. 본 실시형태에 의하면, 큰 에너지로 레이저 가공을 하기 때문에, 미리 동박 패턴을 형성하는 공정을 갖지 않고도 비아홀을 형성할 수 있다. 또, 비아홀 바닥에 있는 스미어 잔분도 문제가 되지 않고, 프린트 배선판의 두께가 얇아도 휨이 발생하지 않아, 원하는 위치에 양호한 정밀도로 다량의 비아홀 및 스루홀을 형성할 수 있다.
이들 공정 (1) 및 (2) 는, 동시에 실시해도 되고 축차적으로 실시해도 된다. 동시에 실시하면, 기판의 휨이 더욱 저감되는 이점이 얻어진다. 축차적으로 실시하면, 기존의 레이저 가공기로 가공할 수 있어 안이하다. 공정 (1) 및 (2) 를 반복 실시하여 본 실시형태의 프린트 배선판을 제조해도 된다.
본 실시형태에서는, 피가공물 (금속박 적층판) 을 진공 흡착하면서, 공정 (1) 및 (2) 를 실시하는 것이, 프린트 배선판의 두께가 얇아도 휨이 발생하지 않고, 고밀도화된 실장 기판을 얻을 수 있기 때문에 바람직하다. 진공 흡착은, 예를 들어, 15 ㎜ 피치로 φ 2.5 ㎜ 의 구멍이 뚫려 있고, 감압함으로써 흡착하는 플레이트를 사용하여 실시한다. 진공도는 특별히 한정되지 않지만, 통상적으로 －100000 ∼ －100 ㎩ (부압도) 이다.
(톱 직경)
공정 (1) 및 (2) 에 의해 얻어진 비아홀의 톱 직경은, 상이해도 되고 동일해도 되며, 특별히 한정되지 않는다. 본 실시형태에 있어서는, 120 ㎛ 이하의 톱 직경을 적어도 1 개 이상 갖는 것이 바람직하고, 보다 바람직하게는 필드 도금의 보이드 저감의 점에서, 30 ∼ 100 ㎛ 이다. 비아홀의 톱 직경이, 모두 30 ∼ 100 ㎛ 인 것이 더욱 바람직하다. 톱 직경은, 기계적 강도가 우수하고, 고밀도화된 실장 기판을 바람직하게 얻을 수 있는 점에서, 균일한 것이 바람직하다. 톱 직경이란, 각 비아홀에 있어서 가장 레이저 조사측에 위치하는 외경이다.
또, 비아홀의 형상은, 동일해도 되고 상이해도 되는데, 기계적 강도가 우수하고, 고밀도화된 실장 기판을 바람직하게 얻을 수 있는 점에서, 동일하고 원상인 것이 바람직하다.
(피치)
공정 (1) 및 (2) 에 의해 얻어진 비아홀 사이의 피치는, 상이해도 되고 동일해도 되며, 특별히 한정되지 않는다. 본 실시형태에 있어서는, 60 ∼ 400 ㎛ 이하의 피치를 적어도 1 개 이상 갖는 것이 바람직하고, 보다 바람직하게는 신뢰성의 점에서, 100 ∼ 400 ㎛ 이다. 비아홀 사이의 피치가, 모두 100 ∼ 400 ㎛ 인 것이 더욱 바람직하다. 피치는, 각 비아홀 또는 스루홀의 표면의 무게 중심 위치로부터, 인접하는 비아홀 또는 스루홀의 표면의 무게 중심 위치까지의 최단 거리이다. 즉, 비아홀 사이의 피치는, 인접하는 비아홀 또는 스루홀 사이의 거리로서, 최단의 거리이다.
(비아홀 수)
공정 (1) 및 (2) 에 의해 얻어진 비아홀 수의 합계는 특별히 한정되지 않지만, 5,000,000 구멍/㎡ 이상인 것이 바람직하고, 보다 바람직하게는 휨의 저감이 현저한 점에서, 10,000,000 ∼ 40,000,000 구멍/㎡ 이다. 상한은 특별히 한정되지 않지만, 40,000,000 구멍/㎡ 를 초과하면, 설령, 진공 흡착을 실시해도 흡착 불량을 일으켜, 프린트 배선판의 휨이 발생하는 경향이 있기 때문에 바람직하지 않다. 본 발명의 제법에 의하면, 프린트 배선판의 휨을 발생시키지 않고, 기계적 강도가 우수하고, 다량의 비아홀을 가지며, 고밀도화된 실장 기판을 얻을 수 있다.
〔비아홀의 가공 방법〕
비아홀은, 메카니컬 드릴, 자외선 레이저 (UV 레이저) 및 탄산 가스 레이저 (CO2 레이저) 등의 레이저를 사용하여 가공할 수 있으며, 특별히 한정되지 않는다. 본 실시형태에서는, 양호한 정밀도로 소직경 구멍의 가공을 실시할 수 있고, 가공 속도 및 비용도 우수한 점에서, CO2 레이저를 사용하는 것이 바람직하다.
또한, 형성된 비아홀의 측면에 잔류하는 수지 잔류물을 제거하기 위해서, 디스미어 처리를 실시하는 것이 바람직하다. 이 디스미어 처리는, 산 혹은 산화제 (예를 들어, 크롬산, 과망간산) 에 의한 약액 처리 등의 습식 처리나, 산소 플라즈마 방전 처리, 코로나 방전 처리, 자외선 레이저 처리 또는 엑시머 레이저 처리 등의 건식 처리에 의해 실시한다.
이들 디스미어 처리 방법에서 어느 방법을 선택할지는, 절연성 수지 기재의 종류, 두께, 비아홀의 개구 직경, 레이저 조사 조건 등의 가공 조건에 따라, 잔류가 예상되는 디스미어량을 고려하여 선택된다.
(CO2 레이저)
본 실시형태에 있어서는, CO2 레이저의 파장, 펄스 폭, 총 에너지량 및 쇼트 수를 적절히 규정함으로써, 원하는 비아홀을 바람직하게 형성할 수 있기 때문에, CO2 레이저를 사용하는 것이 바람직하다. 특히, 절연성 수지 기재 (14) 의 두께가 100 ㎛ 이하인 경우에 적합하다.
(CO2 레이저의 파장)
CO2 레이저의 파장은 9 ∼ 11 ㎛ 이다.
(펄스 폭)
절연성 수지 기재의 두께가 100 ㎛ 이하인 비아홀의 가공 방법에 있어서는, CO2 레이저의 펄스 폭은 특별히 한정되지 않지만, 100 μ초 이하인 것이 바람직하고, 구멍 형상의 관점에서 1 ∼ 15 μ초인 것이 바람직하다. 본 실시형태에 있어서의 펄스 폭이란, 도 8 에 나타내는 바와 같이, 단일한 펄스 레이저에 대해, 당해 곡선의 반치폭 (半値幅) 이라고 정의한다. 펄스 폭은 시간의 차원을 갖고, 어느 정도의 시간만큼 광을 발하는지를 의미하는 시간적인 폭이다.
(총 에너지량)
절연성 수지 기재의 두께가 100 ㎛ 이하인 비아홀의 가공 방법에 있어서는, 비아홀 1 개당의 CO2 레이저의 총 에너지량은 특별히 한정되지 않지만, 0.1 ∼ 20 mJ 인 것이 바람직하고, 구멍 형상의 관점에서 0.5 ∼ 15 mJ 인 것이 바람직하다. CO2 레이저의 총 에너지량이 0.1 mJ 보다 작으면, 바람직한 비아홀을 가공할 수 없어, 스미어 잔류물을 바람직하게 제거할 수 없기 때문에 바람직하지 않다. CO2 레이저의 총 에너지량이 20 mJ 보다 크면, 프린트 배선판의 휨이 커지기 때문에 바람직하지 않다. 특히, CO2 레이저의 총 에너지량이 상기 범위에 있음으로써, 레이저 가공 후의 스미어 잔류물이 적어지는 점에서, 프린트 배선판의 휨이 발생하지 않아, 디스미어를 실시할 때에 스미어 잔류물을 용이하게 제거할 수 있다. 또한, 상세한 것은 후술하는 가공 방법에 기재하지만, 레이저의 총 에너지량이란, 1 회의 레이저 천공에 있어서, 프린트 배선 기판에 투입되는 총 에너지량에 상당한다.
(쇼트 수)
절연성 수지 기재의 두께가 100 ㎛ 이하인 비아홀의 가공 방법에 있어서는, 비아홀 1 개당의 CO2 레이저의 쇼트 수는 특별히 한정되지 않지만, 1 ∼ 5 회인 것이 바람직하고, 경제성 및 가공 시간의 관점에서, 1 ∼ 3 회인 것이 바람직하다. 쇼트 수에 대해서는, 후술하는 가공 방법에 기재한다.
(가공 방법)
비아홀의 가공 방법으로는, 트레파닝 또는 펀칭을 들 수 있다.
트레파닝이란, 어느 형상을 갖는 구멍의 윤곽을 따라 에너지를 투입함으로써 천공을 실시하는 가공 방법이다. 어느 형상을 갖는 구멍의 윤곽을 절단하여 가공한다. 트레파닝은, 빔 직경보다 큰 구멍을 가공할 때에 바람직하게 사용된다.
트레파닝에 있어서, 1 주 (周) 당의 쇼트 수란, 트레파닝에 의한 단일한 구멍의 가공에 있어서, 1 주의 스캔 동안에 프린트 배선판에 단일한 펄스 레이저가 조사되는 횟수이다.
트레파닝에 있어서, 주회 수란, 트레파닝에 의한 단일한 구멍의 가공에 있어서, 구멍의 윤곽을 따라 스캔하는 주회 수이다.
펀칭이란, 동일 지점에 펄스 레이저를 복수 회 거듭하여 조사하는 가공 방법이다. 특히, 깊은 구멍을 가공할 때에 바람직하게 사용된다.
펀칭에 있어서, 쇼트 수란, 펀칭에 의한 단일한 구멍의 가공에 있어서, 프린트 배선판에 조사되는 펄스 레이저의 횟수이다.
총 에너지량이란, 1 회의 레이저 천공에 있어서, 프린트 배선판에 투입된 총 에너지량에 상당한다.
트레파닝을 사용한 가공에 있어서의 총 에너지량은, 상기 조건으로부터, 이하의 식을 사용하여 산출할 수 있다.
총 에너지량 ＝ 펄스 에너지 × 주회 수 × 1 주당의 쇼트 수
펀칭을 사용한 가공에 있어서의 총 에너지량은, 상기 조건으로부터, 이하의 식을 사용하여 산출할 수 있다.
총 에너지량 ＝ 펄스 에너지 × 쇼트 수
펄스 에너지란, 단일한 펄스 레이저가 갖는 에너지이다. 펄스 에너지는, 단일한 펄스 레이저에 대해 광의 출력을 시간에 대해 적분한 값에 상당한다. 펄스 에너지가 동일하면, 펄스 폭이 짧을수록 광의 피크 출력이 높기 때문에, 깊은 구멍을 가공하기 쉬워진다.
본 실시형태에 있어서, 펄스 주파수란, 단일한 펄스 레이저가 단위 시간당 발해지는 횟수이다.
(도금 공정)
본 실시형태에 있어서, 비아홀에 도금 충전하여 양면을 전기적으로 접속하기 위해서는, 먼저, 비아홀 내벽에 통상적인 무전해 도금 처리에 의해 무전해 도금막을 형성한 후, 도금액을 분류 (噴流) 로 하여 기판에 부딪치는 스퍼저 도금 방법 등의 전해 도금 방법에 의해, 비아홀 내를 도금 충전하는 것이 바람직하다.
상기 무전해 도금 또는 전해 도금으로는, 예를 들어, 구리, 주석, 은, 각종 땜납, 구리/주석, 구리/은 등의 금속 도금이 바람직하고, 무전해 구리 도금 또는 전해 구리 도금이 보다 바람직하다.
본 실시형태에 있어서, 절연성 수지 기재의 양면에 형성되는 도체 회로는, 도금 충전 비아홀 또는 스루홀의 형성과 동시에 형성된 도체층 (금속박) 을 에칭 처리함으로써 형성되는 것이 바람직하다.
이 도체 회로 형성 공정은, 먼저, 상기 도체층의 표면에 감광성 드라이 필름 레지스트를 첩부 (貼付) 한 후, 소정의 회로 패턴을 따라 노광, 현상 처리하여 에칭 레지스트를 형성하고, 에칭 레지스트 비형성 부분의 도체층을 에칭하여, 전극 패드를 포함한 도체 회로 패턴으로 한다.
상기 처리 공정에 있어서, 에칭액으로는, 황산일과산화수소, 과황산염, 염화제2구리, 염화제2철의 수용액에서 선택되는 적어도 1 종의 수용액을 사용할 수 있다.
또 상기 도체층을 에칭하여 도체 회로를 형성하는 전처리로서, 파인 패턴을 형성하기 쉽게 하기 위해, 미리, 도체층의 표면 전체면을 에칭하여 두께를 1 ∼ 10 ㎛, 보다 바람직하게는 2 ∼ 8 ㎛ 정도까지 얇게 할 수 있다.
본 실시형태의 프린트 배선판은, 다층 프린트 배선판의 형성에 사용할 수도 있다. 다층 프린트 배선판은, 예를 들어, 본 실시형태의 프린트 배선판을 코어 기판으로 하고, 그 코어 기판 상에, 통상적인 방법에 따라 도체층 (금속박) 과 수지 절연층 (절연 수지 기재) 이 교대로 형성된 빌드업 배선층이 형성되어 있다.
이와 같은 다층 프린트 배선판에 있어서는, 그 가장 외측의 도체층의 일부를, 소정의 피치로 범프 접속용 패드에 형성하고, 코어 기판에 형성한 인접하는 도금 충전 비아홀 또는 스루홀 사이의 피치를, 상기 범프 접속용 패드의 피치와 동일하게 형성하는 것이 바람직하다.
실시예
이하, 본 실시형태에 있어서의 프린트 배선판의 제조 방법을 사용한 실시예 및 비교예에 대해, 도 1 ∼ 7 을 사용하여 설명한다. 단, 본 실시형태에 있어서의 프린트 배선판의 제조 방법은, 실시예의 기재 내용에 한정하여 해석되는 것은 아니다.
〔실시예〕
도 1 에 나타내는 바와 같이, 양면 구리 피복 적층판 (10) (미츠비시 가스 화학 제조 CCL (등록상표)-HL832NSF type LC-E 0.06 mmt D/D) 을 출발 재료로서 사용하였다. 상기 절연성 수지 기재 (14) 의 두께는 60 ㎛, 동박 (13, 15) 의 두께는 각각 5 ㎛ 였다.
다음으로 상기 양면 구리 피복 적층판 (10) 의 동박 (13, 15) 을 흑색 산화 처리로 조화 (粗化) 하였다.
15 ㎜ 피치로 φ 2.5 ㎜ 의 구멍이 뚫린 플레이트를 갖는 진공 흡착기 (진공하) 에 양면 구리 피복 적층판 (10) 을 세트하였다. 그 후, 양면 구리 피복 적층판 (10) 의 일방의 표면의 소정 위치에 대해 탄산 가스 레이저 조사를 실시하여, 동박 (13) 과 절연성 수지 기재 (14) 를 관통하여, 동박 (13) 과 반대면의 동박 (15) 에 이르는 비아홀 (11) 을 형성하였다 (도 2 참조).
다음으로, 동박 (13) 과 반대의 표면 (동박 (15)) 의 소정 위치에 대해 탄산 가스 레이저 (파장 : 9 ∼ 11 ㎛) 조사를 실시하여, 동박 (15) 과 절연성 수지 기재 (14) 를 관통하여 동박 (15) 과 반대면의 동박 (13) 에 이르는 비아홀 (12) 을 형성하였다 (도 3 및 4 참조).
또한, 비아홀의 형성에는, 미츠비시 전기 제조의 기판 천공용 레이저 가공기 (ML605GTW3(-H) 5200U (상품명)) 를 사용하였다. 레이저 가공은, 이하의 조건으로 실시하였다.
펄스 폭 : 6 μs, 비아홀 1 개당의 레이저의 총 에너지수 : 5.1 mJ, 비아홀 1 개당의 레이저의 쇼트 수 : 1 회로 실시하였다.
1 개당의 비아홀의 톱 직경은, 75 ㎛ 였다. 또, 비아홀 사이의 피치는, 모두 150 ∼ 200 ㎛ 였다. 514 ㎜ × 409 ㎜ 의 양면 구리 피복 적층판에 피치 150 ∼ 200 ㎛ 로, 비아홀 (11) 이 8,918,972 구멍/㎡, 비아홀 (12) 이 8,918,972 구멍/㎡, 합계 17,837,944 구멍/㎡ 의 비아홀을 형성하였다.
상기 레이저 가공 후의 양면 구리 피복 적층판을 평평한 면에 두고, 가장 평평한 면으로부터 떨어져 있는 지점을 직선자로 측정한 결과, 2 ㎜ 였다 (도 5 참조).
〔비교예〕
실시예의 레이저 가공시, 가공면을 나누지 않고, 편면만으로부터 3,750,000 구멍/㎡ 의 비아홀 (11) 을 형성하였다 (도 6 참조).
상기 레이저 가공 후의 양면 구리 피복 적층판을 평평한 면에 두고, 가장 평평한 면으로부터 떨어져 있는 지점을 직선자로 측정한 결과, 25 ㎜ 였다 (도 7 참조).
레이저 가공했을 때에, 레이저를 조사한 면의 단면 (端面) 이 부상하는 방향으로 휨이 발생한다. 그러나, 본 실시형태의 프린트 배선판의 제조 방법에 의해, 휨이 상쇄되어, 휨이 작아졌다고 추찰된다.
본 출원은, 2017년 3월 31일 출원의 일본 특허출원 (일본 특허출원 2017-070722) 에 기초하는 것으로, 그 내용은 여기에 참조로서 받아들여진다.
산업상 이용가능성
본 발명의 프린트 배선판의 제조 방법에 의하면, 기계적 강도가 우수하고, 고밀도화된 실장 기판을 얻을 수 있으므로, 공업적으로 매우 유용하다. 본 발명의 제조 방법에 의해 얻어진 프린트 배선판을 사용함으로써, 전자 기기의 소형화 및 고성능화의 요구를 만족시킬 수 있다.
10 : 양면 구리 피복 적층판
11 : 일방의 면으로부터 가공하는 비아홀
12 : 타방의 면 (동박 (11) 과 반대의 면) 으로부터 가공하는 비아홀
13 : 동박
14 : 절연성 수지 기재
15 : 동박

Claims (12)

  1. 절연성 수지 기재의 양면에 금속박이 적층된 금속 피복 적층판을 사용한, 프린트 배선판의 제조 방법으로서,
    상기 제조 방법이, 적어도
    (1) 상기 금속 피복 적층판의 표면 (A) 의 소정 위치에 레이저를 조사하여, 상기 표면 (A) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정과,
    (2) 상기 표면 (A) 의 반대측의 표면 (B) 의 소정 위치에 레이저를 조사하여, 상기 표면 (B) 의 반대면의 금속박까지 이르는 비아홀을 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 공정 (1) 및 (2) 가, 동시 또는 축차적으로 실시되는, 프린트 배선판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속이 구리인, 프린트 배선판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀의 적어도 1 개의 톱 직경이 120 ㎛ 이하인, 프린트 배선판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀 사이의 적어도 1 개의 피치가 60 ∼ 400 ㎛ 인, 프린트 배선판의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 레이저가 탄산 가스 레이저인, 프린트 배선판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 레이저의 펄스 폭이 100 μ초 이하인, 프린트 배선판의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 비아홀 1 개당의 상기 레이저의 총 에너지량이 0.1 ∼ 20 mJ 인, 프린트 배선판의 제조 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 비아홀 1 개당의 상기 레이저의 쇼트 수가 1 ∼ 5 회인, 프린트 배선판의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 절연성 수지 기재의 두께가 10 ∼ 100 ㎛ 인, 프린트 배선판의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속박의 두께가, 양면 모두 1 ∼ 18 ㎛ 인, 프린트 배선판의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 공정 (1) 및 (2) 에 의해 얻어진 상기 비아홀 수의 합계가 5,000,000 구멍/㎡ 이상인, 프린트 배선판의 제조 방법.
KR1020197020748A 2017-03-31 2018-03-29 프린트 배선판의 제조 방법 KR20190132987A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017070722 2017-03-31
JPJP-P-2017-070722 2017-03-31
PCT/JP2018/013312 WO2018181742A1 (ja) 2017-03-31 2018-03-29 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20190132987A true KR20190132987A (ko) 2019-11-29

Family

ID=63677790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020748A KR20190132987A (ko) 2017-03-31 2018-03-29 프린트 배선판의 제조 방법

Country Status (7)

Country Link
US (1) US11197379B2 (ko)
EP (1) EP3606300A4 (ko)
JP (1) JPWO2018181742A1 (ko)
KR (1) KR20190132987A (ko)
CN (1) CN110476488A (ko)
TW (1) TWI753148B (ko)
WO (1) WO2018181742A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113543477B (zh) * 2020-04-17 2022-11-01 珠海方正科技高密电子有限公司 电路板激光孔的加工方法和带有激光孔的电路板
CN114765923A (zh) * 2021-05-20 2022-07-19 上海贺鸿电子科技股份有限公司 一种5g基站隔离器三层线路板及其制备方法
US11784115B2 (en) * 2021-08-02 2023-10-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having dielectric layer with conductively filled through holes tapering in opposite directions
CN113873765A (zh) * 2021-09-29 2021-12-31 景旺电子科技(珠海)有限公司 电路板制作方法及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006046510A (ja) 2004-08-05 2006-02-16 Yamaha Motor Co Ltd コンロッドの製造方法およびコンロッド
JP2007227512A (ja) 2006-02-22 2007-09-06 Ibiden Co Ltd プリント配線板およびその製造方法
JP2014216406A (ja) 2013-04-24 2014-11-17 凸版印刷株式会社 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
KR950003244B1 (ko) * 1986-12-17 1995-04-06 더 폭스보로 컴패니 다층 회로판 제조공정
JPH09148698A (ja) 1995-11-28 1997-06-06 Sharp Corp 両面プリント配線板およびその製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
JP2004152935A (ja) 2002-10-30 2004-05-27 Nec Toppan Circuit Solutions Inc 印刷配線板
JP2004281437A (ja) * 2003-03-12 2004-10-07 Sumitomo Bakelite Co Ltd フィルドビア付き両面金属張積層板及び製造方法
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI302811B (en) * 2006-01-16 2008-11-01 Advanced Semiconductor Eng Method for fabricating conductive blind via of circuit substrate
JP5630965B2 (ja) 2009-04-22 2014-11-26 新日本無線株式会社 インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP6314085B2 (ja) * 2012-03-09 2018-04-18 三井金属鉱業株式会社 プリント配線板の製造方法及びレーザー加工用銅箔
JP6044139B2 (ja) * 2012-07-06 2016-12-14 味の素株式会社 絶縁樹脂シート
TW201517709A (zh) 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
WO2015186712A1 (ja) 2014-06-03 2015-12-10 三菱瓦斯化学株式会社 微細ビアホール形成のためのプリント配線板用樹脂積層体、並びに、樹脂絶縁層に微細ビアホールを有する多層プリント配線板及びその製造方法
JP2016035969A (ja) * 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法
JP2017070722A (ja) 2016-09-05 2017-04-13 京楽産業．株式会社 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006046510A (ja) 2004-08-05 2006-02-16 Yamaha Motor Co Ltd コンロッドの製造方法およびコンロッド
JP2007227512A (ja) 2006-02-22 2007-09-06 Ibiden Co Ltd プリント配線板およびその製造方法
JP2014216406A (ja) 2013-04-24 2014-11-17 凸版印刷株式会社 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板

Also Published As

Publication number Publication date
WO2018181742A1 (ja) 2018-10-04
CN110476488A (zh) 2019-11-19
EP3606300A1 (en) 2020-02-05
JPWO2018181742A1 (ja) 2020-02-13
US20200015363A1 (en) 2020-01-09
EP3606300A4 (en) 2020-04-29
TW201838491A (zh) 2018-10-16
US11197379B2 (en) 2021-12-07
TWI753148B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
KR20190132987A (ko) 프린트 배선판의 제조 방법
US9332657B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
TW201909265A (zh) 用於印刷電路板的半加成方法
WO2016136222A1 (ja) 印刷配線板及びその製造方法
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
JP6778667B2 (ja) 印刷配線板およびその製造方法
KR20100002664A (ko) 금속적층판 및 그 제조방법
KR101008929B1 (ko) 인쇄회로기판 제조방법
TWI388253B (zh) 印刷配線板之製造方法
JP2007059844A (ja) 凹凸多層回路板モジュール及びその製造方法
KR100754061B1 (ko) 인쇄회로기판의 제조방법
JP4791648B2 (ja) プリント配線板の非貫通孔加工方法
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP2008306227A (ja) 凹凸多層回路板モジュール及びその製造方法
JP5413632B2 (ja) 配線板
JP2000188483A (ja) 多層プリント配線板の製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP2000124615A (ja) 多層プリント配線板及びその製造方法
JP2023083009A (ja) 配線基板、及び配線基板の製造方法
TW202110295A (zh) 印刷配線板之製造方法、及印刷配線板
JPH10335828A (ja) 多層配線板およびその製造方法
JP2005294364A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
JP2005064259A (ja) プリント配線板の製造方法
JP2020072113A (ja) プリント配線板の製造方法
JP2006270119A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application