KR20000050723A - 다층 피씨비의 제조방법 - Google Patents

Abstract

본 발명은 다층 PCB를 제조하는 제조방법에 관한 것이다. 본 발명에 의한 제조방법은, 제거 가능한 기판상에, 도체패턴 및 비도전패턴으로 구성되는 다층의 패턴을 형성하는 과정과; 원하는 층의 다층 패턴이 형성된 다음, 상기 제거 가능한 기판을 제거하는 제거과정을 포함하여 구성된다. 그리고 제거 가능한 기판은, 특정 용제에 녹는 용해성기판을 사용할 수 있다.

Description

다층 피씨비의 제조방법{manufacturing method for multi-layer PCB}

본 발명은 다층 피씨비(PCB)의 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 도체패턴(conductive pattern) 및 비도전패턴(non-conductive pattern)을 을 구비하는 다층 PCB를 더욱 박형화 가능하게 제조할 수 있는 다층 PCB의 제조방법에 관한 것이다.

인쇄회로기판(PCB)는 현재 제조되고 있는 많은 분야의 전자제품에 널리 사용되고 있다. 그리고 최근에는 도체패턴이 다층으로 성형된 다층 PCB가, 노트북 또는 이동전화기 등에서 많이 사용되고 있다.

먼저 도 3을 참고하면서 종래의 다층 PCB를 제조하는 공정에 대하여 살펴보기로 한다.

다층 PCB를 제조하기 위해서는 상면 또는 하면에 다층 패턴을 형성하기 위한 기본 기판(substrate)가 필요하다. 도 3에 도시한 종래의 실시예에서는 양면 동입힘 적층판(Double sided copper clad laminate)(10)를 기본 기판으로 사용하고 있다. 상기 양면 동입힘 적층판(10)은, 에폭시 유리섬유기판(12)의 양표면에 동막(14)이 처리되어 있는 것을 말한다. 이러한 양면 동입힘 적층판(10)의 양면에 여러층의 도체패턴을 형성하는 것에 의하여, 다층 PCB를 제조하게 된다.

제2단계에서는, 상기 양면 동입힘 적층판(10)의 양면에 포토레지스트(16)를 도포한다. 이러한 포토레지스트의 도포는 소정의 액상 잉크를 사용하거나 드라이 필름 상태의 것을 사용한다.

그리고 제3단계에서는 소정의 마스크를 이용하여, 도포된 포토레지스트의 소정 부분을 노광(Exposure)시키고, 제4단계에서 노광된 부분을 현상한다. 그리고 제5단계에서 동막(14)의 에칭을 수행하는 것에 의하여, 상기 양면 동입힘 적층판(10)의 양면에 형성된 동막에는 소정의 도체패턴(17)이 형성된다. 이렇게 하여 양면 동입힘 적층판(10)의 양면에 한층의 도체패턴(17)의 형성이 완료되면, 제6단계에서는 상기 포토레지스트를 제거한다.

그리고 제7단계에서, 절연층(비도전패턴)을 형성하게 되는데 통상 상기 절연층은 수지를 사용하여 양면을 코팅하는 것으로 진행된다. 이렇게 하여 절연층(18)이 형성되면, 제8단계에서 상기 절연층(18)의 일정부분을 노광시키고, 제9단계에서 현상하는 것에 의하여, 후술하는 도금과정에 의하여 소정의 비아홀(18a)(via hole)가 형성된다. 상기 비아홀(18a)는 여러층의 도체패턴을 구비하는 다층 PCB에서, 층간접속(interlayer connection)을 위하여 형성되는 부분이다.

다음에는 제10단계에서, 상기 패턴부(18a)가 성형된 양면에 무전해도금 또는 전해도금 등의 방법으로 동도금을 시행하여 동도금층(20)을 형성한다. 그리고 성형된 동도금층(20)에 에칭을 수행하는 것에 의하여(제11단계) 소정의 제2도체패턴(22)을 형성하게 된다. 상기 제2도체패턴(22)은 베리드 비아홀(buried via hole)(21)를 통하여 도체패턴(17)과 전기적으로 연결되는 것임을 알 수 있다.

그리고 다시 제7단계 내지 제9단계를 반복 수행하는 것에 의하여 다층 패턴을 형성하게 된다(제12단계). 다음에는 제13단계에서 드릴을 이용하여 관통공(through hole)(H)을 형성한 후, 다시 상하면에 동도금층(24)을 형성한다. 그리고 상기 동도금층(24)을 에칭하는 것에 의하여 최상면 및 최하면에 원하는 도체패턴(26)을 형성하는 것이 가능하게 된다. 이와 같이 최종적인 도체패턴(26)이 성형되면 상면 및 하면에 솔더레지스트를 코팅하는 것에 의하여, 다층 PCB의 제조공정이 완료된다.

이상과 같이 구성되는 종래의 제조방법에 의하면, 복수층의 도체패턴은, 각각 전해도금 또는 무전해도금을 수행한 후, 에칭하는 것에 의하여 형성되는 것임을 알 수 있다. 그리고 복수층의 도체패턴의 상하부에 형성되는 절연층(비도전패턴)은 감광성수지를 이용하여 형성하고 있음을 알 수 있다. 더욱이 상기 절연층 및 도체패턴은, 기본적인 기판(10)의 상하면에 형성되는 것으로, 필수적으로 기판(10)을 필요로 하고 있음을 알 수 있다.

현재 전자제품의 추세를 감안하여 보면, 전체적으로 제품의 소형화 및 박형화를 추구하고 있음을 알 수 있다. 그러나 상술한 바와 같은 종래의 제조방법 및 이에 의하여 생산되는 제품에 의하면, 소형화 및 박형화에 일정한 한계가 지적된다.

먼저 제품의 박형화의 면에서 고찰하여 보면, 종래의 제조방법에 의하면 기본적으로 다층 회로패턴을 형성하기 위한 기본 기판(10)을 필수적으로 사용하고 있음을 알 수 있다. 즉, 기판(10)의 상하면에 도체패턴과 비도전패턴을 형성하는 것에 의하여 다층 PCB를 제조하고 있는 것이다. 따라서 본질적으로 기판을 사용하지 않으면 안되는 구조를 가지고 있기 때문에, 이러한 기판의 존재에 따라, 다층 PCB의 박형화에 한계가 노출되고 있다.

또한 제1도체패턴(17)과 제2도체패턴(22) 사이의 전기적 연결, 즉 층간 연결을 위한 베리드비어(buried via)의 존재에 의하여 전체적인 표면적이 넓어진다. 더욱이 도금에 의하여 복수층의 도체패턴을 형성하는 경우, 그 내부의 층간 연결을 위하여 성형되는 인터스티셜 비아홀(interstitial via hole)을 형성하지 않으면 안되나, 이렇한 인터스티셜 비아홀에 의하여 실질적으로 PCB 전체의 면적이 넓어져서 고밀도화에 일정한 한계가 지적된다. 따라서 종래의 제조방법에 의하면, 전체적으로 다층 PCB의 소형화 및 고밀도화에 일정한 한계가 지적되고 있는 것이다.

그리고 실제로 상기와 같은 다층 PCB의 제조공정에 있어서, 도금층을 형성하는 공정이 가장 긴시간을 필요로 하는 공정이다. 즉 감광성수지를 이용하여 절연층을 형성하는 과정에서의 노광 및 현상에 따르는 공정시간은 상대적으로 현저하게 짧은 시간임에 비하여, 필요로 하는 일정한 두께의 도금층을 형성하는 과정에서 필수적으로 긴 시간이 소요된다. 따라서 다층 PCB를 제조하는 경우 각각의 회로패턴층을 도금에 의하여 형성하는 것은 전체적으로 상당히 긴시간을 필요로 한다는 시간상의 단점이 생기게 되는 것은 당연하다. 이러한 관점에서 살펴보면, 일반적인 기본 기판을 사용하는 종래의 경우에는 각층의 도체패턴을 도금에 의하여 형성하고 있어서, 제조공정에서 많은 시간이 필수적으로 소요되는 제조 공정상의 단점이 지적된다.

더욱이 기판을 사용하는 경우, 기판의 상하면의 도체패턴의 전기적 연결을 위하여 관통공(through hole)을 형성하지 않으면 안되나, 이렇게 복수개의 관통공을 사용하는 경우에는 고밀도화에 많은 지장을 초래하는 단점이 있는 것이다.

이상에서 살펴본 바와 같이, 종래의 다층 PCB의 제조방법 및 구조에 의하면, 제조공정에서 걸리는 시간이 과다하게 소요되고, 더욱이 구조적으로 박형화 및 소형화에 한계가 있는 단점을 알 수 있을 것이다.

본 발명의 제1목적은 전체적으로 박형화 가능한 다층 PCB를 제공하는 것이다.

본 발명의 제2목적은 전체적으로 소형화시킬 수 있는 다층 PCB를 제공하는 것이다.

본 발명의 제3목적은, 상대적으로 빠른 시간내에 원하는 층수를 가지는 다층 PCB의 제조방법을 제공하는 것이다.

도 1은 본 발명에 의한 다층 PCB의 제조공정을 보인 설명도.

도 2은 본 발명에 의하여 완성된 다층 PCB의 단면도.

도 3는 종래의 다층 PCB의 공정순서를 보인 공정 설명도.

도 4는 본 발명의 제거 가능한 기판의 다른 실시예를 보인 단면도.

도 5는 본 발명의 비도전패턴의 형성과정의 일실시예를 보인 공정도.

상기 목적을 달성하기 위한 본 발명에 의한 다층 PCB의 제조방법은, 제거 가능한 기판상에, 도체패턴 및 비도전패턴으로 구성되는 다층의 패턴을 형성하는 과정과; 원하는 층의 다층 패턴이 형성된 다음, 상기 제거 가능한 기판을 제거하는 제거과정을 포함하여 구성된다.

이와 같은 본 과정에 의하면, 원래의 기판으로 사용된 기판을 제거하는 것에 의하여, 더욱 박형화 가능한 다층 PCB를 제공할 수 있게 된다.

제거 가능한 기판은, 용해성기판 또는 수용성기판을 사용할 수 있다. 또는 상기 제거 가능한 기판은, 일반 기판과, 상기 기판 상에 형성되는 제거 가능한 층을 사용할 수 있다.

상기 다층 패턴 형성과정에 대한 일실시예에 의하면, 제거 가능한 기판상에, 액상의 절연성 수지를 사용하여, 비아홀을 구비하는 비도전패턴을 형성하는 제1과정; 상기 비도전패턴의 상면 및 그 비아홀에 도전성물질로 도체패턴을 형성하는 제2과정; 상기 제1과정과 제2과정을 반복하여, 다층 패턴을 형성하는 제3과정으로 구성된다.

그리고 제거 가능한 기판을 제거한 다음, 다층 패턴의 상하면에 동박 도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하는 실시예를 보이고 있다.

이하에서는 도면에 도시한 실시예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. 본 발명의 일실시예를 도시한 도 1을 참조하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다.

본 발명에 의하면, 다층 PCB를 제조하기 위한 기판(Substrate)으로서, 제거 가능한 기판(Removable substrate)(10)을 사용한다. 이와 같이 제거 가능한 기판(10)을 사용하는 것에 의하면, 그 상부에 다층의 도체패턴 및 비도전패턴이 완성된 후, 상기 제거 가능한 기판(1) 층을 제거함으로써, 실질적으로 기판 (Substrate)이 없는 상태의 다층 PCB를 제공할 수 있게 된다. 따라서 종래의 것에 비하여 현저하게 박막으로 구현되는 다층 PCB를 제공할 수 있게 될 것이다.

제거 가능한 기판(10)의 일례로서 용해성 필름을 들 수 있다. 즉 일정한 용액에 의하여 용해되어 제거되는 기판(10)을 말한다. 구체적으로 예를 들면 물에 녹는 수용성 필름 또는 특정 성분의 용제에 의하여 녹는 용해성 필름이면 어떠한 것이라도 기판으로 사용하는 것도 가능하다. 단 이와 같은 용해성 필름을 사용할 때, 그 용해성 필름 상에 적층되는 다층 도체패턴 및 비도전패턴의 성형시 발생하는 주변환경에 의하여 용해되지 않아야 한다. 예를 들면 다층 회로패턴을 형성하는 과정에서 발생하는 열에 의한 온도보다 저온상태에서 녹는 것이면, 기판으로서 사용하는 것이 불가능하다는 것을 의미한다.

제거 가능한 기판(10)의 다른 예로서는 일정한 환경에서 제거되는 기판을 사용하는 것이 가능할 것이다. 예를 들면 일정 이상의 고온분위기 하에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이며, 특정한 광 또는 가스 분위기에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이다. 따라서 본 발명에 의한 기판은, 일정한 분위기 하에서 화학적 또는 물리적 반응에 의하여 제거될 수 있는 기판을 사용하는 것도 가능함은 물론이다.

그리고 본 발명에 의한 제거 가능한 기판은, 기판 전체가 특정 용액 또는 특정 분위기 하에서 제거될 수 있는 것을 사용하는 것도 가능하지만, 도 4에 도시한 바와 같이, 일반적인 기판(10a)의 상면에 제거 가능한 층(removable layer)(10b)이 코팅된 기판을 사용하는 것도 가능하다. 즉, 도 4에 도시한 제거 가능한 기판의 실시예에 있어서는, 상기 기판(10a)의 상면에 제거 가능한 층(10b)이 도포되어 있고, 상기 제거 가능한 층(10b)은 상술한 바와 같이 일정한 용제에 녹는 용해성 층 또는 물에 녹은 수용성 층으로 구현하는 것이 가능할 것이다. 그리고 상기 기판(10a)은 보다 내열성과 강도가 향상된 기판을 사용하는 것이 가능하다.

도 4와 같은 기판을 사용하는 경우에는, 상기 제거 가능한 층(10b)의 상부에 다층 도체패턴 및 비도전패턴을 성형한 다음, 상기 제거 가능한 층(10b)을 제거하는 것에 의하여, 기판(10a)이 다층 패턴에서 분리되어, 실질적으로 상기 실시예와 동일한 결과를 가져오게 될 것이다.

다음에는 제거 가능한 기판(1)의 일례로서, 용해성 필름을 기판으로 사용하는 실시예를 통하여 본 발명을 설명한다. 이하에서 설명하는 다층 패턴을 성형하기 위한 실시예는 빌드업 방법에 의한 것으로, 본 발명의 일실시예에 의한 다층 패턴의 형성방법을 보이는 것이다.

도 1에 도시한 (A)단계에서, 다층 PCB를 제조하기 위하여, 그 상부에 도체패턴 및 비도전패턴을 구비하는 다층 패턴을 구현하기 위하여 용해성 필름(10)을 준비한다.

이와 같이 용해성 필름(10)이 준비되면 (B)단계에서 비도전패턴(12)을 형성한다. 상기 비도전패턴(12)은, 도시한 바와 같이, 여러층의 도체패턴을 서로 전기적으로 연결하는 층간 연결(interlayer connection)을 위한 비아홀(12a)을 구비하고 있다.

상기 (B)단계에서 비아홀(12a)을 구비하는 비도전패턴(12)을 형성하는 일실시예를, 도 5를 참조하여 살펴보기로 한다.

먼저 제12A단계에서 용해성 필름(10)의 상면에 액상의 감광성수지(Photo Senstive polymer)를 도포(Coating)하는 공정이 수행된다. 상기와 같이 하여 감광성수지의 도포공정이 완료되면, 다음에는 (12B)단계에서, 마스크를 이용하여 노광(Exposure) 과정이 수행된다. 상기 노광과정에 의하여, 광이 조사된 부분의 감광성수지는 경화된다. 다음에 상기 (12C)단계에서 노광되지 않은 부분을 제거하는 현상과정이 수행된다. 상기 현상과정은, 노광과정에서 빛에 노출되지 않은 부분을 제거하는 것에 의하여, 후에 도전성물질이 채워지는 비아홀(12a)를 형성하는 과정이다.

이렇게 하여 상기 비아홀(12a)를 구비하는 비도전패턴(12)이 완성되면, 제12D단계에서 상기 비도전패턴(12)을 경화하는 공정이 수행된다. 이렇게 비아홀(12a)를 구비하는 비도전패턴(12)을 완전하게 경화하는 것에 의하여, 도 1의 (B)과정이 완료된다.

다시 도 1을 참조하여 살펴보면, (C)과정에서는, 상기 비도전패턴(12)의 비아홀(12a)에 도전성물질 (conductive material)을 채우는 것에 의하여, 도체패턴(14)을 형성하는 과정이 진행된다. 상기 도체패턴(14)을 형성하기 위한 일실시예에 대하여 설명한다.

상기 도체패턴(14)을 형성하는 과정은 여러가지 방법으로 수행될 수 있다. 먼저 종래의 기술에서 상술한 바와 같이, 전해도금 또는 무전해 도금과 같은 방법으로 상기 도체패턴(14)을 형성하는 것도 가능함은 물론이다.

다른 방법으로 도전성물질(conductive material)을 상기 비아홀(12a)에 채워서 경화시키는 방법을 들 수 있다. 여기서 도전성물질은, PCB에서 필요로 하는 전기 전도성을 가지는 물질을 의미하는 것으로, 예를 들면 실버페이스트(silver paste), 골드페이스트(gold paste), 카퍼페이스트(copper paste) 등과 같이 도전성을 가지는 물질을 함유하고 있는 도전성 도료(conductive paste)를 포함한다. 그리고 통상 이러한 도전성 물질의 내부에는 일정한 외부 환경에 의하여 경화될 수 있는 수지를 포함하고 있다. 예를 들면 실버페이스트의 경우에는, 물론 조성물의 성분에 따라 상이하기는 하나 열경화성수지가 포함되어 있다.

이렇게 하여 도전성조성물이 상기 비아홀(12a)에 채워진 다음에는 도전성물질을 경화시키는 것에 의하여, 도 1의 (C)에 도시한 도체패턴(14)을 형성하는 과정이 완료된다.

그리고 도체패턴(14)의 형성과정은, 상기와 같은 방법 이외에도 다양한 다른 방법으로도 구현할 수 있다. 예를 들면 현재 PCB의 제조에 널리 이용되고 있는 다른 방법을 사용하는 것도 가능함은 물론이다. 또 다른 예로서, 프린트기법을 통하여 상기 비아홀(12a)에 도전성도료를 인쇄하는 것에 의하여 도체패턴(14)을 형성하는 것도 가능함은 물론이다. 즉, 상술한 비도전패턴(12) 및 도체패턴(14)을 프린팅에 의하여 소정의 패턴을 형성하는 것에 의하여, 상술한 바와 같은 비도전패턴(12) 및 도체패턴(14)을 적층하는 것이 가능한 것을 의미한다.

도 1의 (C)에 도시한 바와 같이, 상술한 과정에 의한 완성된 것은, 비아홀(12a)를 구비하는 한층의 비도전패턴(12)과, 상기 비도전패턴(12)의 비아홀(12a)에 한층의 도체패턴(14)이 완성된 것이고, 따라서 용해성 필름(10) 상에 전체적으로 한층의 패턴이 완성된 상태임을 알 수 있다.

이와 같은 상태에서, 다시 상기 (B)과정에서 (C)과정을 반복하는 것에 의하여, 원하는 층수의 다층 패턴을 완성할 수 있게 된다. 구체적으로 살펴보면, 상기 비도전패턴(12)의 상부에 제2비도전패턴(12a) 및 제2도체패턴(14a)를 형성하고, 그 상부에 다시 제3비도전패턴(12b) 및 제3도체패턴(14b)를 형성한다. 그리고 필요에 따라서는 그 상부에 비도전패턴(12c) 및 도체패턴(14c)를 형성하는 것이 가능함은 물론이다. 이와 같은 반복과정에 의하여 다수개의 비도전패턴(12,12a,12b,12c) 및 도체패턴(14,14a,14b,14c)이 형성될 수 있을 것이고, 원하는 층수의 패턴이 완성되면, 최상부에는 비도전패턴(12d)를 형성하게 된다.

상기와 같은 과정을 거치면서, 비도전패턴과 도체패턴이 적층되면서 빌드업되는 경우, 상기 도체패턴(14,14a,14b,14c)은 비도전패턴(12,12a,12b,12c)의 비아홀에 각각 형성되는 것은 상술한 바와 같다.

이상과 같은 과정에 의하여 원하는 층수의 다층 패턴이 완성되면, (E)과정에서 원판으로 사용된 용해성 필름(10)을 제거하는 과정이 수행된다. 용해성 필름(10)의 제거는, 필름(10)을 녹일 수 있는 용제(solvant)를 사용하는 것에 의하여 용이하게 진행될 수 있을 것이다.

그리고 본 발명에서의 제거 가능한 기판으로 수용성필름을 사용한 경우에는, 수용성 필름을 물에 녹이는 것에 의하여, 원판으로 사용된 기판을 제거할 수 있을 것이다.

본 발명에서 사용하는 제거 가능한 기판은, 상술한 바와 같이 특정 용액은 물론 특정 분위기 하에서, 물리적 또는 화학적으로 제거 가능한 것을 사용할 수 있음은 물론이다. 따라서 본 발명에 있어서 상기 (E)과정은, 본 발명에서 다층 패턴을 형성하기 위한 원판으로 사용되는 기판을 제거하는 과정을 의미하는 것이고, 이는 특정 용제를 사용하거나, 특정 분위기 하에서 기판을 제거하는 것을 포함하고 있다. 또한 도 4에서와 같이 일반적인 기판(10a) 상에 제거 가능한 층(10b)이 도포된 것을 사용한 경우에도, 상술한 바와 같은 방법, 즉 일정한 용제를 이용하는 것에 의하여, 제거 가능한 층(10b)를 제거하는 것에 의하여, 기판(10a)을 그 상부에 형성된 다층 패턴에서 분리하여 제거할 수 있음은 물론이다.

본 발명에서는, 이와 같이 용해성 필름(10)을 기판으로 사용하여, 그 상면에 다층 패턴을 형성한 후에, 용해성 필름(10)을 제거하는 것에 의하여 더욱 박형화 가능한 다층 PCB를 제공하는 것을 기술적 요지로 하고 있다.

다음에는 (F)단계에서, 상술한 과정에서 형성된 다층패턴에 관통공(Through hole)(H)을 천공한다. 상기 관통공(H)의 천공은 드릴링장치를 사용하여 형성할 수 있다. 상기 관통공(H)은 PCB상에 장착되는 전기적 소자의 실장을 위한 것이다.

상기 관통공(H)이 완성되면, (G)과정에서 다층패턴의 상하의 외곽면에 동도금을 실시하여 도금층(20)을 형성하게 된다. 이렇게 동도금을 실시하는 경우에는, 상기 관통공(H)의 내부에도 당연히 동도금층이 형성될 것이다. 상기 도금층(20)의 형성에 있어서는, 전기도금 또는 무전해도금과 같이 현재 PCB의 제조에 널리 사용되고 있는 방법을 사용할 수 있을 것이다.

상기와 같이 하여, 동도금층(20)이 형성되면, (H)과정에서 다층패턴의 상면 및 하면에 소정의 도체패턴을 형성하기 위한 이미징(Imaging) 및 에칭과정 (Etching)이 수행된다. 이러한 이미징 및 에칭과정을 통하여, 상기 다층패턴의 상면 및 하면에는, 원하는 도체패턴(21a,21b)이 형성된다. 상기 도체패턴(21a,21b)은 다층 PCB의 상하면에서 회로로서의 기능과 실질적으로 부품의 접속 또는 부착을 위하여 사용되는 랜드(land)로서의 기능을 수행하게 될 것이다.

그리고 (I)과정에서는 상기 과정을 거쳐 완성된 회로패턴에 솔더레지스트를 도포하는 것에 의하여 실제 사용이 가능한 다층 PCB가 완성될 것이다.

이상과 같은 과정을 통하여 완성된 다층PCB의 단면이 도 2에 도시되어 있다. 도 2에 도시한 실시예에서는, 상술한 과정에 의하여 완성되고, 6층의 도체패턴을 구비하는 다층 PCB를 도시하고 있다. 도시한 바와 같이 본 발명에 의하면, 다층 PCB를 적층하기 위하여 사용했던 기본 기판(substrate)가 없음을 알 수 있다. 물론 상기 기판(10)은 도 1에서의 (E)과정에 의하여 제거된 것이다.

그리고 상기 공정에 의하여 완성된 다층 PCB는, 하면 및 상면에서 동도금층의 에칭에 의하여 형성되는 제1도체패턴(21b)과 제6도체패턴(21a)을 구비하고 있다. 상기 제1도체패턴(21b)과 제6도체패턴(21a) 사이에는, 5개의 비도전패턴 (12,12a,12b,12c,12d)이 형성되어 있다. 또한 각각의 비도전패턴(12,12a,12b,12c)에는, 각각의 비아홀에 형성된 도체패턴(14,14a,14b,14c)이 형성되어 있다. 따라서 도 2에 도시한 실시예에 있어서는, 6층의 도체패턴을 구비하는 다층 PCB가 도시되어 있음을 알 수 있을 것이다.

도 2에 도시한 다층PCB는, 도 1에 도시한 공정에 의하여 6층의 도체패턴을 가지는 다층 PCB를 구현한 실시예임을 알 수 있다. 그러나 본 발명에 의한 다층 PCB는 이와 같은 것에 한정되지 않고, 상술한 과정에 의하여 원하는 층수의 도체패턴을 가지도록 형성하는 것이 가능함은 물론이다.

이상의 설명에서는, 제거 가능한 기판상에 빌드업에 의하여 다층의 패턴을 형성하는 실시예를 통하여 본 발명을 설명하고 있다. 그러나 상술한 다층 패턴의 형성 방법은 하나의 실시예에 불과할 뿐이다. 다른 방법 또는 기존에 사용되고 있는 방법으로도 제거 가능한 기판 상에 다층 도체패턴을 성형하는 것이 가능함은 당연하다. 예를 들면 제거 가능한 기판상에 형성된 비도전패턴 상에 종래와 같은 도금에 의한 방법으로 다층의 도체패턴을 형성하는 것도 가능함은 물론이다. 또한 상술한 바와 같이, 제거 가능한 기판 상에 인쇄방법에 의하여 비도전패턴 및 도체패턴을 적층하는 것도 가능함은 물론이다.

이와 같이 본 발명에 의한 다층PCB를 제조하는 과정에 있어서, 기판 (substrate)으로서 제거 가능한 기판을 사용하고 있으며, 비도전패턴 및 도체패턴으로 구성되는 다층 패턴이 형성된 다음에는 상기 기판을 제거하는 것을 기술적 요지로 하고 있음을 알 수 있다.

다음에는 다시 도 1을 기초로 하여, 본 발명의 기본적인 기술적 범위 내에서 변형 가능한 다른 실시예에 대하여 살펴보기로 한다.

도 1에서는, (D)과정까지 완료하여, 다층 패턴을 완전하게 성형한 다음, (E)과정에서 용해성 필름(10)을 제거하는 것으로 설명하고 있다. 그러나 본 발명에 의한 다층 PCB의 제조방법에 있어서, 용해성 필름을 사용하는 것은 다층 패턴을 형성하기 위한 기본 원판으로써 사용하는 것이다. 따라서 상기 용해성필름의 제거는, 기본원판이 확보되면 언제든지 제거할 수 있게 된다. 이러한 관점에서 도 1을 살펴보면, (C)과정이 수행된 상태에서는 소정의 도체패턴(14)을 구비하는 비도전패턴(12)이 내부에 형성된 적어도 하나의 절연층(3)이 완성되었음을 알 수 있다. 따라서 상기 (C)과정이 완료된 다음 용해성필름을 제거하는 공정을 시행하여도 무방하다. 이렇게 상기 (C)과정이 완료된 다음 용해성필름을 제거하는 공정이 수행되는 경우, 그 이후의 공정은 실질적으로 상기 비도체패턴(12)을 기판으로 해서, 그 상부에 다층 패턴을 형성하게 될 것이다.

이상과 같이 구성되는 본 발명에 의하면 다음과 같은 효과를 기대할 수 있을 것이다.

본 발명에서 다층 PCB를 제조하기 위한 사용하는 기판은 용해성 기판과 같이, 제거할 수 있는 기판이다. 따라서 적어도 하나의 층이 완성되면 상기 기판을 제거할 수 있다. 이렇게 기판을 제거하는 것에 의하여, 종래에 비하여 현저하게 박형화 가능한 다층 PCB를 제공할 수 있게 되는 것이다.

그리고 제거 가능한 기판 상에 액상의 수지를 사용하여 비아홀(12a)을 구비하는 비도전패턴(12)을 형성하고, 상기 비아홀(12a)에 도전성 물질을 사용하여 도체패턴을 형성하는 빌드업방법을 채택하는 경우에는, 종래에 비하여 현저하게 짧은 시간 내에 다층회로패턴을 형성할 수 있음은 물론이고, 더욱 고밀도화가 가능한 다층 PCB를 제공하는 것이 가능하게 될 것이다.

또한 다층 PCB의 제조시 제품의 외형 및 내부의 형상을 그대로 제작할 수 있기 때문에 완성후, V-컷의 천공 및 절단작업 등의 추가공정이 필요없는 제품을 생산하는 것이 가능하게 될 것이다.

Claims (12)

1. 제거 가능한 기판상에, 도체패턴 및 비도전패턴으로 구성되는 다층의 패턴을 형성하는 과정과;

   원하는 층의 다층 패턴이 형성된 다음, 상기 제거 가능한 기판을 제거하는 제거과정을 포함하여 구성되는 다층 PCB의 제조방법.
2. 제1항에 있어서, 상기 제거 가능한 기판은, 용해성기판으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
3. 제1항에 있어서, 상기 제거 가능한 기판은, 수용성 기판으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
4. 제1항에 있어서, 상기 제거 가능한 기판은, 일반 기판과, 상기 기판 상에 형성되는 제거 가능한 층으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 다층 패턴 형성과정은;

   제거 가능한 기판상에, 액상의 절연성 수지를 사용하여, 비아홀을 구비하는 비도전패턴을 형성하는 제1과정;

   상기 비도전패턴의 상면 및 그 비아홀에 도전성물질로 도체패턴을 형성하는 제2과정;

   상기 제1과정과 제2과정을 반복하여, 다층 패턴을 형성하는 제3과정을 포함하여 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
6. 제5항에 있어서, 상기 제거 가능한 기판을 제거한 다음,

   다층 패턴의 상하면에 동박 도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하는 것을 특징으로 하는 다층 PCB의 제조방법.
7. 제거 가능한 기판상에, 비도전패턴 및 도체패턴을 포함하는 적어도 하나의 패턴층을 형성하는 과정과;

   적어도 하나의 층을 형성한 다음제거 가능한 기판을 제거하는 제거과정; 그리고

   상기 기판을 제거한 후, 원하는 층의 다층회로패턴을 형성하는 과정을 포함하여 구성되는 다층 PCB의 제조방법.
8. 제7항에 있어서, 상기 제거 가능한 기판은, 용해성기판으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
9. 제7항에 있어서, 상기 제거 가능한 기판은, 수용성 기판으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
10. 제7항에 있어서, 상기 제거 가능한 기판은, 일반 기판과, 상기 기판 상에 형성되는 제거 가능한 층으로 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 다층 패턴 형성과정은;

    제거 가능한 기판상에, 액상의 절연성 수지를 사용하여, 비아홀을 구비하는 비도전패턴을 형성하는 제1과정;

    상기 비도전패턴의 상부 및 그 비아홀에 도전성물질로 도체패턴을 형성하는 제2과정;

    상기 제1과정과 제2과정을 반복하여, 다층 패턴을 형성하는 제3과정을 포함하여 구성되는 것을 특징으로 하는 다층 PCB의 제조방법.
12. 제11항에 있어서, 상기 제거 가능한 기판을 제거한 다음,

    다층 패턴의 상하면에 동박 도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하는 것을 특징으로 하는 다층 PCB의 제조방법.