JPS63244796A - 配線板の製造方法 - Google Patents

配線板の製造方法

Info

Publication number
JPS63244796A
JPS63244796A JP7813487A JP7813487A JPS63244796A JP S63244796 A JPS63244796 A JP S63244796A JP 7813487 A JP7813487 A JP 7813487A JP 7813487 A JP7813487 A JP 7813487A JP S63244796 A JPS63244796 A JP S63244796A
Authority
JP
Japan
Prior art keywords
resist pattern
forming
wiring
resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7813487A
Other languages
English (en)
Other versions
JP2571782B2 (ja
Inventor
良明 坪松
直樹 福富
木田 明成
安岡 拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP7813487A priority Critical patent/JP2571782B2/ja
Publication of JPS63244796A publication Critical patent/JPS63244796A/ja
Application granted granted Critical
Publication of JP2571782B2 publication Critical patent/JP2571782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、テップオンボード化に通した高密度配線板の
製造方法に関する。
(従来の技術) 従来、テップオンボード用多層配線鈑の製造方法は、セ
ラミックスをベース基鈑とし、ポリイミド樹脂の絶縁層
と蒸着等による銅層とを主体とする薄膜配線を小径ピラ
ー(柱状の層間接続部、第2図参照)を介して順次ビル
ドアップしていく方法が検討されてきた。
そのピラー形成には、第2図に示すように、配411を
形成した後、配線形成用レジストパターン2を剥離し、
レジストパターン3を全面に設けて所定位置にレジスト
ホール4を形成し、さらにめっきピラー法でピラー5を
形成する方法がある。
又、第3図に示すように、配線1を露出させた後、レジ
ストパターン3全形成し、めっき法によってピラー5を
得る方法がある。
(発明が解決しようとする間組点) 第2図に示す方法は、レジスト層3を設ける際、配線パ
ターン10段差(通常5〜15μm)によって金属層8
との密着が悪く、かつレジスト表面に生ずるうねり影響
でホール4形成時の無光精度が低下する欠点がある。f
之、第6図に示す方法は、ピラー5全形成する前にポリ
イミドを塗布し成膜する工程及び研磨の工程が必要であ
つて好ましくない。さらに、配線パターン1は5S−1
5μmで薄いために、研磨処理を安定して行うことは困
難である。
(問題点全解決するための手段) 本発明は、以上説明した従来のピラー形成法の欠点にか
んがみ、種々考察研究の結果、完成するに至ったもので
ある。
本発明の配線鈑夷遣方法においては、ピラー形成用レジ
ストパターン全配線パターン及びその形成のためのレジ
ストパターン上に形成し、その後工程でt丸めっきによ
ってピラー勿形成するものである。すなわち、レジスト
パターン上にこnとほぼ同じ厚さの配線パターンを電気
めっきによって形成し、その上に設けたレジストパター
ン層にホール形成を経て層間接続の定めのピラーを電気
めっきによって形成し、次いで前記2段のレジスト層を
一括除去して絶縁層を設ける工程を含むものである。
(作用) 本発明の方法は、第1図において配線パターン1を電気
めっきによって形成することKよって、その厚さをレジ
ストパターン2の厚さと同程度にすることが可能であっ
て、表面の平坦性を調整することが可能となった。さら
に、レジスト2.3に同じタイプのレジストを用いるこ
ととした結果、レジスト除去を一括して一工程で行い得
ることとなった。
実施例 本発明の実施例を図面によって詳細に説明する。第1図
((a)へ(C))は実施例の部分拡大断面図である。
先ず、厚さ3mmのガラス基板にスパッタリング装置i
t(日本真空技術社製MLH−6315)を用いて銅層
8を設けた。その条件は、出力1.5 kw、JIUI
熱120℃45分、圧力5X 10−’ Torr  
、アルゴンガス流fi35sccMとした。この場合P
ZT系スラミックス及び7オルステライトなども使用可
能である。
次にポジ型液状レジスト(5hipley社表TF−2
0)を15μm厚で塗布し、露光、現像によってレジス
トパターン2を形成した。さらに、!気めっき法によっ
てレジストパターン2と同程度の厚さの配線パターン1
を形成した後、ポジ型ドライフィルムレジスト(感光層
厚さ25am /層、Hoechst社H0zatec
R225) t” 2層積層し露光現像工程を経て得た
レジストパターン3に配線パターン10所定位置に対応
してピラー形成用ホール4を形成した。ホール4の諸え
は上部径50±5μm1下部径40±2μm1深さ46
μmとした。次いで、電気めっきによってピラー5を形
成し、アセトンでレジストパターン2,5全一括除去し
た。さらに、PIQ−3200(日立化成社製)を塗布
して絶縁層6とし、真空中で250℃、60分、窒素気
流中で350℃、60分の熱処理を行い、次に研磨によ
ってピラー5の頭頂部’kM出して平坦化した。スパッ
タリング法で厚さく16μmの鋼層8を設け、褥び前記
の工程を必要回数繰返し行い、3層配線を収容したポリ
イミド多層基板9を形成した。この場合、銅層8と絶縁
層乙の接着膚として厚さ0.5μmb度のクロム、チタ
ン、マンガンを用いても良い。
次に、ポリイミド多ノー基板9をガラス基板7から剥離
し、予め用意した回路形成隣みの銅張り積層板10と接
層用プリプレグ全弁して加熱加圧して積層体を得1こ。
この積層体の必要個所にドリル等でスルーホール11紫
形成し、#電解めっき又は無電解めっきと電気めっきの
併用で、スルーホール内テには積層体表面に銅めっき層
を形成した。さらに、公知のテンティング法によって、
表裏に所望する配線12を形成した◇ (発明の効果) 本発明により次の効果を挙げることができる。
(1)最小ライン/スペースが20/20μma度の微
細配線ヲ有する配線層をガス放出のない材料のみで製造
し、その後鋼張り積/I#板を加工したペース基板と積
層体化することにより、生産性が畠く、安価に尚密度配
線fi!を製造することができる。
(2)あらかじめ微細配置li!51を形成した後積層
するので、積層前に検青でき、歩留9が向上する。
(3)  ピラー形成用レジストパターンと微細配線形
成用レジストパターンとを一括除去できる1こめ、作粟
性が向上する。
(4)  ピラー形成用レジストは平坦な面にラミネー
トできるため、レジスト表面のうねりが無く、露光精度
が著しく向上する。
【図面の簡単な説明】
M1図は本発明による配線板の製造工程説明の断面図、
第2図及び第3図は従来法を示す断面図である。 1・・・・・・配線パターン、2・・・・・・第一レシ
ストパターン、3・・・・・・第二レジヌトパターン、
4・・・・・・ホール、5・・・・・・ピラー、6・・
・・・・l!!M層、7・・・・・・ガラス基板、8・
・・・・・鋼層、9・・・・・・ポリイミド多層基板、
10・・・・・・加工隣み銅張積層板、11・・・・・
・スルーホール、12・・・・・・配線。

Claims (1)

  1. 【特許請求の範囲】 1、次の各工程からなる配線板の製造方法。 (A)剛直性の基板上に第一金属層を設ける第一工程。 (B)第一金属層上に第一レジストパターン及び第一め
    っきパターンを形成する第二工程。 (C)第一レジストパターン上に第二レジストパターン
    を形成し、電気めっき法により所 定位置にピラーを形成する第三工程。 (D)第一レジストパターン及び第二レジストパターン
    を一括除去し、絶縁層として耐熱 性樹脂を塗布して成膜した後、該絶縁層表 面を研磨もしくはエッチングして該ピラー 頭部を露出させる第四工程。 (E)さらに、該絶縁層表面に第二金属層を設け、これ
    を下地としてセミアディティブ法 により該ピラーと接続した第二のめっきパ ターンを形成する第五工程。 (F)該基板を除去して得た配線板を他の基板と積層体
    化し、必要な後処理を施す第六工 程。
JP7813487A 1987-03-31 1987-03-31 配線板の製造方法 Expired - Lifetime JP2571782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7813487A JP2571782B2 (ja) 1987-03-31 1987-03-31 配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7813487A JP2571782B2 (ja) 1987-03-31 1987-03-31 配線板の製造方法

Publications (2)

Publication Number Publication Date
JPS63244796A true JPS63244796A (ja) 1988-10-12
JP2571782B2 JP2571782B2 (ja) 1997-01-16

Family

ID=13653407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7813487A Expired - Lifetime JP2571782B2 (ja) 1987-03-31 1987-03-31 配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2571782B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100460A (en) * 1988-07-13 1992-03-31 Rhone-Poulenc Agrochimie Herbicidal compounds and compositions containing them
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6869750B2 (en) 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6882045B2 (en) 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100460A (en) * 1988-07-13 1992-03-31 Rhone-Poulenc Agrochimie Herbicidal compounds and compositions containing them
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6544430B2 (en) 1999-08-18 2003-04-08 Fujitsu Limited Methods for detaching a layer from a substrate
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6869750B2 (en) 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6882045B2 (en) 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors

Also Published As

Publication number Publication date
JP2571782B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
JPS62230091A (ja) 配線板の製造法
JPH1075069A (ja) Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
JPS63244796A (ja) 配線板の製造方法
US7135119B2 (en) Method for making a multilayer module with high-density printed circuits
JPS61176193A (ja) 配線板の製造法
JPH02504208A (ja) 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
JPH0710029B2 (ja) 積層回路基板の製造方法
JPH08213757A (ja) 配線板の製造法
JPS63244798A (ja) 配線板の製造方法
JPH081987B2 (ja) 配線板の製造法
JP2000036662A (ja) ビルドアップ多層配線板の製造方法
TW466733B (en) Resin laminated wiring sheet, wiring structure using the same, and production method thereof
JPH0964536A (ja) 薄膜配線基板およびその作製方法
JPH07297551A (ja) 薄膜多層配線基板
JPH0818228A (ja) 多層プリント配線板の製造方法
JPH0350791A (ja) 印刷配線板の製造方法
JPS6170790A (ja) プリント回路板の製造方法
JPS62291096A (ja) 配線板の製造方法
JPH08111584A (ja) シート積層多層配線基板の製造方法
JPS63244793A (ja) 配線板の製造方法
JP2580667B2 (ja) 多層印刷配線板の製造方法
JPS61222296A (ja) スル−ホ−ル基板の製造方法
JPH02153594A (ja) 多層プリント配線板の製造方法
JPH081986B2 (ja) 配線板の製造法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11