KR20080070877A - 기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로기판을 제공하는 방법, 인쇄 회로 기판, 및 인쇄 회로기판을 포함하는 시스템 - Google Patents

기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로기판을 제공하는 방법, 인쇄 회로 기판, 및 인쇄 회로기판을 포함하는 시스템 Download PDF

Info

Publication number
KR20080070877A
KR20080070877A KR1020087015840A KR20087015840A KR20080070877A KR 20080070877 A KR20080070877 A KR 20080070877A KR 1020087015840 A KR1020087015840 A KR 1020087015840A KR 20087015840 A KR20087015840 A KR 20087015840A KR 20080070877 A KR20080070877 A KR 20080070877A
Authority
KR
South Korea
Prior art keywords
substrate
laser
patterned
printed circuit
circuit board
Prior art date
Application number
KR1020087015840A
Other languages
English (en)
Other versions
KR101025435B1 (ko
Inventor
이스램 에이. 사라마
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080070877A publication Critical patent/KR20080070877A/ko
Application granted granted Critical
Publication of KR101025435B1 publication Critical patent/KR101025435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

인쇄 회로 기판은 기판의 금속 패널(1000)을 레이저 투사 패터닝하고, 금속 패널 상에 유전층(1200)을 래미네이트하고, 기판을 레이저 조사하여 기판에 비아들(1400)을 형성하고, 기판 상에 시드(1510) 코트(coat)를 레이저 활성화하고, 기판의 패터닝되지 않은 부분(1620)으로부터 시드 코트를 세척하고, 기판 상에 패터닝된 적층을 형성하고, 금속 돌출부들을 형성하는 금속 도금을 에칭함으로써 제조된다.
Figure 112008046649023-PCT00001
비아, 패터닝, 빌드업, 도금, 드릴링, 트레이스, 상호연결부

Description

기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로 기판을 제공하는 방법, 인쇄 회로 기판, 및 인쇄 회로 기판을 포함하는 시스템{METHOD FOR PROVIDING A PRINTED CIRCUIT BOARD USING LASER ASSISTED METALLIZATION AND PATTERNING OF A SUBSTRATE, PRINTED CIRCUIT BOARD, AND SYSTEM COMPRISING A PRINTED CIRCUIT BOARD}
본 발명은 마이크로전자 구조물(microelectronic structures)에 관한 것으로, 특히 레이저이용 활성화 및 패터닝(laser assisted activation and patterning)을 사용하여 만들어진 마이크로전자 구조물에 관한 것이다.
본 기술 양상은 인쇄 회로 기판을 제조하기 위한 다수의 기법을 제공한다. 출발 물질(starting material)은 예를 들면 ABF(Ajinomoto Build-up Film)층과 같은 마이크로전자 기판, 전형적으로 유전체 기판이며, 이는 그 다음에 인쇄 회로 기판을 제공하기 위해 전술한 다수의 기법 중 하나에 따라 처리될 수 있다.
이러한 한 기법은 유전층을 제공하는 단계, 및 그 후 유전층에 비아 개구부(via opening)를 레이저 드릴링(laser drilling)하는 단계를 포함한다. 그 후, 유전층은 거칠게 되고(roughened), 무전해 도금과 같은 화학적 구리 도금을 함으로써 비아 개구부의 벽에 포함한 전체 유전층 위에 얇은 구리층을 제공한다. 그 다 음 얇은 구리층 상에 DFR(dry-film resist)을 래미네이트(laminate)하고, 그 후 이 DFR에 노출 및 현상 공정을 행하여 회로 사양의 요건에 따라 회로 설계 패턴을 형성한다. 동일 노출 영역을 세척(wash)하기 위하여 DFR에 현상액을 적용한 후에, 유전층-얇은 구리층-패터닝된 DFR의 조합물(combination)에 전해 구리 도금을 행함으로써, (유전층 상에 도전성 트레이스(conductive traces)를 제공하기 위해) 패터닝된 DFR에 의해 덮여지지 않은 얇은 구리층 영역과, 또한 비아 개구부 내부의 모두에 전술한 얇은 구리층보다 더 두꺼운 구리층(이하, "두꺼운 구리층")을 제공한다. 따라서 에칭으로부터 동일 부분을 보호하기 위하여 두꺼운 구리층을 더 도금한 후에, 이 조합물로부터 패터닝된 DFR을 박리(strip)함으로써 두꺼운 구리층에 의해 덮여지지 않은 얇은 구리층을 노출시킨다. 이제, 인쇄 회로 기판을 남기고 유전층까지 노출된(bare) 얇은 구리층을 완전히 에칭한다.
인쇄 회로 기판을 제공하기 위한 다른 종래 기법은 ABF층과 같은 유전층을 제공하고, 이어서 ABF층에 비아 개구부를 제공하기 위한 레이저 드릴링 공정을 행하는 단계를 포함한다. 그 후, 유전층상에 DFR을 래미네이트한 후에, DFR에 노출 및 현상 공정을 행하여 회로 사양의 요건에 따라 회로 설계 패턴을 형성한다. DFR에 현상액을 적용하여 동일 노출 영역을 세척한 후에, 패터닝된 DFR에 의해 덮여지지 않고 남아있는 사전결정된 두께의 유전층을 제거(ablate)하기 위해 유전층-얇은 구리층-패터닝된 DFR의 조합물에 에칭 공정을 행함으로써, 유전층상에 제공될 도전성 트레이스의 위치에 대응하는 유전층 내에 리세스(recesses)를 제공한다. 그 다음, 유전층으로부터 패터닝된 DFR을 박리한다. 그 후, 유전층에 무전해 구리 도금 을 행하여 비아 개구부의 벽 상에, 그리고 트레이스의 위치에 제공된 리세스 내부에 포함한 전체 유전층 위에 얇은 구리층을 제공한다. 그 다음, 얇은 구리층상에 전해 도금에 의해 더 두꺼운 구리층을 제공하고, 형성된 조합물을 백에칭, 연삭 또는 CMP를 행하여 결과적으로 인쇄 회로 기판을 만든다.
종래 기술에 따라서 상호연결부(interconnects)를 제공하기 위한 또 다른 알려진 기법은 전형적으로 LET("Laser Embedded Technology")로 알려져 있다. LET에서, ABF층과 같은 유전층에 비아 개구부를 제공하기 위해 레이저 제거(laser ablation)를 사용한다. 그 후, 레이저 조사를 사용하여 트레이스를 위한 위치를 제거하여 유전층상에 오목한 트레이스 위치를 제공한다. 그 다음, 무전해 도금을 한 후에, 제거된 유전층상에 구리로써 전해 도금을 행한다. 전술한 구리 도금의 결과 유전층의 활성면(active surface)상에 구리층이 형성되는데, 이 구리층은 오목한 트레이스 위치를 채우면서 그 위로 연장된다. 그 후, CMP(chemical mechanical polishing)와 같은 공정을 사용하여 오목한 트레이스 위치를 넘어서 연장되는 구리층의 과도한 구리를 제거함으로써, 유전층의 활성면상에 상호연결부를 만든다.
그러나 전술한 바와 같은 종래기술의 기법은 증가된 공정 시간으로 인하여 낮은 처리량을 보일 수 있고, 또한 복합적인 가능한 정렬 에러를 발생시키는, 비아 및 트레이스를 생성하기 위한 다수의 공정을 사용해야 하므로 그 중에서도 현 정렬 예산(current alignment budget)을 맞추는 데 있어 비효과적일 수 있다.
도 1은 마이크로전자 기판 또는 패널의 단면도.
도 2는 실시예에 따라서, 비아 정의 기판(via-defining substrate)을 만들기 위해 비아 개구부가 제공된 도 1의 기판을 도시하는 단면도.
도 3은 실시예에 따라서, 막-기판 조합물(film-substrate combination)을 만들기 위해 상부에 레이저 활성가능 막(laser activatable film)이 제공된 도 2의 기판을 도시하는 단면도.
도 4A는 실시예에 따라서, 선택적 활성막-기판 조합물(selectively-activated-film-substrate combination)을 만들기 위해 사전결정된 상호연결부 패턴을 기반으로 막의 선택적 활성 부분에 레이저 조사하여 노출시킨, 도 3의 조합물에서의 막을 도시하는 단면도.
도 4B는 실시예에 따라서, 선택적 활성막-기판 조합물을 만들기 위해 사전결정된 상호연결부 패턴을 기반으로 막의 선택적 활성 부분에 레이저 조사하여 노출시킨, 도 3의 조합물에서 막을 도시하는 평면도.
도 5A는 실시예에 따라서, 패터닝된 적층-기판 조합물(patterned-build-up-layer-substrate combination)을 만들기 위해 제거된 막의 비활성 부분을 가지는, 도 4A 및 도 4B의 조합물을 도시하는 단면도.
도 5B는 실시예에 따라서, 패터닝된 적층-기판 조합물을 만들기 위해 제거된 막의 비활성 부분을 가지는, 도 4A 및 도 4B의 조합물을 도시하는 평면도.
도 6A는 실시예에 따라서, 무전해 도금 기판을 만들기 위해 등각 무전해 퇴적된(conformal electrolessly deposited) 제1 도전층이 제공된, 도 5A 및 도 5B의 조합물을 도시하는 단면도.
도 6B는 실시예에 따라서, 무전해 도금 기판을 만들기 위해 등각 무전해 퇴적된 제1 도전층이 제공된, 도 5A 및 도 5B의 조합물을 도시하는 평면도.
도 7A는 실시예에 따라서, 전해 도금 기판(electrolytically plated substrate)을 만들기 위해 전해 퇴적된 제2 도전층이 제공된, 도 6A 및 도 6B의 무전해 도금 기판을 도시하는 단면도.
도 7B는 실시예에 따라서, 전해 도금 기판을 만들기 위해 전해 퇴적된 제2 도전층이 제공된, 도 6A 및 도 6B의 무전해 도금 기판을 도시하는 평면도.
도 8은 패터닝된 기판 또는 인쇄 회로 기판을 만들기 위해 타이 바(tie bars)가 제거된 도 7A 및 도 7B의 전해 도금 기판을 도시하는 평면도.
도 9는 실시예에 따른 인쇄 회로 기판을 포함하는 시스템의 개략도.
도 10은 래미네이트된 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 11A 및 도 11B는 레이저 투사 가공/패터닝(laser projection machining/patterning)을 사용하여 패터닝한 후에 마이크로전자 기판 또는 패널의 실시예 결과를 도시하는 단면도.
도 12A 및 도 12B는 유전층 래미네이트 공정 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 13은 유기물 빌드업 공정(organic material build up process) 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 14는 레이저 비아 드릴링 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 15는 딥 코팅(dip coating) 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 16은 레이저 활성화 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 17은 세척 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 18은 선택적 전해 도금 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 19는 후속된 유전체 빌드업 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 20은 레이저 비아 드릴링 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 21은 딥 코딩 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 22A는 도 21에 도시된 기판의 표면을 레이저 활성화한 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 22B는 도 21에 도시된 기판의 표면을 레이저 활성화한 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 평면도.
도 23A는 세척 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 23B는 세척 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 평면도.
도 24A는 유전층 빌드업 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 24B는 유전층 빌드업 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 평면도.
도 25는 비아 드릴링 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 26은 C4(controlled-collapse-chip-connect) 솔더볼 및 FLI(first level interconnect) 범핑 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 27은 금속 돌출부(metal protrusions)를 형성하는 희생 금속층(sacrificial metal layer)을 에칭한 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 28은 무전해 도금 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 29는 비아 채움(via filling) 및/또는 전해 도금 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 30은 DFR(dry film resist) 래미네이트 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 31은 트레이스 제거 및 레이저이용 금속화 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 32는 트레이스 무전해 도금 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 33은 트레이스 전해 도금 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
도 34는 DFR 박리 후에 마이크로전자 기판 또는 패널의 실시예의 결과를 도시하는 단면도.
실시예는 동일한 참조번호가 유사 요소를 나타내는 첨부 도면에서 예로서 도시되며 이로 제한되지는 않는다.
여기에 개시된 실시예는 일반적으로 레이저이용 금속화 및 패터닝을 사용하는 방법, 인쇄 회로 기판 및 시스템에 관한 것이다. 이제 도면을 참조하여 모범적인 실시예를 설명할 것이다. 모범적인 실시예는 실시예를 설명하기 위한 것이며 실시예의 범주를 제한하는 것으로 해석되어서는 안된다.
다양한 동작은 다수의 개별 동작으로, 본 발명을 이해하기에 가장 좋은 방식으로 기술되겠지만, 설명의 순서는 이들 동작이 반드시 순서에 의존한다는 것을 의미하는 것으로 해석되어서는 안된다. 특히 이들 동작은 프리젠테이 션(presentation)의 순서로 수행될 필요는 없다.
이제 도 1을 예로서 참조하면, 본 발명의 실시예는 도전층(101) 상에 제공된, 기판(100)과 같은 마이크로전자 기판 또는 패널을 제공하는 단계를 포함한다(도 2 참조). 기판은 플라스틱 또는 유리섬유와 같은, ABF와 같은 비도전성 물질, 또는 인쇄 회로 기판을 위한 기판으로서 기능을 하는 데 적당한 임의 다른 유전체를 포함할 수 있다. 도전층(101)은 예를 들면 구리를 포함할 수 있고, (도시되지 않은) 하부의 기판상에 도전성 트레이스를 더 나타낼 수 있다.
예로서 도 2에 도시된 바와 같이, 본 발명의 실시예는 기판(100)과 같은 기판에 개구부(110)와 같은 비아 개구부를 제공함으로써 기판(120)과 같은 비아 정의 기판(via-defining substrate)을 제공하는 단계를 포함한다. 바람직한 실시예에 따라서, 개구부(110)와 같은 비아 개구부는 본 기술분야에 잘 알려진 고강도 레이저 드릴링과 같은 레이저 드릴링 또는 레이저 투사 가공을 사용하여 제공될 수 있다. 그러나 개구부(110)와 같은 비아 개구부는 이 기술분야의 기술자가 쉽게 알 수 있는 잘 알려진 방법들 중 어느 하나에 따라 제공될 수도 있다.
그 후 도 3을 예로서 참조하면, 본 발명의 실시예는 비아 정의 기판상에 레이저 활성가능 물질을 포함한 예를 들면 막(130)과 같은 레이저 활성가능 막(laser activatable film)을 제공하는 단계를 포함한다. 실시예에 따르면, 레이저 활성가능 막은 약 3 마이크로미터 내지 약 5 마이크로미터의 서브미크론(submicron) 범위의 두께를 가질 수 있다. 위 설명의 문맥에서 "레이저 활성가능 물질"이란, 예를 들면 구리와 같은 도전성 물질에 적층(build-up layer)을 제공하기 위해 레이저 조 사에 노출될 때에 활성화되는 데 적합한 물질을 의미한다. 본 발명의 문맥에서 "적층(build-up layer)"이란, 시드층(seed layer), 즉 패턴에 따라 그 위에 도전성 물질의 선택적인 제공을 허용하기에 적합한 층을 의미한다. 일 실시예에 따르면, 레이저 활성가능 물질은 팔라듐 아세테이트 또는 (CH3CO2)2Pd를 포함할 수 있다. 실시예에 따르면, 도 3에 도시된 막(130)과 같은 레이저 활성가능 막의 제공은 예를 들면 팔라듐 아세테이트 시딩액(seeding solution)과 같은 레이저 활성가능 물질 시딩액에서 비아 정의 기판(120)을 딥 코팅(dip coating)함으로써 수행될 수 있다. 실시예에 따르면, 레이저 활성가능 막을 제공하기 위한 다른 방법은 예를 들면 스퍼터링(sputtering)과 화학적 또는 물리적 기상 증착을 포함한다. 도 3에서 알 수 있는 바와 같이, 막(130)과 같은 레이저 활성가능 막은 기판(120)과 같은 비아 정의 기판의 활성면을 덮고, 비아 개구부(110)와 같은 비아 개구부의 바닥 및 벽을 각각 덮는 부분(135, 136)과 같은 비아 부분을 포함한다. 본 발명의 문맥에서 "활성면(active surface)"이란, 상호연결부 패턴에 따라서 비아 및 트레이스와 같은 상호연결부가 제공되기에 적합한 기판의 표면을 의미한다. 비아 정의 기판의 활성면상에 레이저 활성가능 막을 제공하게 되면 도 3의 막-기판 조합물(film-substrate combination)(140)과 같은 막-기판 조합물이 생긴다.
이제 도 4A 내지 도 8을 예로서 참조하면, 본 발명의 실시예는 레이저이용 금속화를 사용하여 비아 정의 기판상에 사전결정된 상호연결부 패턴에 따라 상호연결부를 제공하는 단계를 포함한다.
먼저 도 4A 및 도 4B를 예로서 참조하면, 실시예에 따른 레이저이용 금속화는 도 4A 및 도 4B의 조합물(150)과 같은 선택적 활성막-기판 조합물(selectively-activated-film-substrate combination) 또는 SATFP 조합물을 만들어 내기 위하여, 사전결정된 상호연결부 패턴, 및 선택적으로는 사전결정된 타이 바 패턴(tie bar pattern)에 따라서 레이저 활성가능 막의 선택적 활성 부분에 레이저 조사하여 레이저 활성막의 레이저 활성물질을 노출시키는 단계를 포함한다. 위 설명의 문맥에서 "사전결정된 상호연결부 패턴"이란, 기판의 활성면에 제공될 사전결정된 상호연결 트레이스 및/또는 비아에 대응하는 패턴을 의미한다. 위 설명의 문맥에서 "사전결정된 타이 바 패턴"이란, 기판의 활성면에 제공될 사전결정된 타이 바에 대응하는 패턴을 의미한다. 따라서 도 4A 및 도 4B의 실시예에서 알 수 있는 바와 같이, SATFP 조합물(150)은 전술한 도 1의 기판(100)으로부터 형성된 기판 부분(102)과, 추가적으로 도 4B에서 잘 알 수 있는 바와 같이 기판 부분(102)을 덮고 패턴(154)을 정의하는 막(152)을 포함할 수 있다. 막(152)에 대응하는 패턴(154)은 막(152)의 레이저 활성 부분(130', 135', 136')에 의해, 막(152)의 비활성 부분(132)에 의해, 그리고 레이저 활성 타이 바 영역(144)에 의해 정의되는데, 이는 보다 상세히 후술될 것이다. 레이저 활성 부분은 상부에 선택적으로 제공될 추가의 도전성 물질을 위한 적층을 제공하는 데 적합한 물질을 포함할 수 있다. 예를 들면 레이저 활성 부분은 그래파이트(graphite) 풍부한 도전성 시딩 물질을 포함할 수 있다. 실시예에 따르면, 레이저 활성가능 막이 팔라듐 아세테이트를 포함할 때, 막의 레이저 활성 부분은 팔라듐 풍부한(palladium rich) 변형된 유기물 빌드 업 표면을 포함한 팔라듐 시딩된 적층을 포함한다. 특히 팔라듐 아세테이트 물질의 레이저 활성화는 이 물질에서 아세테이트를 선택적으로 제거하여 전술한 바와 같은 팔라듐 풍부한 변형된 유기물이 남는다.
비아 개구부의 레이저 드릴링과 레이저 활성가능 물질의 활성화의 모두를 위한 레이저원은 레이저빔을 발생하는 임의 적당한 소스일 수 있다. 레이저원의 예는 Nd:YAG(Neodymium-doped Yttrium Aluminum Garnet) 레이저 툴 또는 펄스 UV(ultra-violet) 엑시머 레이저를 포함할 수 있는데, 실시예에 따라 후자가 바람직하다. 파장은 실시예에 따라 바람직한 UV 또는 원자외선(deep UV) 범위의 파장 범위인, Nd:YAG(1064nm), XeF(Xenon Fluoride, 351nm), XeCl(Xenon Chloride, 308nm), XeBr(Xenon Bromide, 282nm), KrF(Krypton Fluoride, 248nm), ArF(Argon Fluoride, 193nm), 및 F2(Fluoride Dimer, 157nm)와 같이 적용에 적당한 임의의 파장일 수 있다. 예를 들어, 실시예에 따라 레이저 조사를 이용하여 레이저 활성가능 막을 활성화시키기 위하여, 예를 들면 193nm, 248nm 또는 308nm를 포함한 파장에 설정된 레이저원을 위하여 예를 들면 약 20ns 내지 약 50ns와 같은 레이저 펄스 지속기간(duration)을 먼저 선택할 수 있다. 일단 펄스 지속기간이 설정되면, 레이저 활성가능 막의 두께 함수로서 전달할 펄스의 수를 결정할 수 있다. 전달할 펄스의 수를 결정하기 위한 대략적인 추정(estimate)은 펄스당 활성화할 두께를 기반으로 한다. 예를 들면 팔라듐 아세테이트와 같은 유기막에 대하여, 펄스당 활성 두께 비는 193nm, 248nm, 또는 308nm 레이저원을 위해 약 1 마이크로미터이다. "활성화"의 성취 여부는 예를 들면 대응하는 레이저 조사량(laser irradiation doses)의 결과로 얻어지는 각 레이저 활성 부분의 도전성을 측정하는 단계를 포함한 검사 공정과 같은 다수의 방식으로 결정될 수 있다. 그러면, 금속 또는 금속형 도전체의 도전성과 대적할만한 도전성을 가진 레이저 활성 부분을 실시예에 따라 "활성화"된 것으로 간주하고, 일정 레이저 활성가능 막 두께 및 레이저 활성가능 물질을 위해 전달할 레이저 조사량을 설정한다. 전술한 검사 방법과 함께 혹은 이 대신에, 도전성, 및 따라서 활성화를 확인하기 위해 각 레이저 활성 부분의 조성을 더 결정할 수 있다.
패턴(154)의 레이저 활성 부분(130', 135', 136')과 비활성 부분(132)을 제공하기 위하여, 도 3의 막-기판(140)에 사전결정된 상호연결부 패턴에 따라 레이저 조사를 선택적으로 할 수 있다. 바람직한 실시예에 따르면, 사전결정된 상호연결부 패턴에 따른 선택적 조사는 예를 들면 마스크를 통해 막-기판 조합물의 막에 레이저 조사를 행하여 이루어지고, 그 패턴은 사전결정된 상호연결부 패턴에 대응한다. 대안적으로, CAD(computer aided design) 구동 레이저 직접 기록(direct write)에 의해 선택적 조사를 행할 수 있다. 사전결정된 상호연결부 패턴에 따른 레이저 활성가능 막의 선택적 레이저 조사로 인하여, 비아 개구부(110)에 의해 비아를 위한 사전결정된 패턴에 대응한 부분(135', 136')과 같은, 그리고 기판의 활성면상에 제공될 트레이스의 사전결정된 패턴에 대응한 부분(130')과 같은 막의 레이저 활성 부분이 만들어진다. 선택사양으로 레이저 활성 타이 바 영역(144)을 제공하기 위하여, 실시예에 따라 도 3의 막-기판 조합물(140)에 사전결정된 타이 바 패턴에 따라 레이저 조사를 선택적으로 행할 수 있다. 이 기술분야의 기술자라면 적층상의 전해 도금을 고려시에 활성 타이 바 영역을 제공한다는 것을 알 것이다. 따라서 활성 타이 바 영역은 상부에 타이 바의 제공을 허용하여 전해 도금 동안에 필요한 전기 상호연결부를 제공하고, 이는 보다 상세히 후술될 것이다. 바람직한 실시예에 따르면, 사전결정된 타이 바 패턴에 따른 선택적 조사는 예를 들면 CAD 구동 레이저 직접 기록과 같은 막-기판 조합물의 막상에 레이저 직접 기록을 사용함으로써 행해질 수 있다. 사전결정된 타이 바 패턴에 따라 레이저 활성가능 막을 선택적 레이저 조사하는 것은 사전결정된 상호연결부 패턴에 따라 레이저 활성가능 막을 선택적 레이저 조사하는 것과 동시에 발생될 수 있고, 결과적으로 도 4B에 도시된 영역(144)과 같은 막의 레이저 활성 타이 바 영역이 만들어진다.
다음으로 도 5A 및 도 5B를 예로서 참조하면, 실시예에 따른 레이저이용 금속화는 패터닝된 적층-기판 조합물을 만들기 위해 부분적 활성막의 비활성 부분을 제거하는 단계를 포함한다. 도 5A 및 도 5B의 실시예에 도시된 바와 같이, 비활성 부분(132)을 제거하면 노출면(104), 활성 타이 바 영역(144)을 포함한 기판 부분(102)을 포함하고, 활성 부분(130', 135', 136')과 활성 타이 바 영역을 포함한 패터닝된 적층(162)을 더 포함하는, 도시된 바와 같은 패터닝된 적층-기판 조합물(161)이 만들어진다. 바람직한 실시예에 따르면, 제거 단계는 부분적 활성막을 세척하는 단계를 포함한다. 예를 들면 패터닝된 적층의 물질이 팔라듐 아세테이트 레이저 활성가능 막의 레이저 활성화(laser activation)를 통해 얻은 팔라듐 풍부한 변형된 유기물을 포함할 때, 세척은 물 세척(water washing)을 포함할 수 있다.
다음으로 도 6A 내지 도 8을 예로서 참조하면, 실시예에 따른 레이저이용 금 속화는 인쇄 회로 기판을 제공하기 위해 패터닝된 적층-기판 조합물상에 사전결정된 상호연결부 패턴에 따른 상호연결부를 제공하는 단계를 포함한다. 본 발명의 문맥에서 "상호연결부"란, 사전결정된 상호연결부 패턴에 따른 도전성 트레이스 및 비아의 조합물을 의미한다. 예를 들면 도 8에서 알 수 있는 바와 같이, 인쇄 회로 기판(190)은 기판 부분(102) 및 이 기판 부분(102)에 제공되는 상호연결부(192)를 포함하고, 상호연결부는 사전결정된 상호연결부 패턴에 따라 도시된 바와 같이 트레이스(189) 및 비아(187)를 포함한다. 상호연결부의 제공은, 시드층으로서 적층(162)을 사용하여 임의 잘 알려진 방법에 따라 제공될 수 있다. 예를 들면 상호연결부의 제공은, 무전해 도금, 즉, 임의의 추가 금속화 없는 무전해 도금만을 사용하여, 혹은 무전해 도금 및 전해 도금의 조합을 사용하여 실행될 수 있다. 이제, 전술한 바와 같은 무전해 도금 및 전해 도금의 조합을 사용하여 상호연결부를 제공하는 것을 도 6A 내지 도 8의 바람직한 실시예와 관련하여 더욱 상세히 기술할 것이다.
따라서 예로서 도 6A 및 도 6B에서 알 수 있는 바와 같이, 실시예에 따른 레이저이용 금속화는, 무전해 도금을 통해 패터닝된 적층-기판 조합물의 적층상에, 이 적층의 패턴에 대응하는 패턴을 가진 시드층을 정의하는 제1 도전층을 제공함으로써, 도 6A 및 도 6B의 무전해 도금 기판(164)과 같은 무전해 도금 기판을 제공하는 단계를 포함한다. 잘 알 수 있는 바와 같이, 적층(162)이 추가의 무전해 도금된 도전층을 위한 시드로서의 기능을 하는 한, 적층은 무전해 도금된 도전층을 위한 원자 핵형성(atomic nucleation)의 장소로서의 기능을 하고, 결과적으로 더 이 상의 적당한 "층"으로 존재하지 않으므로, 그의 원자는 무전해 도금 후에 분산(disperse)된다는 것에 주목한다. 결과적으로 적층은 도 6A 내지 도 8에 도시되지 않는다. 그러나 적층이 원자 핵형성의 장소로서 기능을 하는 한, 적층으로부터의 원자는 적어도 무전해 도금 구리층에 여전히 남아있다는 데에 주목한다. 도 6A 및 도 6B로부터 알 수 있는 바와 같이, 무전해 도금 기판(164)은 노출 영역(104)을 가진 기판 부분(102), 적층(162), 그리고 적층(162)에 선택적으로 제공된 등각 도전성 시드층(168)을 포함한 무전해 도금된 제1 도전층을 포함한다. 도시된 실시예에서 시드층(168)은 비아 개구부(110)의 벽 및 바닥에 대응하는 영역을 각각 차지하는 시드층 부분(165, 166), 트레이스에 대응하는 영역을 각각 차지하는 시드층 부분(160), 그리고 타이 바 시드층 부분(174)을 포함한다.
다음으로 도 7A 및 도 7B를 예로서 참조하면, 실시예에 따른 레이저이용 금속화는 제2 도전층이 제1 도전층 및 적층의 패턴에 대응하는 패턴을 정의하도록, 전해 도금을 통해 무전해 도금 기판의 제1 도전층상에 제2 도전층을 제공함으로써, 도 6A 및 도 6B의 전해 도금 기판(164)과 같은 전해 도금 기판을 제공하는 단계를 포함한다. 도 6A 및 도 6B에서 알 수 있는 바와 같이, 전해 도금 기판(180)은 노출 영역(104)을 가진 기판 부분(102), 적층(162), 적층(162) 상에 선택적으로 제공된 등각 도전성 시드층(168)을 포함한 무전해 도금된 제1 도전층, 그리고 전해 도금된 제2 도전층(182)을 포함한다. 도시된 실시예에서 제2 도전층은 비아(187)를 정의하는 제2 도전층 부분(185), 트레이스(189)를 정의하는 제2 도전층 부분(188), 그리고 타이 바(184)를 정의하는 타이 바 부분(183)을 포함한다.
다음으로 도 8을 예로서 참조하면, 본 발명의 실시예는 인쇄 회로 기판(190)과 같은 인쇄 회로 기판을 제공하기 위해 타이 바를 제거하는 단계를 더 포함한다. 따라서 도 8에서 알 수 있는 바와 같이, 인쇄 회로 기판은 사전결정된 상호연결부 패턴에 따라 트레이스(189) 및 비아(187)를 포함한다. 바람직한 실시예에 따르면, 타이 바를 제거하는 단계는 타이 바의 레이저 제거 단계를 포함할 수 있다. 본 발명의 문맥에서 "제거"라는 것은, 이 기술분야의 기술자가 아는 바와 같이 실질적으로 완전한 제거 및 트리밍(trimming)을 망라한 것을 의미한다. 도 1 내지 도 8에 도시된 실시예에 관하여 전술한 바와 같이, 본 발명의 실시예는 LAMP(laser assisted metallization and patterning)의 신규 레이저기반 기판 제조 공정을 위한 공정 흐름을 제안한다. 전술한 바와 같이 LAMP 기술은 예를 들면 드릴링에 의해 비아 개구부를 제공하기 위해 레이저 조사를 사용할 수 있고, 임의 리소그래픽 공정을 할 필요없이 요구되는 설계 회로 패턴 또는 사전결정된 상호연결부 패턴을 형성하기 위해 적층의 유기물을 선택적으로 금속화시킬 수 있다. 레이저는 레이저 투사 가공, 레이저이용 금속화 및 레이저 직접 기록을 통해 사용될 수 있다. 레이저 투사 가공은 잘 알려진 방식으로 레이저 제거를 사용하여 비아 개구부를 제공하는 데 사용될 수 있다. 레이저이용 금속화는 사전결정된 상호연결부 패턴에 따라 기판의 표면상에 레이저 활성가능 물질을 활성화시키기 위해 실시예에 따라 사용될 수 있다. 레이저 활성가능 물질의 활성화와 레이저 활성가능 물질의 임의 비활성 부분의 제거에 의해, 구리 시드층과 같은 팔라듐 풍부한 변형된 유기물과 같은 도전성 물질 시드 요소를 포함한 기판상에 패터닝된 적층이 형성된다. 레이저 직접 기록은 전해 도금을 고려시에 전해 도금을 위해 필요한 타이 바 구조물을 생성하는 데 선택적으로 사용될 수 있다. 방법 실시예에 따라 얻은 인쇄 회로 기판은 비아 개구부를 정의하는 마이크로전자 기판을 포함한 비아 정의 기판과, 사전결정된 상호연결부 패턴에 따라 비아 정의 기판상에 제공되는 상호연결부를 포함하고, 상기 상호연결부는 사전결정된 상호연결부 패턴에 대응한 패턴을 가진 도전층을 포함하고, 상기 도전층은 실질적으로 제1 물질로부터 만들어지고, 상기 도전층은 상기 제1 물질과 상이한 제2 물질을 더 포함하고, 상기 제2 물질은 금속 시딩 물질을 포함하고 상호연결부에 대응한 영역에서만 비아 정의 기판상에 제공된다.
유리하게도, 본 발명의 실시예는 상부에 부착될 전자 소자를 수용하기에 적합하며 전기적으로 연결된 유전체 표면 및 비아에 견고하게 부착된 전기 회로를 가진 인쇄 회로 기판을 제공한다. 본 발명의 실시예는 고분해능(high resolution), 다단계 리소그래픽 공정 제거, 개선된 정렬 능력 및 디스미어링(de-smearing) 제거와 같이 POR(process on record) 기판 공정에 대해 다수의 이점을 제공한다. 특히 LAMP에 따른 본 발명의 실시예는 비아 개구부를 생성하기 위하여, 또한 원하는(사전결정된) 상호연결부 패턴에 대응한 패턴을 가진 패터닝된 적층을 제공하기 위하여 레이저 조사를 사용함으로써, 상호연결부의 제공과 관련하여 리소그래피를 할 필요가 없다. 실시예에 따른 LAMP의 사용은 유리하게도 (1) 리소그래피 공정, 및 따라서 DFR 및 그와 관련된 공정을 사용할 필요성을 제거하고, (2) 디스미어 공정의 필요성 제거하고, (3) 예를 들면 UV 파장 범위와 같이 사용되는 레이저원의 파장 범위에 의해 관리되는 나노미터 범위에서 피쳐(features) 크기의 금속화 및 패 터닝을 허용함으로써 고분해능 패터닝 및 금속화를 제공하고, (4) (a) 비아 개구부의 생성을 위한 레이저 조사와 상호연결부 패턴의 생성을 위한 리소그래피의 모두를 사용해야 하는 복합 효과를 제거하고, (b) 리소그래피를 위한 접촉 마스킹 공정과 관련된 것보다 높은 이미징 정렬(imaging alignment)을 제공하고, (c) UV 레이저가 레이저원으로 사용될 시에 레이저 비아 드릴링을 위해 종래 공정에 사용되는 IR CO2 레이저와 비교할 때 더 나은 정렬을 제공하므로, 비아 및 상호연결부 패터닝 및 금속화의 모두를 위한 개선된 정렬 능력을 제공한다.
전술한 배경기술 섹션에 기술한 LET 공정에 관하여, 본 발명의 실시예는 유리하게도, 전술한 바와 같이 일단 비아 개구부를 제공하고, 오목한 트레이스 위치를 제공하기 위해 전술한 두 경우에서 기판을 제거할 필요가 없다. 또한 본 발명의 실시예는 유리하게도, 기판상에 상호연결부 패턴을 제공하기 위해 기판을 에칭할 필요가 없으므로, 처리량을 상당히 개선시키면서 알려진 비-LET 트레이스(non-LET traces)와 동일한 트레이스, 즉 매립된 트레이스 보다는 기판 표면에 실질적으로 배치된 트레이스를 제작한다. 또한 본 발명의 실시예는 유리하게도, 그라인딩(grinding) 혹은 CMP(chemical mechanical polishing)과 같은 임의 수단을 통하여 트레이스 및/또는 비아 위치로부터 과도한(excess) 도전성 물질을 제거할 필요가 없다. 유리하게도, 본 발명의 실시예의 결과로 사전결정된 상호연결부 패턴에 대응한 영역에만 도전성 물질 시딩을 도입한다. 부가적으로, 실시예에 따른 상호연결부의 제공이 무전해 도금만을, 즉 전해 도금 없이 무전해 도금을 포함할 시에, 유리하게도 상당한 비용 및 처리량 이점을 얻을 수 있다.
도 9를 참조하면, 본 발명의 실시예가 사용될 수 있는 다수의 가능한 시스템 중 하나가 도시되어 있다. 따라서 도시된 시스템(90)은 예를 들면 전술한 도 8의 인쇄 회로 기판(190)과 같은 인쇄 회로 기판을 포함한 전자 어셈블리(1000)를 포함한다. 다른 실시예에서, 전자 어셈블리(1000)는 ASIC(application specific IC)를 포함할 수 있다. 또한, 칩셋(예를 들면 그래픽, 사운드 및 제어 칩셋)에서 발견되는 집적회로는 본 발명의 실시예에 따라 패키지화될 수 있다.
도 9에 도시된 실시예의 경우, 시스템(90)은 또한 도시된 바와 같이 버스(1010)에 의해 서로 연결되는 주메모리(1002), 그래픽 프로세서(1004), 대용량 저장 장치(1006) 및/또는 입력/출력 모듈(1008)을 포함할 수 있다. 메모리(1002)의 예는 SRAM(static random access memory)와 DRAM(dynamic random access memory)를 포함하지만 이로 제한되지는 않는다. 대용량 저장 장치(106)의 예는 하드디스크 드라이브, 콤팩트 디스크 드라이브(CD), DVD(digital versatile disk drive) 등을 포함하지만 이로 제한되지는 않는다. 입력/출력 모듈(1008)의 예는 키보드, 커서 제어장치, 디스플레이, 네트워크 인터페이스 등을 포함하지만 이로 제한되지는 않는다. 버스(1010)의 예는 PCI(peripheral control interface) 버스, ISA(Industry Standard Architecture) 버스 등을 포함하지만 이로 제한되지는 않는다. 다양한 실시예에서, 시스템(90)은 무선 이동전화, PDA(personal digital assistant), 포켓 PC, 태블릿 PC, 노트북 PC, 데스크톱 컴퓨터, 셋톱 박스, 미디어-센터 PC, DVD 플레이어 및 서버일 수 있다.
또 다른 실시예는 구리 도금의 두 단계를 제거한다. 이것은 인쇄 회로 기판 을 위한 기판 제조시의 무전해 구리 도금의 제거이다. 도 10 내지 도 27은 무전해 도금을 사용하지 않고 LAMP를 사용하여 코어리스 기판(coreless substrate)을 만드는 실시예를 도시한다.
도 10은 구리 패널들(1000)을 함께 래미네이트한 것을 도시한다. 도 11A 및 도 11B는 구리 패널들 둘다에 레이저 투사 패터닝(가공)을 사용하여 구리 패널들(1000)을 패터닝하는 단계를 도시한다. 레이저 패터닝의 결과는 패턴(1110)이다.
도 12A 및 도 12B는 유전층(1200)의 양면 래미네이트를 도시한다. 유전층(1200)은 ABF와 같은 유리섬유 또는 플라스틱, 또는 인쇄 회로 기판을 위한 기판으로서 기능하기에 적당한 임의 다른 유전체일 수 있다. 도 13은 구리 패널 상의 유기물(1310) 빌드업 래미네이트를 도시한다. 도 13 내지 도 27은 하나의 구리 패널상의 공정을 도시하는데, 두 구리 패널은 동일한 공정으로 처리될 수 있다.
도 14는 다수의 비아(1400)를 형성하는 유기 빌드업 물질의 레이저 드릴링을 도시한다. 도 15는 시드 코팅부(1510)를 형성하는 팔라듐액으로써 도 14에 도시된 기판을 딥 코팅한 결과를 도시한다. 뒤이은 도 16에서, 도 15에 도시된 기판은 레이저이용 금속화에 의해 레이저 활성화된 팔라듐 시드 코팅을 가진다. 도시된 바와 같이, 참조번호(1610)는 표면의 활성 부분을 나타내고, 참조번호(1620)는 비활성 부분을 나타낸다. 일 실시예에서 시드 코팅이 팔라듐 아세테이트일 때, 막(예를 들면 ABF)의 레이저 활성 부분(1610)은 팔라듐 풍부한 변형된 유기물 빌드업 표면을 포함한 팔라듐 시드 적층을 포함한다. 특히 팔라듐 아세테이트 물질의 레이 저 활성화는 물질에서 아세테이트를 제거하여 전술한 바와 같은 팔라듐 풍부한 변형된 유기물을 남긴다. 일 실시예에서 표면의 레이저 활성화는, CAD 구동 레이저 직접 기록을 통해 또는 마스크 투사 가공에 의해 라인과 마이크로 비아의 모두를 위한 패터닝이 행해진 다음에 온다.
도 17은 도 16에 도시된 기판의 패터닝되지 않은 부분(1620)으로부터의 팔라듐 아세테이트 시드 코트(palladium acetate seed coat)를 세척한 결과를 도시하는데, 결과적으로 부분(1710)으로부터 시드 코트가 제거된다. 예를 들면 패터닝된 적층의 물질이 팔라듐 아세테이트 레이저 활성가능 막의 레이저 활성화를 통해 얻은 팔라듐 풍부한 변형된 유기물을 포함할 때, 세척은 물 세척을 포함할 수 있다.
도 18은 도 17에 도시된 기판(1000)을 전해 구리 도금(1810)한 결과를 도시한다. 구리 도금은 선택적으로 구리 트레이스, 비아 벽 및 타이 바를 덮는다. 선택적인 구리 도금으로 인하여 DFR 및 리소-패터닝(litho-patterning)은 필요 없다. 이 실시예에서, 본 공정은 두 단계 구리 도금(즉 무전해 도금 후 전해 도금)을 제거할 수 있는 이점을 가진다. 본 실시예에서, 전해 구리 도금은 적층에서 레이저 활성화된 빌드업 표면 상에 직접 수행된다. 이것은 모든 구리 특징부(features)가 빌드업 형성 공정 동안에 사용되는 희생 구리패널에 전기 접속된다는 사실에 의해 가능하게 된다.
도 19는 도 18에 도시된 기판상에 수행되는 후속된 유전체 빌드업 공정을 도시한다. 유전체 적층(1910)이 완성된 후에, 도 20은 다수의 비아(2010)를 형성하는 적층을 레이저 비아 드릴링한 결과를 도시한다. 도 21은 기판표면(2110)을 시드 하는 팔라듐액으로써 도 20에 도시된 기판을 딥 코팅한 결과를 도시한다. 도 22A는 도 21에 도시된 기판의 표면을 레이저 활성화한 결과를 도시한다. 도시된 바와 같이, 참조번호(2210)는 활성화된 비아 벽을 나타내고, 참조번호(2230)는 활성화된 비아 바닥을 나타낸다. 참조번호(2220)는 비활성 부분을 나타낸다. 따라서 패터닝된 활성화는 시드 코트 부분을 선택적으로 활성화하는 것을 알 수 있다. 도 22B는 도 22A에 도시된 기판의 평면도를 도시한다.
도 23A는 도 22A에 도시된 기판의 패터닝되지 않은 부분(2310)으로부터 팔라듐액 시드 코트를 세척한 결과를 나타낸다. 도 23B는 도 23A에 도시된 기판의 평면도를 도시한다.
도 24A는 도 23A에 도시된 기판상에 수행된 후속된 유전체 빌드업 공정을 도시한다. 유전체 적층(2410)을 완성한 후에, 트레이스(2510)가 형성될 시에 도 25에 도시된 바와 같이 적층상에 레이저 트레이스 제거가 수행된다. 도시된 바와 같이, 도 26은 C4 솔더볼(예를 들면, 참조번호 2610)과 FLI(first level interconnect)(예를 들면, 참조번호 2710) 범핑(bumping)의 결과를 도시한다.
도 27은 구리 돌출부(2800)를 형성하기 위해 희생 구리판을 에칭한 도 26의 기판을 도시한다.
또 다른 실시예에서, 유전체 빌드업(도 13 참조), 타이 바 및 트레이스를 형성하기 위한 레이저 제거(원하는 경우), 레이저 비아 드릴링/제거(도 14 참조), 및 딥 코팅(도 15 참조) 후에, 기판의 레이저이용 금속화가 수행된다(도 4A 및 도 4B 참조). 레이저이용 금속화가 동일한 투사 마스크(즉 중합체 표면에 도금 시드를 매립하기 위한 것)를 선택적으로 사용하여 유기물을 활성화한 후에, 도 17에서와 같이 기판을 세척한다. 본 실시예에서, 기판을 세척한 후에, 기판 상에 무전해 도금이 수행된다. 도 28은 세척후에 기판상에 무전해 도금(2810)한 결과를 도시한다.
도 29는 구리(2910)로써 기판을 전해 도금 및/또는 비아 채움을 한 결과를 도시한다. 본 실시예에서는 레이저 조사가 작용하는 선택적으로 금속화된 영역에서만 구리 도금을 하므로 CMP를 할 필요가 없다.
또 다른 실시예에서, 유전체 빌드업(도 13 참조), 레이저 마이크로 비아 드릴링/제거(도 14 참조), 딥 코팅(도 15 참조), 기판의 레이저이용 금속화, 무전해 도금(도 28 참조) 및 비아 채움/도금(도 29 참조) 후에, 기판에 팔라듐 DFR 래미네이트(3010)를 적용한다. 그 결과는 도 30에 도시된다. 본 실시예에서, 기판의 팔라듐 DFR 래미네이트 후에, 트레이스 레이저 제거 및 레이저이용 금속화가 기판상에 수행된다. 그 결과는 도 31에 도시되어 있는데, 트레이스(3110) 및 레이저이용 금속화층(3120)을 보여준다.
도 32는 도 31에 도시된 기판상의 구리(3210)의 트레이스 무전해 도금을 수행한 결과를 도시한다. 트레이스 무전해 도금 후에, 본 실시예에서 트레이스 전해 도금(3310)을 기판에 적용한다. 그 결과는 도 33에 도시된다. 그 후 기판에서 DFR을 박리하고, 그 결과는 도 34에 도시된다. 본 실시예는 제거 및 타이 바 도금에 사용되는 동일 패턴에 이어 적층을 선택적으로 금속화하는 데 레이저를 사용하므로, CMP 단계가 필요없다.
도 10 내지 도 34에 도시 및 기술된 실시예는 도 9에 도시 및 기술된 시스템(90)과 같은 시스템에 인쇄 회로 기판으로서 배치될 수 있다.
또한 소정 실시예는 장치 또는 머신 판독가능 매체상에 저장될 수 있고, 머신에 의해 판독되어 명령어를 수행할 수 있다. 머신 판독가능 매체는 머신(예를 들면 컴퓨터, PDA, 셀룰러폰 등)에 의해 판독가능한 형태의 정보를 제공(즉, 저장 및/또는 전송)하는 임의 메커니즘을 포함한다. 예를 들면 머신 판독가능 매체는 ROM(read-only memory), RAM(random-access memory), 자기디스크 저장매체, 광학 저장매체, 플래시 메모리 장치, 생물학적 전기기계 시스템(biological electrical, mechanical system), 전기, 광학, 음향 또는 다른 형태의 전달 신호(예를 들면 반송파, 적외선 신호, 디지털 신호 등)를 포함한다. 장치 또는 머신 판독가능 매체는 미세 전기 기계 시스템(micro-electromechanical system; MEMS), 나노기술장치, 유기, 홀로그래픽, 고체 메모리 장치 및/또는 회전 자기 또는 광학 디스크를 포함할 수 있다. 장치 또는 머신 판독가능 매체는 명령어의 파티션(partitions)이 상이한 머신으로 분리될 때에 예를 들어 상이한 가상 머신들 또는 컴퓨터들의 상호연결부에 걸쳐서 분산될(distributed) 수 있다.
소정 모범적인 실시예를 설명하고 첨부도면에 도시하였지만, 이 기술분야의 기술자라면 다양한 다른 변형을 행할 수 있으므로, 이러한 실시예는 단지 설명을 위한 것으로 광범위한 발명을 제한하려는 것이 아니며, 본 발명은 도시되고 기술된 특정 구성 및 배치로 제한되지 않는다는 것을 알 것이다.
명세서에서 "실시예", "일 실시예", "소정 실시예" 또는 "다른 실시예"의 언급은 실시예와 함께 기술된 특정 특징, 구조 또는 특성이 적어도 소정 실시예에 포함된다는 것을 의미하고, 반드시 모든 실시예에 포함되는 것은 아님을 의미한다. 다양한 표현 "실시예", "일 실시예" 또는 "소정 실시예"는 모두 반드시 동일한 실시예를 참조하지는 않는다. 명세서가 포함된 구성요소, 특징, 구조 또는 특성이 "할 수 있다(may, might, could)"를 명시하는 경우, 이 특정한 구성요소, 특징, 구조 또는 특성을 반드시 포함할 필요는 없다. 명세서 또는 특허청구범위가 "a" 또는 "an" 요소를 언급하는 경우, 이것이 하나의 요소만을 의미하는 것은 아니다. 명세서 또는 특허청구범위가 "추가적인" 소자를 언급하는 경우, 이것은 둘 이상의 추가적인 요소일 수 있다는 것을 배제하지 않는다.

Claims (20)

  1. 기판의 금속 패널을 레이저 투사 패터닝(laser projection patterning)하는 단계와,
    상기 금속 패널 상에 유전층을 래미네이트(laminate)하는 단계와,
    상기 기판을 레이저 조사하여 상기 기판에 다수의 비아(via)를 형성하는 단계와,
    상기 기판 상의 시드 코트(seed coat)를 레이저 활성화하는 단계와,
    상기 기판의 패터닝되지 않은 부분으로부터 상기 시드 코트를 세척(washing)하는 단계와,
    상기 기판상에 패터닝된 적층(patterned build-up layer)을 형성하는 단계와,
    금속 돌출부들(metal protrusions)을 형성하는 금속 도금을 에칭하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 시드 코트를 제공하기 위해 상기 기판을 시딩액(seeding solution)에 딥 코팅(dip coating)하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서,
    상호연결부들(interconnects)을 만들기 위하여 사전결정된 상호연결부 패턴에 따라 상기 패터닝된 적층상에 상기 다수의 비아와 트레이스들(traces) 상에 선택적으로 금속을 전해 도금(electrolytic plating)하는 단계를 더 포함하고, 상기 전해 도금에 전기 접속을 제공하기 위하여 희생 구리 도금(sacrificial copper plating)을 사용하는 방법.
  4. 제1항에 있어서,
    상기 시드 코트를 세척하기 전에 레이저이용 금속화(laser assisted metallization)를 수행하는 단계와,
    무전해 도금 기판을 만들기 위하여 상기 패터닝된 적층-기판 조합물(patterned-build-up-layer-substrate combination)을 무전해 도금함으로써 사전결정된 상호연결부 패턴에 따라 상기 패터닝된 적층-기판 조합물 상에 패터닝된 도전층을 제공하는 단계
    를 더 포함하는 방법.
  5. 제1항에 있어서,
    상기 패터닝된 적층을 제공하는 단계는 상기 시드 코트의 비활성 부분들을 제거하는 단계를 포함하는 방법.
  6. 제3항에 있어서,
    상기 트레이스들을 전해 금속 도금하는 단계를 더 포함하는 방법.
  7. 제3항에 있어서,
    팔라듐 DFR(dry film resist) 래미네이트하는 단계와,
    상기 기판을 DFR 박리(stripping)하는 단계
    를 더 포함하는 방법.
  8. 제1항에 있어서,
    상기 시드 코트는 팔라듐 아세테이트(palladium acetate)를 포함하는 방법.
  9. 제1항에 있어서,
    상기 적층은 팔라듐 시드 유기 적층(palladium seeded organic build-up layer)을 포함하는 방법.
  10. 제1항에 있어서,
    상기 레이저 투사 패터닝 단계는 다수의 마이크로 비아(micro via)를 드릴링(drilling)하는 단계를 더 포함하는 방법.
  11. 금속 패널을 가진 기판과,
    상기 기판에 결합된 시드 코트와,
    상기 금속 패널에 결합된 래미네이트된 유전층과,
    상기 기판에 배치된 다수의 비아와,
    상기 기판에 결합된 패터닝된 적층과,
    상기 기판에 결합된 다수의 금속 돌출부
    를 포함하는 인쇄 회로 기판.
  12. 제11항에 있어서,
    상기 시드 코트는 상기 기판상에 딥 코팅되는 인쇄 회로 기판.
  13. 제11항에 있어서,
    상호연결부들을 만들기 위하여, 사전결정된 상호연결부 패턴에 따라서 상기 패터닝된 적층 상의 상기 다수의 비아와 트레이스들 상에 선택적으로 결합된 금속층을 더 포함하고, 상기 금속층에 전기 접속을 제공하기 위해 희생 구리 도금을 행하는 인쇄 회로 기판.
  14. 제11항에 있어서,
    무전해 도금 기판을 만들기 위하여 패터닝된 적층-기판 조합물을 무전해 도금함으로써 사전결정된 상호연결부 패턴에 따라서 상기 패터닝된 적층-기판 조합물에 결합된 패터닝된 도전층을 더 포함하는 인쇄 회로 기판.
  15. 제11항에 있어서,
    상기 시드 코트는 팔라듐 아세테이트를 포함하는 인쇄 회로 기판.
  16. 인쇄 회로 기판과, 상기 인쇄 회로 기판에 결합된 메모리 장치를 포함하는 시스템으로서,
    상기 인쇄 회로 기판은,
    금속 패널을 가진 기판과,
    상기 기판에 결합된 시드 코트와,
    상기 금속 패널에 결합된 래미네이트된 유전층과,
    상기 기판에 배치된 다수의 비아와,
    상기 기판에 결합된 패터닝된 적층과,
    상기 기판에 결합된 다수의 금속 돌출부
    를 포함하는 시스템.
  17. 제16항에 있어서,
    상기 패터닝된 적층 상의 상기 다수의 비아와 트레이스들 상에 선택적으로 결합된 금속층을 더 포함하고, 상기 금속층에 전기 접속을 제공하기 위하여 희생 구리 도금을 행하는 시스템.
  18. 제16항에 있어서,
    상기 패터닝된 적층-기판 조합물에 결합된 패터닝된 도전층을 더 포함하고, 상기 패터닝된 도전층은 무전해 도금되는 시스템.
  19. 제16항에 있어서,
    상기 시드 코트는 팔라듐 아세테이트를 포함하는 시스템.
  20. 제16항에 있어서,
    상기 시드 코트는 상기 기판상에 딥 코팅되는 시스템.
KR1020087015840A 2005-12-28 2006-12-13 기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로 기판을 제공하는 방법 KR101025435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/320,922 2005-12-28
US11/320,922 US7765691B2 (en) 2005-12-28 2005-12-28 Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate

Publications (2)

Publication Number Publication Date
KR20080070877A true KR20080070877A (ko) 2008-07-31
KR101025435B1 KR101025435B1 (ko) 2011-03-28

Family

ID=38192282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015840A KR101025435B1 (ko) 2005-12-28 2006-12-13 기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로 기판을 제공하는 방법

Country Status (7)

Country Link
US (1) US7765691B2 (ko)
JP (2) JP2009516396A (ko)
KR (1) KR101025435B1 (ko)
CN (1) CN101347053B (ko)
DE (1) DE112006003613B4 (ko)
TW (1) TWI327881B (ko)
WO (1) WO2007078865A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
TWI394506B (zh) 2008-10-13 2013-04-21 Unimicron Technology Corp 多層立體線路的結構及其製作方法
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
US8395051B2 (en) * 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
TWI432116B (zh) * 2011-03-23 2014-03-21 Unimicron Technology Corp 線路板的內埋式線路結構的製造方法
CN102806789A (zh) * 2011-06-03 2012-12-05 上海安费诺永亿通讯电子有限公司 在绝缘体表面形成金属图案的方法
US20130037312A1 (en) * 2011-08-10 2013-02-14 Invensas Corporation High density trace formation method by laser ablation
US10098242B2 (en) 2012-03-29 2018-10-09 Taiwan Green Point Enterprises Co., Ltd. Double-sided circuit board and method for preparing the same
US10149390B2 (en) 2012-08-27 2018-12-04 Mycronic AB Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR102356809B1 (ko) 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160080526A (ko) 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
IT201900005156A1 (it) * 2019-04-05 2020-10-05 St Microelectronics Srl Procedimento per fabbricare leadframe per dispositivi a semiconduttore
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN113853063A (zh) * 2021-09-09 2021-12-28 深圳市海目星激光智能装备股份有限公司 介电材料去除方法、激光去除设备与电子器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287843B1 (de) 1987-04-24 1990-08-29 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
EP0399161B1 (en) 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
JPH03268392A (ja) * 1990-03-16 1991-11-29 Hitachi Chem Co Ltd 多層配線板の製造法
US5462773A (en) * 1992-12-28 1995-10-31 Xerox Corporation Synchronized process for catalysis of electroless metal plating on plastic
JPH0758438A (ja) * 1993-08-18 1995-03-03 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP3493703B2 (ja) * 1994-01-25 2004-02-03 松下電工株式会社 回路板の形成方法
JP3414024B2 (ja) * 1995-01-30 2003-06-09 株式会社日立製作所 電子回路基板の配線修正方法
JPH09260808A (ja) * 1996-03-19 1997-10-03 Fujitsu Ltd 光触媒反応による金属配線の形成方法及び基材
JP3111891B2 (ja) * 1996-04-09 2000-11-27 株式会社村田製作所 無電解めっきのための活性化触媒液および無電解めっき方法
JP3633252B2 (ja) 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3297006B2 (ja) * 1997-12-05 2002-07-02 イビデン株式会社 多層プリント配線板
DE19723734C2 (de) * 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6562656B1 (en) 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
JP2003031924A (ja) * 2001-07-16 2003-01-31 Toray Eng Co Ltd 金属回路形成方法
AU2002211864A1 (en) 2001-07-23 2003-02-17 Gary A. Clayton Grid interposer
US20030180448A1 (en) 2002-03-21 2003-09-25 T.L.M. Advanced Laser Technology Ltd. Method for fabrication of printed circuit boards
JP3953900B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
JP2005286158A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp パターン形成方法、電子デバイス及びその製造方法並びに電子機器
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置

Also Published As

Publication number Publication date
KR101025435B1 (ko) 2011-03-28
WO2007078865A3 (en) 2007-11-29
US20070144769A1 (en) 2007-06-28
WO2007078865A2 (en) 2007-07-12
CN101347053A (zh) 2009-01-14
US7765691B2 (en) 2010-08-03
TWI327881B (en) 2010-07-21
CN101347053B (zh) 2011-04-27
JP2012089874A (ja) 2012-05-10
JP2009516396A (ja) 2009-04-16
DE112006003613T5 (de) 2008-11-13
JP5404755B2 (ja) 2014-02-05
TW200738085A (en) 2007-10-01
DE112006003613B4 (de) 2017-11-23

Similar Documents

Publication Publication Date Title
KR101025435B1 (ko) 기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로 기판을 제공하는 방법
US7237334B2 (en) Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US8877565B2 (en) Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
TWI362239B (en) Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
US20070148420A1 (en) Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
JP2010532582A (ja) 誘電性ビルドアップ層のレーザ支援エッチングを用いて、パターン化された埋込み導電層を提供する方法
TWI514943B (zh) 微電子電路圖案化的方法
US20080035271A1 (en) Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique
JP2002190658A (ja) プリント配線板の回路形成方法
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
JP2002134918A (ja) 多層プリント配線板の製造方法
JP2005347429A (ja) プリント基板の製造方法
KR101981135B1 (ko) 회로배선판 제조방법
JP2008235755A (ja) スルーホールフィリング方法
JP2003273510A (ja) プリント基板の製造方法
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置
JP2021163893A (ja) 回路配線基板および配線パターン形成方法
JPH05315744A (ja) フィルム基板の製造方法
JP2000124605A (ja) レーザーによりヴィアを形成するプリント基板の製造方法
JP2833601B2 (ja) 印刷配線板の製造方法
JP2008016710A (ja) 回路基板の製造方法
JPH04118986A (ja) 基板の回路パターン形成方法
JPH05275820A (ja) 導通路付き両面回路基板およびその製造方法
JPH114070A (ja) 多層プリント配線板の製造方法
JP2007305766A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 9