JP2010532582A - 誘電性ビルドアップ層のレーザ支援エッチングを用いて、パターン化された埋込み導電層を提供する方法 - Google Patents
誘電性ビルドアップ層のレーザ支援エッチングを用いて、パターン化された埋込み導電層を提供する方法 Download PDFInfo
- Publication number
- JP2010532582A JP2010532582A JP2010515065A JP2010515065A JP2010532582A JP 2010532582 A JP2010532582 A JP 2010532582A JP 2010515065 A JP2010515065 A JP 2010515065A JP 2010515065 A JP2010515065 A JP 2010515065A JP 2010532582 A JP2010532582 A JP 2010532582A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- layer
- build
- conductive layer
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005530 etching Methods 0.000 title claims description 5
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 239000003365 glass fiber Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- LSGOVYNHVSXFFJ-UHFFFAOYSA-N vanadate(3-) Chemical compound [O-][V]([O-])([O-])=O LSGOVYNHVSXFFJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000002904 solvent Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
- G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
- G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
- G03F7/202—Masking pattern being obtained by thermal means, e.g. laser ablation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
パターン化された導電層を提供する方法である。その方法は、絶縁材料を含むビルドアップ層を提供する段階；提供されるパターン化された導電層の予め定められたパターンに従って、ビルドアップ層の選択部分をレーザ照射する段階であって、そのレーザ照射する段階は、予め定められたパターンに従って、ビルドアップ層に予め定められたレーザで弱められた部分を生成するために、前記絶縁材料における前記化学結合の少なくともいくらかの結合エネルギよりも高い光子エネルギを有するレーザ・ビームを使用する段階を含む、段階；予め定められたパターンに従って凹部を形成するために、ビルドアップ層のレーザで弱められた部分を除去する段階；および、パターン化された導電層を形成するために、導電材料で凹部を充填する段階を含む。
Description
本発明の実施例は、一般に、高入力／出力（Ｉ／Ｏ）密度基板のような超小型電子装置のために導電層をパターン化する分野に関する。
高Ｉ／Ｏ密度基板のような基板に対して導電層をパターン化する従来のプロセスは、典型的には、例えば、積層、および、それに続くセミアディティブ法に基づくリソグラフィによって、最初の誘電層を提供するプロセスを含む。このようなプロセスには、典型的には、無電解シード層めっき、ドライ・フィルム・レジストの積層、露出、現像、電解金属めっき、および、ドライ・フィルム・レジストの剥離が含まれる。その結果生じたパターン化された導電性の金属層は、ビルドアップ層の上部に位置するであろう。
不都合なことに、導電層をパターン化する先行技術の方法は、次世代装置に期待されているような、特徴部の縮小およびＩ／Ｏ密度の増加には適さない。特に、先行技術の導電層をパターン化する方法では、約１０ミクロンまたはそれ以下の線および間隔の特徴部の形成が困難である。加えて、このような方法は、典型的には多くの加工工程を必要とし、したがって、スループット時間が長くなる。
先行技術は、誘電材料に埋込まれたパターン化された導電層を提供するための、コスト効率が良く、簡便かつ信頼できる方法を提供しない。
実施例を単純化および明瞭化するために、図面中の要素は、必ずしも同一縮尺で描かれない。例えば、いくつかの要素は、明瞭化するために他の要素に比べて誇張される場合がある。適切であると考えられる場合には、対応または類似する要素を示すために、図面中で参照番号が繰り返される。
以下の詳細な説明では、パターン化された導電層を提供する方法が記述される。例えば、本発明を実施するための特定の実施例が、添付図面を参照して示される。本発明の範囲および精神から逸脱することなく、他の実施例も存在し得ること、および、他の構造変更も可能であることが理解されるべきである。
ここで使用される「上に」、「下に」、「隣接する」という用語は、他の要素に対する、ある要素の位置を意味する。例えば、第２の要素の「上に」または「下に」配置された第１の要素は、第２の要素に直接接している場合もあり、あるいは、１またはそれ以上の介在要素を含む場合もある。さらに、第２の要素の「隣に」または「隣接して」配置された第１の要素は、第２の要素に直接接している場合もあり、あるいは、１またはそれ以上の介在要素を含む場合もある。さらに、記述において、選択的に「図および／または要素」という場合がある。このような場合、例えば記述において、「要素Ａ／Ｂを示す図Ｘ／Ｙ」というときは、図Ｘは要素Ａを示し、図Ｙは要素Ｂを示すことを意味する。さらに、ここで使用される「層」は、単一の材料で形成された層、異なるコンポーネントの混合物で形成された層、多様なサブレイヤで形成された層を意味し、各サブレイヤもまた上述したものと同様の定義を有する。
以下では、本実施例および他の実施例のいくつかの側面が、図１ａ〜図３を参照しながら記述される。しかしながら、これらの図は制限目的ではなく、説明および理解を容易にする目的であることを意図している。
図１ａ〜図１ｃを参照して、実施例は、予め定められたパターンに従って、ビルドアップ層の選択された部分をレーザ照射することを含む。ビルドアップ層は、例えば、エポキシ樹脂ベースの誘電材料（例えば、ガラス繊維強化エポキシ樹脂）、ガラス繊維強化ポリイミド、または、ビスマレイミド−トリアジン（ＢＴ）などのような周知の誘電材料のいずれかを含む。実施例に従ってビルドアップ層上にレーザ照射される予め定められたパターンは、ビルドアップ層内に提供されるパターン化された導電層の予め定められたパターンに対応する。本明細書において「パターン化された導電層」とは、その横断面図で示されるように、１または複数の導電材料を含む複数の層コンポーネントを定義する層を意味する。したがって、実施例によれば、そのパターン化された導電層は、例えば、一方ではビルドアップ層内に埋め込まれた導電性のメタライゼーション層（トレース、パッド、およびフィデューシャルを含み、ビアは除く）を含むが、他方では導電性のビアの層を含む。実施例に従ってパターン化された導電層は、アプリケーションのニーズにより、単一の導電材料または複数の導電材料を含む。
さらに図１ａ〜図１ｃを参照して、ビルドアップ層１０は、その選択された部分１２（図１ａ〜図１ｃにおいて破線で示される）上にレーザ照射を受け、これらの選択された部分はパターン化された導電層のパターンが提供される部分を有する。レーザ照射は、図示されるようなレーザ・ビーム１６を放射するレーザ源または装置１４を使用して遂行される。レーザ源は、それらが生成するレーザ・ビームが、ビルドアップ層１０の絶縁材料内に存在する化学結合の少なくともいくらかの結合エネルギよりも高い光子エネルギを有するように、実施例に従って選択される。このように、レーザ・ビームは、レーザで弱められたゾーンを生成するために、これらの化学結合のいくらかを破壊するが、これについては図２を参照してより詳細に説明する。選択された部分へのレーザ照射は、周知の方法のいずれか１つを用いて達成される。例えば、図１ａを参照すると、一実施例によれば、レーザ照射は、ビルドアップ層１０上に接触マスク１８を提供すること、および、レーザ・ビーム１６を使用して接触マスク１８を通してビルドアップ層１０をレーザ照射することを含む。次に、図１ｂを参照して、レーザ照射は、ビルドアップ層１０から距離をおいて、ビルドアップ層１０上に投影マスク２０を提供すること、および、投影マスクを通してビルドアップ層１０をレーザ照射することを含む。レーザ照射は、さらに図１ｂに示されるような周知の投影光学１７によって支援されてもよいであろう。次に、図１ｃを参照して、レーザ照射は、レーザ・ビーム１６を使用して選択部分１２にビルドアップ層１０を照射するダイレクト・レーザ・イメージング装置２２により、ダイレクト・レーザ・イメージングを使用することを含む。
一実施例によれば、レーザ源１４は、ビルドアップ層１０の絶縁材料内に存在する化学結合の少なくともいくらかを破壊するために、約２．００ｅＶと７．００ｅＶとの間、好ましくは、約２．２５ｅＶと約３．６５ｅＶとの間の光子エネルギ準位で放射する。レーザ源１４が、絶縁材料を剥離させることなく単に脆弱化させるために、レーザ源は、約０．５Ｊ／ｃｍ２に等しいか、あるいはそれよりも小さい平均レーザ・フルエンスを示す。レーザ・ビーム１６は、短い可視光から遠紫外（ＵＶ）領域（約５５０ｎｍから約１５０ｎｍ）の波長を有する。レーザ装置は、第２および第３の高調波Ｎｄ：ＹＡＧまたはバナデート・レーザを含み、それぞれの波長は約５３２ｎｍおよび約３５５ｎｍである。あるいは、レーザ装置は、それぞれが約５２７ｎｍおよび約３５１ｎｍの波長を有する第２および第３の高調波Ｎｄ：ＹＬＦレーザ装置、または、約３５４ｎｍの波長を有するＸｅＣｌエキシマ・レーザ装置、または、約３０８ｎｍの波長を有するＸｅＦエキシマ・レーザ装置を含む。実施例によれば、上述のエキシマ・レーザ装置は、それらが高いパルス・エネルギ（一般に、１００ｍＪから約２ジュール）を有するので好適である。
以上に列挙されたビルドアップ層１０の絶縁材料内の化学結合の大部分は、約１ｅＶから約１０ｅＶの範囲の結合エネルギを有する。ビーム１６のようなレーザ・ビームで照射されたとき、選択部分１２内の結合原子は、光子を吸収し、より高いエネルギ準位に励起される。光子エネルギが結合エネルギよりも高い場合、光子エネルギを吸収した原子は、結合原子の化学結合を破壊することができる。レーザ照射の結果、破壊された結合の断片は、光子吸収断面積、局所の光子強度、およびフルエンスに依存する。光子エネルギの選択を含むレーザ照射のパラメータは、ビルドアップ層１０の絶縁材料によって、レーザ・ビーム１６の予め定める吸収深度を達成するための実施例に従って選択される。レーザ透過深度は、図１ａ〜図１ｃを含む図において、図中に記された寸法Ｄによって示される。実施例によれば、レーザ光子は、選択部分１２を弱めるために、深度Ｄまでビルドアップ層内に吸収される必要がある。好適な実施例によれば、深度Ｄは、約５〜１５ミクロンである。
次に図２に関し、選択部分１２のレーザ照射は、ビルドアップ層１０上の予め定められたレーザで弱められた部分２４を導く。図２に示されたように、実施例に従ったビルドアップ層１０のレーザ照射は、選択部分１２（図１ａ〜図１ｃを参照）の材料の全部を剥離するのではなく、むしろ、レーザで弱められた部分２４を生成するために、選択部分内の化学結合の少なくともいくらかを破壊する。特に、レーザで弱められた部分は、同じ化学的なエッチング性質およびエッチング・プロセス・パラメータに対して、ビルドアップ層のオリジナル材料よりも高速でエッチングすることができるという特性を有する。
次に図３を参照して、本実施例は、提供されるべきパターン化された導電層の予め定められたパターンに従って、埋め込みパターンを示す凹部２６を生成するために、レーザで弱められた部分２４を除去することを含む。本実施例に従った除去は、例えば、周知のデスミア（ｄｅｓｍｅａｒ）溶液の１つおよびレーザ・ドリル後にレーザ・ドリルされたビア開口をデスミアするために典型的に用いられるデスミア工程のパラメータを用いて行うエッチングを含む。そのようなデスミア溶液の一例は、過マンガン酸塩薬剤を含む。エッチング液は、オリジナルのビルドアップ材料上をほとんどエッチングしないが、レーザで弱められた部分上のより多くは、こらら部分内の化学結合が弱められているために、より多くエッチングされるように選択される。
次に図４を参照して、実施例は、導電材料２７で凹部２６を充填し、パターン化された導電層２８を形成することを含む。実施例によれば、その充填は、最初に、凹部２６の表面を無電解めっきされた銅のシード層で充填し、その後、電気銅めっきを用いてその無電解銅シード層の上部をめっきする。その後、例えばＣＭＰのような機械的な研摩方法が、銅を凹部の領域へ限定するために用いられる。当業者は、凹部をメタライズする他の方法についての知識を有しているであろう。図４に示された実施例では、パターン化された導電層２７は、導電性のメタライゼーション層（断面が示される）を含む。
パターン化された導電層に関する図４に示された実施例は、上記で定義されたような導電性メタライゼーション層のみを示すが、実施例はそれに制限されず、上述されたように、それらの範囲内にある複数の導電性ビアを含むパターン化された導電層も含む。ビアは、アプリケーションのニーズに従って、ブラインドビアであってスルービアであってもよい。したがって、このような場合、レーザ照射は、導電性金属化パターン層に関連する典型的な深度よりも、ビルドアップ材料をより深い深度まで弱めるために選択されてもよい。
有利なことに、本実施例は、リソグラフィ・プロセス・フローを、単に必要とするレーザ照射および化学的エッチングで置き換えることにより、ドライ・フィルム・レジスト積層、露出、現像、および剥離を含むリソグラフィを使用することなく、例えば、導電性メタライゼーション層または導電性ビアの層のようなパターン化された導電層を提供する方法を提供する。加えて、提案された実施例は、ビルドアップ層の内部に埋め込まれた金属の特徴部を有利に形成することができ、それは先行技術のプロセスよりも、例えば約１０ミクロンを下回る細い線および間隔特徴部のような、より細い線および間隔を可能にする。さらに、有利なことに、実施例は、純粋なレーザ剥離プロセスよりも著しく低いレーザ光量およびフルエンス（ビルドアップ材料に依存して、約２倍から約１０倍低い）しか必要としないレーザ照射を提供するので、そのような利点は、同じレーザ予算で、はるかに広範囲をカバーできると言い換えることができる。さらに、実施例に従ったレーザで弱められた部分の化学的エッチングは、より有利なことに、ビルドアップ表面のクリーニングおよびラッフニング・プロセス（そのプロセスは、先行技術に従って必要である）でも役に立つ。したがって、実施例は、加工工程を追加しないばかりでなく、先行技術に比べて減少させる。さらに有利なことに、実施例は、先行技術のレーザのビアおよびリソグラフィ・パターニング・プロセスと比較して、改善されたアラインメント精度を可能にする、ビアおよび間隔の特徴部をパターン化するために使用される。先行技術のビルドアップ法における問題の１つは、レーザ・アラインメントがビルドアップ・アラインメントの制約を表わすと共に、レーザでドリルされたビアのアラインメントおよびリソグラフィ特徴アラインメントが互いに相互作用することである。この制約は、ビアおよび導電性パターン化の両方に、同じパターン化技術を使用することによって克服することができる。
上述された様々な実施例は、制限する目的ではなく、例示として示された。本発明の詳細な実施例が記述されたが、その精神および範囲から逸脱することなく、それらの多様な変更が可能であり、上述された特定の詳細事項によって、添付の請求項で定義された発明が制限されないと理解すべきである。
Claims (20)
- パターン化された導電層を提供する方法において、
絶縁材料を含むビルドアップ層を提供する段階と、
提供される前記パターン化された導電層の予め定められたパターンに従って、前記ビルドアップ層の選択部分をレーザ照射する段階であって、前記レーザ照射する段階は、前記予め定められたパターンに従って、前記ビルドアップ層に予め定められたレーザで弱められた部分を生成するために、前記絶縁材料における前記化学結合の少なくともいくらかの結合エネルギよりも高い光子エネルギを有するレーザ・ビームを使用する段階を含む、段階と、
前記予め定められたパターンに従って凹部を形成するために、前記ビルドアップ層の前記レーザで弱められた部分を除去する段階と、
前記パターン化された導電層を形成するために、導電材料で前記凹部を充填する段階と、
から構成されることを特徴とする方法。 - 前記レーザ照射する段階は、約２．００ｅＶと約７．００ｅＶとの間の光子エネルギを有するレーザ源を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記レーザ照射する段階は、平均レーザ・フルエンスが約０．５Ｊ／ｃｍ２に等しいか、または小さいレーザ源を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記レーザ照射する段階は、約１５０ｎｍと約５５０ｎｍとの間の波長を有するレーザ源を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記レーザ照射する段階は、約５３２ｎｍおよび約３５５ｎｍの波長をそれぞれ有する、第２および第３高調波Ｎｄ：ＹＡＧレーザ装置またはバナデート・レーザ装置を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記レーザ照射する段階は、約５２７ｎｍおよび約３５１ｎｍの波長をそれぞれ有する、第２および第３高調波Ｎｄ：ＹＬＦレーザ装置を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記レーザを照射する段階は、約３５４ｎｍの波長を有するＸｅＣＩエキシマ・レーザ装置、または、約３０８ｎｍの波長を有するＸｅＦエキシマ・レーザ装置を使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記絶縁材料および前記レーザ・ビームは、前記絶縁材料によって前記レーザ・ビームが予め定められた吸収深度を達成するために選択されることを特徴とする請求項１記載の方法。
- 前記パターン化された導電層の前記深度は、約５〜１５ミクロンであることを特徴とする請求項８記載の方法。
- 前記レーザ照射する段階は、
前記ビルドアップ層上に接触マスクを提供する段階、および、
前記ビルドアップ層の選択された部分をレーザ照射するために、前記接触マスクを通して前記ビルドアップ層をレーザ照射する段階、
を含むことを特徴とする請求項１記載の方法。 - 前記レーザ照射する段階は、
前記ビルドアップ層上に投影マスクを提供する段階、および、
前記ビルドアップ層の前記選択された部分をレーザ照射するために前記投影マスクを通して前記ビルドアップ層をレーザ照射する段階、
を含むことを特徴とする請求項１記載の方法。 - レーザ照射する段階は、前記ビルドアップ層の前記選択部分をレーザ照射するために、レーザ・ダイレクト・イメージングを使用する段階を含むことを特徴とする請求項１記載の方法。
- 前記除去する段階は、前記レーザで弱められた部分をエッチングする段階を含むことを特徴とする請求項１記載の方法。
- 前記エッチングする段階は、過マンガン酸塩溶剤を使用する段階を含むことを特徴とする請求項１２記載の方法。
- 前記充填する段階は、前記ビルドアップ層上および前記凹部内に無電解めっきされた導電性シード層を提供する段階、前記無電解めっきされた導電性シード層上に電解めっきされた導電層を提供する段階、および、前記電解めっきされた導電層を機械的に研磨する段階を含むことを特徴とする請求項１記載の方法。
- 前記ビルドアップ層は、エポキシ樹脂ベースの誘電材料、ガラス繊維強化ポリイミド、および、ビスマレイミド−トリアジン（ＢＴ）のうちの１つを含むことを特徴とする請求項１記載の方法。
- 前記ビルドアップ層は、ガラス繊維強化エポキシ樹脂を含むことを特徴とする請求項１５記載の方法。
- 前記導電材料は、銅を含むことを特徴とする請求項１記載の方法。
- 前記パターン化された導電層は、導電性のメタライゼーション層を含むことを特徴とする請求項１記載の方法。
- 前記パターン化された導電層は、導電性のビアの層を含むことを特徴とする請求項１記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/771,428 US20090004403A1 (en) | 2007-06-29 | 2007-06-29 | Method of Providing Patterned Embedded Conducive Layer Using Laser Aided Etching of Dielectric Build-Up Layer |
| US11/771,428 | 2007-06-29 | ||
| PCT/US2008/068149 WO2009032390A2 (en) | 2007-06-29 | 2008-06-25 | Method of providing patterned embedded conducive layer using laser aided etching of dielectric build-up layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010532582A true JP2010532582A (ja) | 2010-10-07 |
| JP5261484B2 JP5261484B2 (ja) | 2013-08-14 |
Family
ID=40160898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010515065A Expired - Fee Related JP5261484B2 (ja) | 2007-06-29 | 2008-06-25 | 誘電性ビルドアップ層のレーザ支援エッチングを用いて、パターン化された埋込み導電層を提供する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090004403A1 (ja) |
| JP (1) | JP5261484B2 (ja) |
| KR (1) | KR101481851B1 (ja) |
| CN (1) | CN101689482B (ja) |
| TW (1) | TWI363666B (ja) |
| WO (1) | WO2009032390A2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106795044A (zh) * | 2014-10-03 | 2017-05-31 | 日本板硝子株式会社 | 带贯通电极玻璃基板的制造方法以及玻璃基板 |
| US10361121B2 (en) | 2016-05-13 | 2019-07-23 | Intel Corporation | Aluminum oxide for thermal management or adhesion |
| CN108430150B (zh) * | 2017-02-13 | 2021-02-26 | 鹏鼎控股(深圳)股份有限公司 | 具有弹性线路的电路板及其制作方法 |
| CN109659220A (zh) * | 2017-10-11 | 2019-04-19 | 中国科学院半导体研究所 | 激光辅助无掩膜高深宽比碳化硅深槽孔结构制备方法 |
| TWI651991B (zh) * | 2018-03-02 | 2019-02-21 | 李俊豪 | 導電線路之製作方法 |
| KR102596988B1 (ko) * | 2018-05-28 | 2023-10-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
| TWI726225B (zh) * | 2018-07-18 | 2021-05-01 | 李俊豪 | 生醫晶片製作方法 |
| US20200078884A1 (en) * | 2018-09-07 | 2020-03-12 | Intel Corporation | Laser planarization with in-situ surface topography control and method of planarization |
| CN109618487B (zh) * | 2019-01-22 | 2022-07-29 | 张雯蕾 | 带有内埋电路的立体基件及其制备方法 |
| CN113614642A (zh) * | 2019-03-18 | 2021-11-05 | Asml控股股份有限公司 | 显微操纵器装置和量测系统 |
| CN113351999A (zh) * | 2021-05-31 | 2021-09-07 | 昆山大洋电路板有限公司 | 一种基于激光镭雕的成品板铜面无损伤改版再加工工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| JPH0847790A (ja) * | 1994-06-02 | 1996-02-20 | Mitsubishi Electric Corp | 光加工装置及び方法 |
| JP2001144410A (ja) * | 1999-11-17 | 2001-05-25 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| WO2005034595A1 (ja) * | 2003-10-06 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | 樹脂層へのビアホールの形成方法 |
| WO2005092559A1 (en) * | 2004-03-04 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | Method and precise laser nanomachining with uv ultrafast laser pulses |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661201A (en) * | 1985-09-09 | 1987-04-28 | Cts Corporation | Preferential etching of a piezoelectric material |
| US4882200A (en) * | 1987-05-21 | 1989-11-21 | General Electric Company | Method for photopatterning metallization via UV-laser ablation of the activator |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| US6956182B2 (en) * | 2000-05-26 | 2005-10-18 | Sts Atl Corporation | Method of forming an opening or cavity in a substrate for receiving an electronic component |
| US6448108B1 (en) * | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
| WO2002090037A1 (en) * | 2001-05-09 | 2002-11-14 | Electro Scientific Industries, Inc. | Micromachining with high-energy, intra-cavity q-switched co2 laser pulses |
| JP2003101188A (ja) * | 2001-09-26 | 2003-04-04 | Nitto Denko Corp | ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法 |
| CA2408483C (en) * | 2002-10-17 | 2011-01-04 | Yujie Han | Laser chemical fabrication of nanostructures |
-
2007
- 2007-06-29 US US11/771,428 patent/US20090004403A1/en not_active Abandoned
-
2008
- 2008-06-25 CN CN2008800223093A patent/CN101689482B/zh active Active
- 2008-06-25 KR KR1020097027158A patent/KR101481851B1/ko active IP Right Grant
- 2008-06-25 JP JP2010515065A patent/JP5261484B2/ja not_active Expired - Fee Related
- 2008-06-25 WO PCT/US2008/068149 patent/WO2009032390A2/en active Application Filing
- 2008-06-27 TW TW097124231A patent/TWI363666B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| JPH0847790A (ja) * | 1994-06-02 | 1996-02-20 | Mitsubishi Electric Corp | 光加工装置及び方法 |
| JP2001144410A (ja) * | 1999-11-17 | 2001-05-25 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| WO2005034595A1 (ja) * | 2003-10-06 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | 樹脂層へのビアホールの形成方法 |
| WO2005092559A1 (en) * | 2004-03-04 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | Method and precise laser nanomachining with uv ultrafast laser pulses |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009032390A3 (en) | 2009-09-24 |
| KR20100037051A (ko) | 2010-04-08 |
| WO2009032390A2 (en) | 2009-03-12 |
| CN101689482A (zh) | 2010-03-31 |
| US20090004403A1 (en) | 2009-01-01 |
| TWI363666B (en) | 2012-05-11 |
| KR101481851B1 (ko) | 2015-01-12 |
| TW200924896A (en) | 2009-06-16 |
| JP5261484B2 (ja) | 2013-08-14 |
| CN101689482B (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5261484B2 (ja) | 誘電性ビルドアップ層のレーザ支援エッチングを用いて、パターン化された埋込み導電層を提供する方法 | |
| JP2008166736A (ja) | プリント基板の製造方法およびプリント基板加工機 | |
| KR20080070877A (ko) | 기판의 레이저이용 금속화 및 패터닝을 사용하여 인쇄 회로기판을 제공하는 방법, 인쇄 회로 기판, 및 인쇄 회로기판을 포함하는 시스템 | |
| JP7405779B2 (ja) | 超高速レーザを使用した回路板材料のパターン形成および除去 | |
| JP2008147242A (ja) | プリント基板のレーザ加工方法 | |
| JP2006513862A (ja) | レーザを用いて電気的な回路基板を加工するための装置および方法 | |
| US6642158B1 (en) | Photo-thermal induced diffusion | |
| JP2001313471A (ja) | 配線板のビアホール形成方法 | |
| JP3720034B2 (ja) | 穴あけ加工方法 | |
| JPWO2005034595A1 (ja) | 樹脂層へのビアホールの形成方法 | |
| US10905012B2 (en) | Method for producing wiring board, and wiring board | |
| JPH06260766A (ja) | 多層配線板の製法 | |
| JP4089198B2 (ja) | 半導体装置用基板の製造方法 | |
| US8288682B2 (en) | Forming micro-vias using a two stage laser drilling process | |
| Hichri et al. | Excimer Laser Ablation for the Patterning of Ultra‐fine Routings | |
| JP2011061161A (ja) | プリント配線板の製造方法 | |
| JPH08264957A (ja) | 多層印刷配線板の製造方法 | |
| JP4887575B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| JP5109285B2 (ja) | 多層配線基板の製造方法 | |
| JP4502092B2 (ja) | 積層フィルム基材の加工方法 | |
| KR101981135B1 (ko) | 회로배선판 제조방법 | |
| JP2005086188A (ja) | 膜パターンの形成方法及び形成装置、並びに回路素子 | |
| JP2005183875A (ja) | プリント配線板のスルーホール樹脂充填方法 | |
| JPH11135918A (ja) | プリント配線板の製造方法 | |
| JP2007281089A (ja) | ビルドアップ多層配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120312 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120611 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5261484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |