JP2011061161A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2011061161A JP2011061161A JP2009212392A JP2009212392A JP2011061161A JP 2011061161 A JP2011061161 A JP 2011061161A JP 2009212392 A JP2009212392 A JP 2009212392A JP 2009212392 A JP2009212392 A JP 2009212392A JP 2011061161 A JP2011061161 A JP 2011061161A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- metal material
- burr
- hole
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】絶縁性基材1の片面に第1の金属材料層3aを張り合わせてなる銅張基板における、第1の金属材料層3aが張り合わされた面とは反対側の面に、絶縁性基材1の溶融物および/または分解物が生じる温度で当該溶融物および/または分解物に対して融着可能な材質の有機材料からなるバリ除去用シート4を張り合わせておき、レーザ照射5によって第1の金属材料層3aおよび絶縁性基材1を貫通してさらにバリ除去用シート4にまで達するようにスルーホール7を形成すると共にそのときのレーザ照射5によって不可避的に生じるバリ8をバリ除去用シート4に融着させておき、その後、そのバリ除去用シート4と共にバリ8を剥離除去する。
【選択図】 図1
Description
LSI(Large Scale Integration または Large Scale Integrated-circuit)のよう
な半導体装置の実装部品の主要なものの一つである半導体装置用テープキャリアにおいても、近年では、各種のデータ演算・処理機能およびそれを具現化するための配線等の高集積化および多ピン化に対応することが、ますます強く要請されるようになってきている。
CSP(Chip Size Package/またはChip Scale Packageとも云う)のような実装技術が
、ますます多く採用されるようになってきている。
また、特に実装パッケージのさらなる高密度化を達成するための技術としては、リジッドプリント配線板の分野ではビルドアップ多層配線板が、また半導体装置用テープキャリアの分野では両面配線方式のテープキャリアが、それぞれ有望な技術として注目されている。
絶縁性フィルム基材101の表裏両面にそれぞれ、接着剤層102を介して例えばキャステイング法によって銅箔103a、103bを張り合わせてなる、いわゆる両面銅張フィルム基板を用意する(図2(a))。
各構成部位の具体的な材質は、絶縁性フィルム基材101としては例えばポリイミド樹脂フィルム基材、接着剤としては例えばポリイミド系接着剤、金属材料層103a、103bとしては銅箔が、それぞれ代表的なものとして用いられる。また、表裏両面の金属材料層103a、103bをパターン加工してなる導体パターン同士の電気的接続を取るために、絶縁性フィルム基材101を貫通するように設けられた貫通孔107を通して、表裏の導体パターン同士を接続するブラインドビアホール110が、例えば電気銅めっき109を施すことによって設けられる。
そこで、例えば過マンガン酸性の薬液等を用いた化学的洗浄を行って、分解物108を除去する。このようにすることにより、それまで貫通孔107内において分解物108で覆われていた金属材料層103bの表面111が露出することとなる(図2(d))。
この異常析出が発生する要因について、本発明者達は各種の実験および考察等を鋭意行って検討した結果、上記のような化学的洗浄を行ってもなお、ブラインドビアホール110の穴底付近には分解物108からなるバリのような残渣が完全には除去しきれないで、不可避的に残存しており、それに起因して、銅めっきの析出が阻害されるためである、という知見を得た。このことから、従来の技術では、ブラインドビアホール110の穴底付近の分解物108を完全に除去することは実際上困難であり、従ってまた、ブラインドビアホール110の穴底付近に銅めっきの異常析出が生じることを解消することは実際上困難である、ということが明らかとなった。
また、このような問題は、半導体装置用両面テープキャリア以外にも、ますます微細配線化や微細ビアホール化が進む両面フレキシブルプリント配線板や両面リジッドプリント配線板、あるいはさらに多層プリント配線板などにおいても同様に、解決すべき困難な問題となっていた。
また、そのようにしてバリや残渣をバリ除去用シートの剥離と共に除去した後に、絶縁性基材における残りの一面に第2の金属材料層を張り合わせるようにしているので、スルーホールによって露出する第2の金属材料層の表面つまりブラインドビアホールのいわゆるビア底は、バリや残渣等で汚染されていないピュアな状態にすることができる。
その結果、ブラインドビアホールにおける、絶縁性基材の溶融物および/または分解物からなるバリや残渣の残留に起因した銅めっきの異常析出やボイド等を生じることなく、均一な膜厚の銅めっきのような導体膜を、均一な孔径のスルーホール内に形成して、両面の導体パターン間の良好な電気的導通を確保することが可能となる。
説明する。
そしてまた、絶縁性基材1の溶融物および/または分解物からなるバリ8を除去した後に、絶縁性基材1における残りの一面に第2の金属材料層3bを張り合わせるようにしているので、スルーホール7によって露出する第2の金属材料層3bの表面、つまりブラインドビアホール10のいわゆるビア底は、バリ8や残渣等で汚染されていないピュアな状態となっている。そのようなピュアなビア底を有しているので、スルーホール7の内壁等に電気銅めっき9のような導電膜を施してなるブラインドビアホール10は、異常析出やボイド等を生じることなく、均一な孔径のスルーホール7内に形成されて、第1の金属材料層3aと第2の金属材料層3bとの間での良好な電気的導通を確保することを可能としている。
ここで、本実施の形態では、第1の金属材料層3aと絶縁性基材1とに、同種のレーザ照射5を用いて、一括して(あるいは連続して)スルーホール7を穿設するようにしているが、この他にも、まず第1の金属材料層3aに開口を形成した後、絶縁性基材1には別途にレーザ照射を行って、スルーホール7を形成するようにしてもよい。また、第2の金属材料層3aの開口の形成方法は、レーザ加工法のみには限定されない。その他にも、例えばエッチング法なども用いることが可能である。
まず、図1(a)に示したように、絶縁性基材1の片面((図1(a))では下面)に第1の金属材料層3aを張り合わせてなる銅張基板を用意し、第1の金属材料層3aが張り合わされた面とは反対側の面(図1(a)では上面)全面に、絶縁性基材1の溶融物および/または分解物からなるバリ8が生じる温度でその溶融物および/または分解物からなるバリ8に対して融着可能な材質の有機材料からなるバリ除去用シート4を張り合わせる。
このスルーホール7を絶縁性基材1にレーザ照射5で穿ち設ける工程で、そのレーザ照射5に因って不可避的に絶縁性基材1の溶融物および/または分解物からなるバリ8が生じるが、そのバリ8は、穴6(穿設途中のスルーホール)をバリ除去用シート4の厚みの途中にまで達するように進めて行くことによって、図1(c)に示したように、バリ除去用シート4に融着されることとなる。
また、第1の金属材料層3a、第2の金属材料層3bとしては、銅箔を用いることが、より望ましい。これは、銅箔は、電気抵抗が低く(つまり導電性が高く)、かつ加工性も優れており、半導体用プリント配線板用の配線材料(導体層)としての使用実績も豊富だからである。
また、第1の金属材料層3a、第2の金属材料層3bとして銅箔を用いることが望ましいということと関連して、ブラインドビアホール10における電気的導通を確保するための金属膜または金属めっきとしては、電気銅めっきを用いることが、より望ましい。
まず、厚さ35μm・幅70mmのポリイミド樹脂フィルムからなる絶縁性基材1の片面に、接着剤層2を介して、厚さ9μmの電解銅箔を、第1の金属材料層3aとして張り合わせた。接着剤層2としては、厚さ8μmのポリアミド系の熱硬化型接着剤を用いた。
図1(c)に模式的に示したように、バリ除去用シート4に融着されて、あたかも絡め捕られたような状態となった。
2 接着剤層
3a 第1の金属材料層
3b 第2の金属材料層
4 バリ除去用シート
5 レーザ照射
6 穴(穿設途中のスルーホール)
7 スルーホール
8 バリ
9 電気銅めっき
10 ブラインドビアホール
Claims (4)
- 絶縁性基材の片面に第1の金属材料層を張り合わせてなる銅張基板における、前記第1の金属材料層が張り合わされた面とは反対側の面に、前記絶縁性基材の溶融物および/または分解物が生じる温度で当該溶融物および/または分解物に対して融着可能な材質からなるバリ除去用シートを張り合わせる工程と、
レーザ照射によって、前記絶縁性基材を貫通してさらに前記バリ除去用シートまで達するようにスルーホールを形成し、かつそれに伴って当該レーザ照射に因って生じる前記絶縁性基材の溶融物および/または分解物からなるバリを前記バリ除去用シートに融着させる工程と、
前記レーザ照射の後、前記バリ除去用シートを剥離除去することで、当該バリ除去用シートに融着している前記絶縁性基材の溶融物および/または分解物からなるバリを、当該バリ除去用シートと共に除去する工程と、
前記バリ除去用シートを除去した後に現れる前記絶縁性基材の表面上に、第2の金属材料層を張り合わせる工程と、
前記スルーホールに金属めっきを施して、前記第1の金属材料層と前記第2の金属材料層とを電気的に導通するブラインドビアホールを形成する工程と、
前記第1の金属材料層および/または前記第2の金属材料層にパターン加工を施して、導体パターンを形成する工程と
を含むことを特徴とするプリント配線板の製造方法。 - 請求項1記載のプリント配線板の製造方法において、
前記レーザとして、紫外線レーザを用いる
ことを特徴とするプリント配線板の製造方法。 - 請求項1または2記載のプリント配線板の製造方法において、
前記第1の金属材料層および第2の金属材料層が、銅箔である
ことを特徴とするプリント配線板の製造方法。 - 請求項1ないし3のうちいずれか1つの項に記載のプリント配線板の製造方法において、
当該プリント配線板が、半導体装置用両面テープキャリアである
ことを特徴とするプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212392A JP5233929B2 (ja) | 2009-09-14 | 2009-09-14 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212392A JP5233929B2 (ja) | 2009-09-14 | 2009-09-14 | プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061161A true JP2011061161A (ja) | 2011-03-24 |
JP5233929B2 JP5233929B2 (ja) | 2013-07-10 |
Family
ID=43948404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212392A Expired - Fee Related JP5233929B2 (ja) | 2009-09-14 | 2009-09-14 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233929B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369865A (zh) * | 2012-03-30 | 2013-10-23 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制作方法 |
US20180201936A1 (en) * | 2015-09-14 | 2018-07-19 | Alnylam Pharmaceuticals, Inc. | Polynucleotide agents targeting patatin-like phospholipase domain containing 3 (pnpla3) and methods of use thereof |
US11357105B2 (en) * | 2016-08-19 | 2022-06-07 | Nextgin Technology Bv | Method for producing a printed circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101188A (ja) * | 2001-09-26 | 2003-04-04 | Nitto Denko Corp | ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法 |
JP2003133724A (ja) * | 2001-10-26 | 2003-05-09 | Nec Toppan Circuit Solutions Inc | 半導体装置用基板及びその製造方法 |
JP2004146742A (ja) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2005259899A (ja) * | 2004-03-10 | 2005-09-22 | Mitsubishi Gas Chem Co Inc | レーザーによるフレキシブル銅張板の孔形成方法 |
JP2006203074A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法および回路基板 |
-
2009
- 2009-09-14 JP JP2009212392A patent/JP5233929B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101188A (ja) * | 2001-09-26 | 2003-04-04 | Nitto Denko Corp | ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法 |
JP2003133724A (ja) * | 2001-10-26 | 2003-05-09 | Nec Toppan Circuit Solutions Inc | 半導体装置用基板及びその製造方法 |
JP2004146742A (ja) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2005259899A (ja) * | 2004-03-10 | 2005-09-22 | Mitsubishi Gas Chem Co Inc | レーザーによるフレキシブル銅張板の孔形成方法 |
JP2006203074A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Bakelite Co Ltd | 回路基板の製造方法および回路基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369865A (zh) * | 2012-03-30 | 2013-10-23 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制作方法 |
US20180201936A1 (en) * | 2015-09-14 | 2018-07-19 | Alnylam Pharmaceuticals, Inc. | Polynucleotide agents targeting patatin-like phospholipase domain containing 3 (pnpla3) and methods of use thereof |
US10597661B2 (en) * | 2015-09-14 | 2020-03-24 | Alnylam Pharmaceuticals, Inc. | Polynucleotide agents targeting patatin-like phospholipase domain containing 3 (PNPLA3) and methods of use thereof |
US11357105B2 (en) * | 2016-08-19 | 2022-06-07 | Nextgin Technology Bv | Method for producing a printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP5233929B2 (ja) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI494034B (zh) | Ic載板及其製作方法 | |
JP4658974B2 (ja) | キャビティの形成された基板製造方法 | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
JP2009295949A (ja) | 電子部品内装型プリント基板及びその製造方法 | |
JP4855186B2 (ja) | 両面フレキシブルプリント配線板の製造方法 | |
JP2006173554A (ja) | ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 | |
JP2006190960A (ja) | ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するbgaパッケージ及びその製造方法 | |
JP2006032947A (ja) | 高密度基板の製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
TWI492690B (zh) | 電路板製作方法 | |
KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
JP5233929B2 (ja) | プリント配線板の製造方法 | |
JP2009272444A (ja) | フレックスリジッド配線基板とその製造方法 | |
TWI471073B (zh) | 線路基板及其製作方法 | |
JP2018019076A (ja) | プリント回路基板 | |
JPH1187931A (ja) | プリント配線板の製造方法 | |
JP2010278067A (ja) | 多層フレキシブルプリント配線板の製造方法および多層回路基材 | |
TWI650049B (zh) | 印刷配線板及其製造方法 | |
JP2007287721A (ja) | ケーブル部を有する多層回路基板およびその製造方法 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
JP2009164492A (ja) | 配線基板の製造方法 | |
JP3829736B2 (ja) | チップサイズパッケージの製造方法 | |
JP2004087697A (ja) | 配線基板の製造方法 | |
KR100716827B1 (ko) | 칩 실장형 인쇄회로기판의 제조방법 | |
JP2015207710A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |