TWI494034B - Ic載板及其製作方法 - Google Patents

Ic載板及其製作方法 Download PDF

Info

Publication number
TWI494034B
TWI494034B TW102116447A TW102116447A TWI494034B TW I494034 B TWI494034 B TW I494034B TW 102116447 A TW102116447 A TW 102116447A TW 102116447 A TW102116447 A TW 102116447A TW I494034 B TWI494034 B TW I494034B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive line
line pattern
insulating layer
flexible
Prior art date
Application number
TW102116447A
Other languages
English (en)
Other versions
TW201406237A (zh
Inventor
Che Wei Hsu
Shih Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201406237A publication Critical patent/TW201406237A/zh
Application granted granted Critical
Publication of TWI494034B publication Critical patent/TWI494034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

IC載板及其製作方法
本發明涉及電路板製作技術，尤其涉及一種IC載板及其製作方法。
目前，集體電路(Integrated circuit，IC)載板普遍概分為具有芯層板與不具有芯層板二類，具芯層板的IC載板厚度太厚，不具有芯層板的IC載板因缺乏剛性支撐，容易發生翹曲。
慣用的IC載板加工方法為：以普通硬質覆銅基板如樹脂玻纖布基板等為芯層板，製作成第一及第二內層線路；通過機械鑽孔、在孔內電鍍以及在電鍍後的孔內樹脂塞孔等步驟使第一及第二內層線路電連接；再在所述芯層上通過壓合膠片及銅箔以增層，從而形成增層線路。隨著技術的發展，芯層的厚度已經達到100μm左右。然而，在上述的IC載板的加工方法下，要使IC載板再薄化的可能性很小，不利於應用在小型尺寸的半導體封裝件上。另一種IC載板的加工方法為：不使用覆銅基板做芯層板(coreless)，而直接使用膠片和銅箔製作增層線路，在膠片內形成有導電孔，並於膠片上形成導電線路層與導電孔電性連通，重複前述制程以實現增層。此種加工方法能夠不使用芯層板，而可降低基板厚度，但由於此加工方法系屬單邊線路增層制法，其產生結構不對稱 容易發生翹曲，因此造成IC載板大量報廢。
有鑒於此，有必要提供一種IC載板及其製造方法，以形成較薄的IC載板，滿足半導體封裝件輕薄化的需求。
一種IC載板的製作方法，包括步驟：提供一個卷帶式的柔性雙面覆銅基板，所述卷帶式的柔性雙面覆銅基板包括一個柔性絕緣層以及形成於所述柔性絕緣層的相對兩側的第一銅箔層及第二銅箔層；通過卷對卷工藝在所述卷帶式的柔性雙面覆銅基板上形成多個導電孔，並將所述第一銅箔層製作形成多個第一導電線路圖形，將所述第二銅箔層製作形成與所述多個第一導電線路圖形一一對應的多個第二導電線路圖形，每個第一導電線路圖形通過至少一個導電孔與其對應的第二導電線路圖形電連接，從而將卷帶式的柔性雙面覆銅基板製成卷帶式的柔性雙面線路板；切割所述卷帶式的柔性雙面線路板，以獲得多個片狀的柔性雙面線路板，每個片狀柔性雙面線路板均包括多個線路板單元，所述每個線路板單元均包括疊合的一個第一導電線路圖形、柔性絕緣層及一個對應的第二導電線路圖形；在每個片狀的柔性雙面線路板的第一導電線路圖形上壓合形成第一硬性絕緣層，在每個片狀柔性雙面線路板的第二導電線路圖形上壓合形成第二硬性絕緣層；在所述第一硬性絕緣層上形成第三導電線路圖形，並電連接所述第三導電線路圖形和第一導電線路圖形，在所述第二硬性絕緣層上形成第四導電線路圖形，並電連接所述第四導電線路圖形和第二導電線路圖形，從而形成具有多個IC載板單元的片狀基板；以及裁切所述片狀基板得到多個IC載板單元。
一種IC載板，包括：雙面柔性電路板，所述柔性電路板芯層包括柔性絕緣層和形成於柔性絕緣層兩個相對表面的第一導電線路圖形和第二導電線路圖形，所述柔性絕緣層上設有至少一個第一導電孔，所述第一導電孔電連接所述第一導電線路圖形和第二導電線路圖形；第一硬性絕緣層、第二硬性絕緣層，所述第一硬性絕緣層壓合於所述柔性電路板芯層的第一導電線路圖形上，所述第二硬性絕緣層壓合於所述柔性電路板芯層的第二導電線路圖形上，所述第一硬性絕緣層上設有至少一個第二導電孔，所述第二硬性絕緣層上設有至少一個第三導電孔，所述第二、第三導電孔分別電連接至第一、第二導電線路圖形；以及第三導電線路圖形、第四導電線路圖形，所述第三導電線路圖形形成於所述第一硬性絕緣層上，所述第四導電線路圖形形成於所述第二硬性絕緣層上，所述第三導電線路圖形通過所述第二導電孔電連接所述第一導電線路圖形，所述第四導電線路圖形通過所述第三導電孔電連接所述第二導電線路圖形。
本技術方案的IC載板的製作方法中所使用的芯層材料為厚度較薄的柔性電路板，從而可以降低所述IC載板的整體厚度，符合市場產品輕薄化和低成本的需求。
11‧‧‧第一導電線路圖形
12‧‧‧柔性絕緣層
13‧‧‧第二導電線路圖形
14‧‧‧第一導電孔
14a‧‧‧第一盲孔
10a‧‧‧柔性雙面覆銅基板
10b‧‧‧卷帶式的柔性雙面線路板
10c‧‧‧片狀的柔性雙面線路板
10d‧‧‧片狀基板
101‧‧‧線路板單元
102‧‧‧IC載板單元
17‧‧‧第一硬性絕緣層
18‧‧‧第二硬性絕緣層
19a‧‧‧第二盲孔
19‧‧‧第二導電孔
20a‧‧‧第三盲孔
20‧‧‧第三導電孔
21‧‧‧第三導電線路圖形
22‧‧‧第四導電線路圖形
23‧‧‧第一防焊層
24‧‧‧第二防焊層
25‧‧‧第一電性接觸墊
26‧‧‧第二電性接觸墊
30‧‧‧加工裝置
40‧‧‧卷輪
圖1是本技術方案實施例提供的片狀的柔性雙面線路板的剖面示意圖，所述柔性雙面線路板包括依次疊合的第一導電線路圖形、柔性絕緣層及第二導電線路圖形。
圖2是本技術方案實施例提供的卷帶式的柔性雙面線路板的形成方法示意圖。
圖3是本技術方案實施例提供的柔性雙面覆銅基板的剖面示意圖。
圖4是本技術方案實施例提供的在圖3中的柔性雙面覆銅基板上形成第一盲孔後的剖面示意圖。
圖5是本技術方案實施例提供的卷帶式的柔性雙面線路板切割成片狀柔性雙面線路板的示意圖。
圖6是本技術方案實施例提供的在圖1中的片狀的柔性雙面線路板兩側形成第一硬性絕緣層及第二硬性絕緣層後的剖面示意圖。
圖7是本技術方案實施例提供的在圖6中的第一硬性絕緣層上形成第二盲孔，在第二硬性絕緣層上形成第三盲孔後的剖面示意圖。
圖8是本技術方案實施例提供的在圖7中的第一硬性絕緣層上形成第三導電線路圖形，在第二硬性絕緣層形成第四導電線路圖形後的剖面示意圖。
圖9是本技術方案實施例提供的形成有多個IC載板單元的片狀基板示意圖。
圖10是本技術方案實施例提供的將形成有多個IC載板單元的片狀基板裁切成單片IC載板單元的示意圖。
圖11是本技術方案實施例提供的在圖10所示的IC載板單元的第三導電線路圖形上形成第一防焊層，在第四導電線路圖形上形成第二防焊層後的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的IC載板及製作方法 作進一步的詳細說明。
本技術方案實施例提供的四層線路板的製作方法包括以下步驟：
第一步，請參閱圖1，提供片狀的柔性雙面線路板10c。所述片狀的柔性雙面線路板10c包括依次疊合的第一導電線路圖形11、柔性絕緣層12及第二導電線路圖形13。所述柔性絕緣層12位於所述第一導電線路圖形11及第二導電線路圖形13之間。所述第一導電線路圖形11與第二導電線路圖形13通過設置在柔性絕緣層12內的至少一個第一導電孔14電連接。
片狀的柔性雙面線路板10c通過切割卷帶式的柔性雙面線路板10b得到。圖2為卷帶式的柔性雙面線路板10b的形成方法示意圖，即：將一卷帶式的柔性雙面覆銅基板10a採用卷對卷(roll-to-roll)生產工藝進行鑽孔、電鍍以及製作線路等工序，以形成一個卷帶式的柔性雙面線路板10b。如圖2所示，卷帶式的柔性雙面覆銅基板10a可以捲繞在兩個卷輪40上並張設在兩個卷輪40之間，即，可以採用兩個卷輪40分別捲繞加工前及加工後的卷帶式的柔性雙面覆銅基板10a，如此，即可對張設在兩個卷輪之間的卷帶式的柔性雙面覆銅基板10a進行加工。例如，以一個卷輪40為放送輪，捲繞有加工前的卷帶式的柔性雙面覆銅基板10a，另一個卷輪40為卷收輪，卷收有加工後的卷帶式的柔性雙面覆銅基板10a，即卷帶式的柔性雙面線路板10b，當卷輪40轉動使得卷帶式的柔性雙面覆銅基板10a自放送輪向卷收輪移動，位於兩個卷輪40之間的加工裝置30即可對卷帶式的柔性雙面覆銅基板10a進行加工工序，例如，進行鑽孔、電鍍以及製作線路等工序。卷對卷生產工藝可以提升產品的製作效率。所述片狀的柔性 雙面線路板10c的形成方法具體包括以下步驟：
首先，請一併參閱圖2及圖3，提供一個卷帶式的柔性雙面覆銅基板10a。所述柔性雙面覆銅基板10a包括一個柔性絕緣層12及粘結於柔性絕緣層12相對兩側的第一銅箔層15及第二銅箔層16。所述柔性雙面覆銅基板10a包括多個沿其長度方向依次連接的線路板單元，所述線路板單元用於製成一個IC載板的芯層。
所述柔性絕緣層12的材質為柔性線路板常用的柔性材料，如聚醯亞胺(Polyimide,PI)、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)等，優選為耐熱性較好的聚醯亞胺。所述柔性絕緣層12的厚度範圍可以為15μm-100μm，以同時滿足較好的機械強度及較薄的產品厚度的要求。所述第一銅箔層15及第二銅箔層16優選為壓延銅箔，也可以為電解銅箔。所述第一銅箔層15及第二銅箔層16的厚度優選為12μm-20μm。
其次，請參閱圖4，採用卷對卷生產生產工藝在卷帶狀的所述柔性雙面覆銅基板10a上形成多個第一盲孔14a。所述多個第一盲孔14a可以通過雷射鑽孔工藝或者定深機械鑽孔工藝形成，第一盲孔14a貫穿所述第一銅箔層15及所述柔性絕緣層12。本實施例以通過雷射鑽孔工藝在所述柔性雙面覆銅基板10a上形成第一盲孔14a。優選地，在雷射鑽孔之後再對所述第一盲孔14a進行除膠渣處理，本實施方式中通過等離子體處理除去雷射鑽孔所形成的殘渣。
接著，請一併參閱圖4及圖1，在每個第一盲孔14a內填充導電材料，以形成電連接所述第一銅箔層15和第二銅箔層16的多個第一 導電孔14。所述導電材料由銅、銀或錫等組成。本實施方式中，所述導電材料為銅，且通過電鍍填孔工藝使第一盲孔14a形成為第一導電孔14，使所述第一銅箔層15與所述第二銅箔層16電連接。當然，也可以先在所述第一盲孔14a內填充滿導電膏體，之後固化所述導電膏體使所述第一銅箔層15與所述第二銅箔層16電連接。另外，也可以直接在所述柔性雙面覆銅基板10a上形成通孔，然後再電鍍所述通孔或者在所述通孔內填充導電材料，以將所述第一銅箔層15及第二銅箔層16電連接。
然後，採用卷對卷生產工藝將所述第一銅箔層15製作形成多個第一導電線路圖形11，將第二銅箔層16製作形成與多個第一導電線路圖形一一對應的多個第二導電線路圖形13，每個第一導電線路圖形11通過第一導電孔14與其相對應的第二導電線路圖形13電連接，從而形成一個卷帶式的柔性雙面線路板10b。本實施方式中，採用影像轉移工藝及蝕刻工藝將所述第一銅箔層15製作形成多個第一導電線路圖形11，採用影像轉移工藝及蝕刻工藝將所述第二銅箔層16製作形成多個第二導電線路圖形13。
本發明所屬技術領域中具有通常知識者可以理解，以上工藝均採用卷對卷生產工藝進行。
最後，如圖5所示，切割所述卷帶式的柔性雙面線路板10b，以獲得相互分離的多個片狀的柔性雙面線路板10c。即，可以採用雷射、銑刀等工具沿每相鄰兩個線路板單元的邊界切割所述卷帶式的柔性雙面線路板10b，以獲得多個片狀的柔性雙面線路板10c。每個片狀的柔性雙面線路板10c均包括多個線路板單元101。所述每個線路板單元101均包括依次疊合的一個第一導電線路圖形11 、柔性絕緣層12及一個對應的第二導電線路圖形13。
第二步，請參閱圖6，在每個片狀的柔性雙面線路板10c的第一導電線路圖形11及第二導電線路圖形13上分別疊加硬性絕緣層，壓合所述硬性絕緣層及片狀的柔性雙面線路板10c，以在所述第一導電線路圖形11上形成第一硬性絕緣層17，在第二導電線路圖形13上形成第二硬性絕緣層18。
所述硬性絕緣層為線路板常用的絕緣材料，如半固化片(Pre-preg，PP)、味之素增層薄膜(Ajinomoto build-up film ，ABF)等，優選地，使用ABF作為絕緣層，原因為：ABF具有較低的熱膨脹係數，較低的楊氏模量，較高的玻璃轉化溫度(Tg點)以及較薄的厚度等特性，其表面有利於細線路的形成。
第三步，請參閱圖7，通過雷射鑽孔工藝形成至少一個第二盲孔19a及至少一個第三盲孔20a。所述至少一個第二盲孔19a貫穿所述第一硬性絕緣層17，並暴露出部分所述第一導電線路圖形11。所述至少一個第三盲孔20a貫穿所述第二硬性絕緣層18，並暴露出部分所述第二導電線路圖形13。優選地，在雷射鑽孔之後再對所述第二盲孔19a及第三盲孔20a進行除膠渣處理，本實施方式中通過等離子體處理除去雷射鑽孔所形成的殘渣。
第四步，如圖8所示，在所述第二盲孔19a及第三盲孔20a內電鍍填充導電材料形成第二導電孔19及第三導電孔20，並於第一硬性絕緣層17上形成所述第三導電線路圖形21，於第二硬性絕緣層18上形成所述第四導電線路圖形22，所述第二導電孔19電連接所述第一導電線路圖形11與第三導電線路圖形21，所述第三導電孔20電連接所述第二導電線路圖形13與第四導電線路圖形22，從而形 成具有多個IC載板單元102的片狀基板10d，如圖9所示。
本實施方式中，採用半加成法來形成第三導電線路圖形21及第四導電線路圖形22，並電連接所述第三導電線路圖形21和第一導電線路圖形11，及電連接所述第四導電線路圖形22和第二導電線路圖形13。
當然，也可以採用其他方法如塞導電膏等填充所述第二盲孔19a及第三盲孔20a；也可以採用全加成法形成所述第一導電線路圖形11及第二導電線路圖形13；或者先通過無電鍍、電鍍、蒸鍍或濺鍍等方法在所述第一硬性絕緣層17及所述第二硬性絕緣層18整面鍍上預期厚度的銅，再使用減成法形成所述第一導電線路圖形11及第二導電線路圖形13。
第五步，請參閱圖10，裁切所述片狀基板10d得到多個相互分離的IC載板單元102。本實施例中，每個IC載板單元102即為一個IC載板。
本實施例中，在第四步形成第三導電線路圖形21及第四導電線路圖形22之後，還包括在所述第三導電線路圖形21、第四導電線路圖形22及所述第三導電線路圖形21、第四導電線路圖形22的間隙分別形成第一、二防焊層的步驟，請參閱圖11，在所述第三導電線路圖形21及其間隙形成第一防焊層23，在第四導電線路圖形22及其間隙形成第二防焊層24，並於第一防焊層23及第二防焊層24形成有多個開口區，以定義所述第一防焊層23的開口區中裸露的銅面為第一電性接觸墊25，及所述第二防焊層24的開口區中裸露的銅面為第二電性接觸墊26。
本實施方式中，使用液態感光防焊油墨製作防焊層，其步驟為：在所述第三導電線路圖形21及第四導電線路圖形22表面以及所述第三導電線路圖形21及第四導電線路圖形22的間隙印刷液態感光防焊油墨；預烘烤使所述液態感光防焊油墨表面預固化；通過選擇性UV曝光使所述液態感光防焊油墨部分區域發生交聯反應；通過顯影流程將所述液態感光防焊油墨的未發生交聯反應的區域去除，以顯露第三導電線路圖形21及第四導電線路圖形22的第一電性接觸墊25及第二電性接觸墊26；最後，加熱固化所述液態感光防焊油墨。
當製作四層以上的IC載板時，僅需在第六步之後再參照第四至第六步的方法進行增層即可。
本技術方案實施例還提供一種IC載板單元102。請一併參閱圖8及圖10，IC載板單元102包括：雙面柔性電路板10，所述雙面柔性電路板10包括柔性絕緣層12和形成於柔性絕緣層兩個相對表面的第一導電線路圖形11和第二導電線路圖形13，所述柔性絕緣層12上設有至少一個第一導電孔14，所述第一導電孔14電連接所述第一導電線路圖形11和第二導電線路圖形13；第一硬性絕緣層17、第二硬性絕緣層18，所述第一硬性絕緣層17壓合於所述雙面柔性電路板10的第一導電線路圖形11上，所述第二硬性絕緣層18壓合於所述雙面柔性電路板10的第二導電線路圖形13上，所述第一硬性絕緣層17上設有至少一個第二導電孔19，所述第二硬性絕緣層18上設有至少一個第三導電孔20，所述第二導電孔19電連接第一導電線路圖形11，第三導電孔20電連接第二 導電線路圖形13；以及第三導電線路圖形21、第四導電線路圖形22，所述第三導電線路圖形21形成於所述第一硬性絕緣層17上，所述第四導電線路圖形22形成於所述第二硬性絕緣層18上，所述第三導電線路圖形21通過所述第二導電孔19電連接所述第一導電線路圖形11，所述第四導電線路圖形22通過所述第三導電孔20電連接所述第二導電線路圖形13。
如圖11所示，所述IC載板單元102還包括第一防焊層23及第二防焊層24。所述第一防焊層23覆蓋所述第三導電線路圖形21的表面及間隙，所述第二防焊層24覆蓋所述第四導電線路圖形22的表面及間隙，並於第一防焊層23及第二防焊層24形成有多個開口區，以定義所述第一防焊層23的開口區中裸露的銅面為第一電性接觸墊25，及所述第二防焊層24的開口區中裸露的銅面為第二電性接觸墊26。
其中，所述IC載板單元102可承載半導體晶片，並藉由導電元件與第一電性接觸墊25電連接，第二電性接觸墊26藉由導電元件與印刷電路板進行電連接，以供半導體晶片與印刷電路板間的電性傳輸。
本發明所屬技術領域中具有通常知識者可以理解，所述IC載板單元102還可以為包括多個IC載板的IC載板單元。此情況下，IC載板的製作方法還可以包括切割所述IC載板單元102以得到多個相互分離的IC載板。
本實施例四層IC載板單元102的製作方法所使用的芯層材料為聚醯亞胺等柔性材料，從而可以降低四層IC載板100的層厚度。
本實施例四層IC載板也可應用於使用高密度互連技術(HDI)的高密度硬性電路板。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
11‧‧‧第一導電線路圖形
12‧‧‧柔性絕緣層
13‧‧‧第二導電線路圖形
14‧‧‧第一導電孔
17‧‧‧第一硬性絕緣層
18‧‧‧第二硬性絕緣層
19‧‧‧第二導電孔
20‧‧‧第三導電孔
21‧‧‧第三導電線路圖形
22‧‧‧第四導電線路圖形

Claims (10)

  1. 一種IC載板的製作方法，包括步驟：提供一個卷帶式的柔性雙面覆銅基板，所述卷帶式的柔性雙面覆銅基板包括一純柔性樹脂材料製成之柔性絕緣層以及形成於所述柔性絕緣層的相對兩側的第一銅箔層及第二銅箔層；通過採用兩個卷輪分別捲繞加工前及加工後的卷帶式的柔性雙面覆銅基板，對張設在兩個卷輪之間的卷帶式的柔性雙面覆銅基板進行加工：在所述卷帶式的柔性雙面覆銅基板上形成多個導電孔，並將所述第一銅箔層製作形成多個第一導電線路圖形，將所述第二銅箔層製作形成與所述多個第一導電線路圖形一一對應的多個第二導電線路圖形，每個第一導電線路圖形通過至少一個導電孔與與其對應的第二導電線路圖形電連接，從而將卷帶式的柔性雙面覆銅基板製成卷帶式的柔性雙面線路板；切割所述卷帶式的柔性雙面線路板，以獲得多個片狀的柔性雙面線路板，每個片狀柔性雙面線路板均包括多個線路板單元，所述每個線路板單元包括依次疊合的一個第一導電線路圖形、柔性絕緣層及一個對應的第二導電線路圖形；在每個片狀的柔性雙面線路板的第一導電線路圖形上壓合形成第一硬性絕緣層，在每個片狀柔性雙面線路板的第二導電線路圖形上壓合形成第二硬性絕緣層；在所述第一硬性絕緣層上形成第三導電線路圖形，並電連接所述第三導電線路圖形和第一導電線路圖形，在所述第二硬性絕緣層上形成第四導電線路圖形，並電連接所述第四導電線路圖形和第二導電線路圖形，從而形成具有多個IC載板單元的片狀基板；以及 裁切所述片狀基板得到多個IC載板單元。
  2. 如申請專利範圍第1項所述的IC載板的製作方法，其中，通過卷對卷工藝在所述卷帶式的柔性雙面覆銅基板上形成多個導電孔包括步驟：在所述卷帶式的柔性雙面覆銅基板上形成多個第一盲孔，所述多個第一盲孔貫穿所述第一銅箔層及所述柔性絕緣層；及在所述多個第一盲孔內填充導電材料，從而形成所述多個第一導電孔。
  3. 如申請專利範圍第2項所述的IC載板的製作方法，其中，通過雷射鑽孔工藝在所述卷帶式的柔性雙面覆銅基板上形成多個第一盲孔。
  4. 如申請專利範圍第3項所述的IC載板的製作方法，其中，在通過雷射鑽孔工藝在所述卷帶式柔性雙面覆銅基板上形成所述多個第一盲孔之後、在所述多個第一盲孔內填充導電材料之前，所述多層線路板的製作方法還包括對所述多個第一盲孔進行等離子體處理以除去雷射鑽孔所形成的殘渣的步驟。
  5. 如申請專利範圍第1項所述的IC載板的製作方法，其中，通過卷對卷工藝在所述卷帶式的柔性雙面覆銅基板上形成多個導電孔包括步驟：在所述卷帶式的柔性雙面覆銅基板上形成多個通孔，所述通孔貫穿所述第一銅箔層、所述柔性絕緣層及第二銅箔層；及在所述通孔內填充導電材料，以形成所述多個導電孔。
  6. 如申請專利範圍第2或5項所述的IC載板的製作方法，其中，填充導電材料的方式為電鍍填孔。
  7. 如申請專利範圍第1項所述的IC載板的製作方法，其中，在形成第三導電線路圖形及第四導電線路圖形之後，所述IC載板的製作方法還包括在所述第三、四導電線路圖形及所述第三、四導電線路圖形的間隙分別形成第一、二防焊層的步驟，並於第一、二防焊層形成有多個開口區，以定義所述開口區中裸露的銅面為第一、二電性接觸墊。
  8. 如申請專利範圍第1項所述的IC載板的製作方法，其中，在所述第一硬性絕緣層上形成第三導電線路圖形，並電連接所述第三導電線路圖形和第一導電線路圖形，在所述第二硬性絕緣層上形成第四導電線路圖形，並電連接所述第四導電線路圖形和第二導電線路圖形，包括步驟：形成至少一個第二盲孔及至少一個第三盲孔，所述至少一個第二盲孔貫穿所述第一硬性絕緣層，並暴露出部分所述第一導電線路圖形，所述至少一個第三盲孔貫穿所述第二硬性絕緣層，並暴露出部分所述第二導電線路圖形；在所述至少一個第二盲孔及至少一個第三盲孔內電鍍填充導電材料，並於第一、二硬性絕緣層上形成所述第三、四導電線路圖形，所述至少一個第二、三盲孔內的導電材料分別將所述第一、二導電線路圖形與第三、四導電線路圖形電連接。
  9. 一種IC載板，其包括：雙面柔性電路板，所述柔性電路板芯層包括純柔性樹脂材料製成之柔性絕緣層和形成於柔性絕緣層兩個相對表面的第一導電線路圖形和第二導電線路圖形，所述柔性絕緣層上設有至少一個第一導電孔，所述第一導電孔電連接所述第一導電線路圖形和第二導電線路圖形；第一硬性絕緣層、第二硬性絕緣層，所述第一硬性絕緣層壓合於所述柔性電路板芯層的第一導電線路圖形上，所述第二硬性絕緣層壓合於所述柔性電路板芯層的第二導電線路圖形上，所述第一硬性絕緣層上設有至少一個第二導電孔，所述第二硬性絕緣層上設有至少一個第三導電孔，所述第二、第三導電孔分別電連接至第一、第二導電線路圖形；以及第三導電線路圖形、第四導電線路圖形，所述第三導電線路圖形形成於所述第一硬性絕緣層上，所述第四導電線路圖形形成於所述第二硬性絕緣層上，所述第三導電線路圖形通過第二導電孔電連接所述第一導電線 路圖形，所述第四導電線路圖形通過所述第三導電孔電連接所述第二導電線路圖形。
  10. 如申請專利範圍第9項所述的IC載板，其中，所述IC載板還包括第一防焊層及第二防焊層，所述第一防焊層覆蓋所述第三導電線路的表面及間隙，所述第二防焊層覆蓋所述第四導電線路的表面及間隙，並於第一、二防焊層形成有多個開口區，以定義所述第一防焊層的開口區中裸露的銅面為第一電性接觸墊，及所述第二防焊層的開口區中裸露的銅面為第二電性接觸墊。
TW102116447A 2012-05-31 2013-05-09 Ic載板及其製作方法 TWI494034B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210175297 2012-05-31

Publications (2)

Publication Number Publication Date
TW201406237A TW201406237A (zh) 2014-02-01
TWI494034B true TWI494034B (zh) 2015-07-21

Family

ID=49668500

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101120212A TW201349976A (zh) 2012-05-31 2012-06-06 多層線路板之製作方法
TW102116447A TWI494034B (zh) 2012-05-31 2013-05-09 Ic載板及其製作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101120212A TW201349976A (zh) 2012-05-31 2012-06-06 多層線路板之製作方法

Country Status (3)

Country Link
US (1) US9015936B2 (zh)
CN (1) CN103456643A (zh)
TW (2) TW201349976A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
TWI667865B (zh) * 2014-05-07 2019-08-01 易鼎股份有限公司 Flexible circuit board line lap structure
CN104185363A (zh) * 2014-08-19 2014-12-03 华进半导体封装先导技术研发中心有限公司 复合型超薄无芯基板及其制作方法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
CN105990307B (zh) * 2015-03-06 2019-06-07 恒劲科技股份有限公司 封装基板及包含该封装基板的封装结构及其制作方法
US10672701B2 (en) * 2015-09-25 2020-06-02 Intel Corporation Thin electronic package elements using laser spallation
TW201719824A (zh) * 2015-11-20 2017-06-01 恆勁科技股份有限公司 封裝基板
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
TWI583265B (zh) * 2015-12-03 2017-05-11 欣興電子股份有限公司 線路板結構及其製作方法
CN105611723B (zh) * 2016-03-23 2018-06-29 京东方科技集团股份有限公司 一种高频信号线布线结构及pcb板
CN108237410B (zh) * 2016-12-27 2019-09-13 无锡深南电路有限公司 一种ic载板外形加工定位方法及其所用的设备
TWI625291B (zh) * 2017-02-09 2018-06-01 南茂科技股份有限公司 捲帶輸送裝置及輸送捲帶的方法
CN108500485A (zh) * 2017-02-27 2018-09-07 无锡深南电路有限公司 一种ic载板激光微孔的制作方法
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
CN111263517A (zh) * 2018-11-30 2020-06-09 群创光电股份有限公司 可挠性电路板的制造方法
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
CN113194640B (zh) * 2021-04-28 2022-07-08 中国科学院微电子研究所 低翘曲高密度封装基板制造方法
JP7171848B1 (ja) * 2021-07-21 2022-11-15 Ｎｉｓｓｈａ株式会社 厚膜印刷柄付きフィルムロールとその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937603A (en) * 2007-12-19 2009-09-01 Shinko Electric Ind Co Wiring substrate and method of manufacturing the same
TW201124502A (en) * 2009-07-14 2011-07-16 Ajinomoto Kk Adhesive film with copper foil

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696885A (en) * 1983-09-06 1987-09-29 Energy Conversion Devices, Inc. Method of forming a large surface area integrated circuit
DE3772370D1 (de) * 1986-08-06 1991-09-26 Macdermid Inc Verfahren zur herstellung von gedruckten schaltungsbrettern.
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
CN100387103C (zh) * 1999-08-12 2008-05-07 Ibiden股份有限公司 多层印刷电路板和半导体器件
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
TWI298608B (en) 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing stack via of hdi printed circuit board
JP4855186B2 (ja) * 2006-09-04 2012-01-18 日本メクトロン株式会社 両面フレキシブルプリント配線板の製造方法
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
TWI399148B (zh) 2009-09-15 2013-06-11 Unimicron Technology Corp 電路板焊接墊結構及其製法
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937603A (en) * 2007-12-19 2009-09-01 Shinko Electric Ind Co Wiring substrate and method of manufacturing the same
TW201124502A (en) * 2009-07-14 2011-07-16 Ajinomoto Kk Adhesive film with copper foil

Also Published As

Publication number Publication date
TW201349976A (zh) 2013-12-01
US9015936B2 (en) 2015-04-28
US20130318785A1 (en) 2013-12-05
TW201406237A (zh) 2014-02-01
CN103456643A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
TWI494034B (zh) Ic載板及其製作方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US9538642B2 (en) Wiring board and method for manufacturing the same
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP4855186B2 (ja) 両面フレキシブルプリント配線板の製造方法
TWI531290B (zh) 多層電路板及其製作方法
TWI506748B (zh) 封裝基板、其製作方法及封裝結構
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
KR20120035007A (ko) 인쇄회로기판의 제조방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR101164598B1 (ko) 다층 회로기판의 제조 방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
CN110621123A (zh) 一种导热pcb的制作方法及pcb
JP2015109392A (ja) 配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
TW201417663A (zh) 承載板的製作方法
TW201422070A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TWI437943B (zh) 柔性多層電路板之製作方法
KR101222828B1 (ko) 코어리스 기판의 제조방법
JP2012209322A (ja) 配線基板の製造方法
KR101156776B1 (ko) 인쇄회로기판의 제조방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board