CN111263517A - 可挠性电路板的制造方法 - Google Patents

Abstract

本发明提供一种可挠性电路板的制造方法。上述方法包含提供承载基板。上述方法亦包含形成可挠性基板于承载基板上。上述方法更包含形成多个电路串于可挠性基板上。

Description

可挠性电路板的制造方法

技术领域

本发明是有关于可挠性电路板的制造方法，且特别是有关于一种包含形成电路卷的可挠性电路板的制造方法。

背景技术

随着数字科技的发展，可挠性电路板的方法已被广泛地应用在日常生活的各个层面中，例如电视、笔记本电脑、计算机、移动电话、智能型手机等现代化电子设备。

然而，目前的可挠性电路板的制造方法尚有需改进的空间，因此，需要寻求新的可挠性电路板的制造方法。

发明内容

本发明提供一种可挠性电路板的制造方法。上述方法可包含提供承载基板。上述方法亦可包含形成可挠性基板于承载基板上。上述方法也可包含形成多个电路串于可挠性基板上。

在本发明的一实施例中，该可挠性电路板的制造方法更包括：切割该可挠性基板成为多个电路条。

在本发明的一实施例中，该可挠性电路板的制造方法，更包括：在切割该可挠性基板前，移除该承载基板。

在本发明的一实施例中，该多个电路条的至少一者包括多个电路区，且该多个电路区的数量介于3至350的范围。

在本发明的一实施例中，该多个电路条的至少一者的一长度介于300mm至5000mm的范围。

在本发明的一实施例中，该可挠性电路板的制造方法更包括：在切割该可挠性基板后，将该多个电路条的至少一部分接合，形成一电路链。

在本发明的一实施例中，该可挠性电路板的制造方法借由至少一个连接结构，以接合该多个电路条的至少该部分。

在本发明的一实施例中，该可挠性电路板的制造方法更包括：卷绕该电路链，形成一电路卷。

在本发明的一实施例中，该可挠性电路板的制造方法更包括：切割该电路卷。

在本发明的一实施例中，该可挠性电路板的制造方法更包括：将多个芯片，结合于该电路链上。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A、2A、3A、4A、5A、6A、8A为根据本发明的一些实施例的制造可挠性电路板的各阶段的俯视图。

图1B、2B、3B、4B、8B分别为根据本发明的一些实施例，对应图1A、2A、3A、4A、8A沿线段A-A’的剖面图。

图3C、4C为图3A、4A所示的结构的局部放大图。

图5B、6B分别为根据本发明的一些实施例，对应图5A、6A沿线段B-B’的剖面图。

图5C、6C分别为根据本发明的另一些实施例，对应图5A、6A沿线段B-B’的剖面图。

图7A、7B为根据本发明的另一些实施例，电路链圈绕的示意图。

图9为根据本发明的一些实施例的电子装置的剖面示意图。

图10A、11A、12A为根据本发明的另一些实施例的制造可挠性电路板的各阶段的俯视图。

图10B、11B、12B分别为对应图10A、11A、12A沿线段A-A’的剖面图。

图13A、14为根据本发明的另一些实施例的制造可挠性电路板的各阶段的俯视图。

图13B为对应图13A沿线段A-A’的剖面图。

符号说明：

10A 可挠性电路板

10B 可挠性电路板

10C 可挠性电路板

20 显示面板

30 电子装置

110 承载基板

120 可挠性基板

130 电路串

140 电路区

141 第一金属层

142 防焊层

150 电路条

160 齿孔

170 连接结构

180 电路链

190 第二金属层

200 卷绕器

210 电路卷

220 芯片

221 导电垫

222 模封材料

O 开口

D₁ 间隔

H₁、H₂ 高度

L₁ 长度

S₁、S₂ 表面

具体实施方式

以下针对本发明一些实施例的可挠性电路板及其制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的组件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，或是10％之内，或是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。

能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组成成分、区域、层、及/或部分，这些组件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一组件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二组件、组成成分、区域、层、及/或部分。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与本领域技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

本发明一些实施例可配合附图一并理解，本发明实施例的附图亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的附图并未以实际装置及组件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。

在本发明一些实施例中，相对性的用语例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「顶部」、「底部」等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明的用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。

值得注意的是，在后文中「基板」或「面板」一词可包括基板上已形成的组件与覆盖在基板上的各种膜层，其上方可以已形成任何所需的多个有源组件(晶体管组件)，不过此处为了简化附图，仅以平整的基板表示的。

参阅图1A和图1B，其绘示根据本发明的一些实施例的制造可挠性电路板10A的俯视图。其中图1B是沿图1A中A-A’线段的剖面图。首先，提供承载基板110。承载基板110可用来承载可挠性基板及形成于其上方的组件。承载基板110可在后续的制程被移除。在一些实施例，承载基板110可包含非可挠性基板。例如，玻璃基板、蓝宝石基板或者其他适合的基板，但不限于此。

如图2A和图2B所示，图2B是沿图2A中A-A’线段的剖面图。提供承载基板110后，形成可挠性基板120于承载基板110上。在一些实施例，可挠性基板120可包含陶瓷基板、塑料基板、或者其他适合的基板。其中塑料基板的材料可为聚酰亚胺(polyimine，PI)、聚乙烯对苯二甲酸酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonate，PC)、聚醚砜(polyether oxime，PES)、聚对苯二甲酸丁二醇酯(polybutylene terephthalate，PBT)、聚萘二甲酸乙二醇酯(polynaphthalene Ethylene glycolate，PEN)或聚芳酯(polyarylate，PAR)、其他适合的材料、或上述材料的组合，但不限于此。

参阅图3A和图3B，图3B是沿图3A中A-A’线段的剖面图。形成可挠性基板120后，在可挠性基板120上形成多个电路串(circuit string)130。其中，电路串130可分别包含多个电路区(circuit area)140。在一些实施例，电路串130的延伸方向可和电路区140的排列方向相同，但不限于此。此外，相邻的两个电路区140彼此电性绝缘。

如图3B所示，电路区140包含第一金属层141及防焊层(solder resist)142。第一金属层141形成在可挠性基板120上方。第一金属层141的材料包含金属，例如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、钨(W)、金(Au)、铬(Cr)、镍(Ni)、铂(Pt)、铱(Ir)、铑(Rh)、铟(In)、铋(Bi)、其他适合的材料、或上述的合金或组合，但不限于此。

第一金属层141可借由物理气相沉积制程、化学气相沉积制程、原子层沉积制程、化学镀(chemical plating)制程形成，但不限于此。此外，第一金属层141可经由光刻制程及蚀刻制程图案化。光刻制程包含光阻涂布(例如旋转涂布)、软烤、光罩对位、曝光、曝后烤、将光阻显影、冲洗、干燥(例如硬烤)、其它合适的制程或前述的组合，但不限于此。另外，光刻制程可由其它适当的方法，例如无屏蔽光刻、电子束写入(electron-beam writing)及离子束写入(ion-beam writing)进行或取代，但不限于此。蚀刻制程包含干蚀刻、湿蚀刻或其它蚀刻方法，但不限于此。如图3B所示，图案化后的第一金属层141具有间隔D₁，间隔D₁可为图案化后的第一金属层141在局部区域的任一剖面下，于垂直于可挠性基板120的法线方向的方向上的间隔。在一些实施例，间隔D₁介于0.3mm至8mm的范围间(0.3mm≤间隔D₁≤8mm)，但不限于此。当间隔D₁介于上述范围时，会更适合让芯片形成在第一金属层141上。

防焊层142形成在第一金属层141上，防焊层142具有开口O，而露出部分的第一金属层141。第一金属层141未被防焊层142覆盖的部分可用来作为与后续形成的芯片电性连接的地方。在一些实施例，防焊层142包含绝缘材料，例如绿漆(solder mask)、环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)、其他适合的绝缘材料、或上述材料的组合，但不限于此。

参阅图3C，图3C为图3A的区域R的局部放大图。值得注意的是，为了清楚描绘可挠性基板120、第一金属层141与防焊层142的布局，第一金属层141被防焊层142覆盖的部分仍以实线绘示。如图3C所示，电路区140可分别包含第一金属层141和防焊层142，防焊层142具有开口O。第一金属层141部分被防焊层142覆盖，但不限于此。在一些实施例，防焊层142的开口O露出了部分的可挠性基板120。在一些实施例，防焊层142的开口O露出了部分的可挠性基板120与部分的第一金属层141。在一些实施例，相邻的电路区140中的防焊层142之间露出了部分的可挠性基板120。在一些实施例，相邻的电路区140中的防焊层142之间露出了部分的可挠性基板120与部分的第一金属层141。

参阅图4A-4C，图4B是沿图4A中A-A’线段的剖面图，图4C为图4A的区域R的局部放大图。在一些实施例，形成电路串130(未绘示)于可挠性基板120上之后，可执行切割制程、移除承载基板110及形成齿孔160的步骤。在一些实施例，切割制程、移除承载基板110及形成齿孔160三者的顺序可以互换，或可视情况插入或替换成其他步骤，但不限于此。例如，可先移除承载基板110、接下来执行切割制程形成多个电路条150，再形成齿孔160；或先移除承载基板110，接下来形成齿孔160，再执行切割制程形成多个电路条150，但本发明并不限于此。

如图4A所示，对可挠性基板120执行切割制程，形成多个分隔的电路条150。切割制程包含激光切割制程、机械锯切制程、刀片锯切制程、其他适合的制程或上述制程的组合，但不限于此。

在一些实施例，电路条150包含可挠性基板120及多个电路区140。在一些实施例，电路条150可具有长度L₁，长度L₁可介于300mm至5000mm的范围间(300mm≤长度L₁≤5000mm)。在一些实施例，长度L₁可介于350mm至950mm的范围间(350mm≤长度L₁≤950mm)，但不限于此。在一些实施例，电路条150可分别包含3至350个电路区140(3个≤电路区140的数量≤350个)。在一些实施例，电路条150可分别包含3至65个电路区140(3个≤电路区140的数量≤65个)。当电路区140的数量介于上述范围之间，较能符合目前产品规格的需求。

如图4B所示，由可挠性基板120移除承载基板110。在一些实施例，可在切割可挠性基板120前，移除承载基板110，但不限于此。

如图4A与图4C所示，在电路条150的两侧可分别形成多个齿孔160。齿孔160可沿着电路条150的长度L₁方向排列，且可贯穿可挠性基板120，但不限于此。在后续卷绕电路链时，齿孔160可具有对位或固定的功能，以利传送或卷绕。如图4C所示，齿孔160与第一金属层141在俯视方向上不重叠，或齿孔160与防焊层142在俯视方向上不重叠。

参阅图5A与图5B，图5B是沿图5A中B-B’线段的剖面图。在一些实施例，形成多个电路条150后，将多个电路条(circuit tape)150的一部分接合，以形成电路链180。值得注意的是，为了清楚表达电路条150、连接结构170与电路链180关系，省略了电路条150上的某些组件。

在一些实施例，可借由连接结构170来接合两个电路条150。如图5B所示，连接结构170可形成在可挠性基板120的表面S₁及表面S₂上方，连接两个电路条150。在一些实施例，连接结构170可从其中一个电路条150的防焊层142上延伸至另一个电路条150的防焊层142上。在一些实施例，连接结构170可形成在可挠性基板120的表面S₂上。在一些实施例，部分连接结构170可形成在电路区140内且部分连接结构170可形成在电路区140外(或电路区140之间)，举例来说，形成在可挠性基板120的表面S₁上的连接结构170可从其中一个电路条150的电路区140内的防焊层142上延伸至另一个电路条150的电路区140内的防焊层142上，形成在可挠性基板120的表面S₂上的连接结构170可从其中一个电路条150的电路区140延伸至另一个电路条150的电路区140，但不限于此。在其他实施例(未绘示)，形成在可挠性基板120的表面S₂上的连接结构170则可形成在电路区140外，所以形成在表面S₁上的连接结构170的面积可大于形成在表面S₂上的连接结构170的面积，或形成在表面S₁上的连接结构170的宽度可大于形成在表面S₂上的连接结构170的宽度，但不限于此。

在一些实施例，可在如图5A所示的电路条150上的部分电路区140上形成连接结构170。亦即，电路条150上其他部分的电路区140上并未形成连接结构170。此时，未形成连接结构170的电路区140的结构则维持如图4B所示的结构。

参阅图5C，在一些实施例，连接结构170可直接连接在可挠性基板120的表面S₁上，并经由连接可挠性基板120的表面S₁来接合两个电路条150。在一些实施例，连接结构170可直接连接在可挠性基板120的表面S₂上，并经由连接可挠性基板120的表面S₂来接合两个电路条150。在此实施例，在可挠性基板120的表面S₁和表面S₂上的连接结构170可形成在电路区140外(或电路区140之间)，但不限于此。

在一些实施例，一个电路链180可包含40至260个电路条150(40个≤电路条150的数量≤260个)。当电路条150的数量介于上述范围时，可得到具有适合的长度的电路链180。

参阅图6A与图6B，图6B是沿图6A中B-B’线段的剖面图。在一些实施例，形成电路链180后，在第一金属层141上形成第二金属层190。在一些实施例，第二金属层190可借由物理气相沉积制程、化学气相沉积制程、原子层沉积制程、化学镀制程形成，但不限于此。如图6B所示，以化学镀制程为例，第一金属层141的上方会形成第二金属层190，而防焊层142上方不会形成第二金属层190。第二金属层190是设置来与其他电子组件(未绘示)电性连接。第二金属层190的材料可包含钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、钨(W)、金(Au)、铬(Cr)、镍(Ni)、铂(Pt)、铱(Ir)、铑(Rh)、铟(In)、铋(Bi)、其他适合的材料、上述材料的合金或组合，但不限于此。在一些实施例，第二金属层190的材料可与第一金属层141相同。在一些实施例，第二金属层190的材料可与第一金属层141不同。

在一些实施例，第一金属层141可具有厚度H₁，第二金属层190可具有厚度H₂。在一些实施例，厚度H₁可为第一金属层141于可挠性基板120的法线方向上的最大厚度，厚度H₂可为第二金属层190于可挠性基板120的法线方向上的最大厚度。在一些实施例，厚度H₁可介于0.15μm至3μm的范围间(0.15μm≤厚度H₁≤3μm)。在一些实施例，厚度H₂可介于0.3μm至15μm的范围间(0.3μm≤厚度H₂≤15μm)。

参阅图6C，当连接结构170直接接触在可挠性基板120的表面S₁及表面S₂时，连接结构170并未覆盖第一金属层141及第二金属层190，换句话说，连接结构170于可挠性基板120的法线方向上并未与第一金属层141重叠，连接结构170于可挠性基板120的法线方向上并未与第二金属层190重叠。

形成第二金属层190，有助于增加与其他电子组件相接的导线的厚度，可在后续结合芯片时，降低芯片与导线的接触阻抗，可提升良率或增加产品的可靠度。

参阅图7A与图7B，在一些实施例，借由卷绕器200，卷绕电路链180，形成如图7B所示的电路卷210。在一些实施例，可在形成第二金属层190前，形成电路卷210。在一些实施例，可将多个芯片220，结合于电路链180上，详细来说，可在电路链180的防焊层142的至少一个开口O内，设置芯片220，但不限于此。

参阅图8A与图8B，可对电路卷210执行切割制程，详细来说，可将电路卷210放置于切割机，针对须使用的电路区140进行切割制程，切割成多个分隔的电路区140，以形成可挠性电路板10A。图8A沿A-A’切线的剖面图如图8B所示，芯片220借由导电垫221与第一金属层141电性连接，模封材料222则包覆导电垫221，并覆盖一部分的防焊层142。

在一些实施例，芯片220可包含多个有源组件及/或无源组件。有源组件可包含薄膜晶体管(thin film transistors,TFT)、P通道场效晶体管(P-channel field-effecttransistors,PFET)、N通道场效晶体管(N-channel FET,NFET)、金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistors,MOSFET)、互补式金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)晶体管、二极(bipolar)晶体管、高电压(high voltage)晶体管、高频率(high frequency)晶体管、其他组件及/或前述组件的任意组合，但不限于此。无源组件可包含电感、电容、电阻、其他适合的组件、或上述组件的组合，但不限于此。

导电垫221可包含金属材料。导电垫221的材料可和第二金属层190相同或相似，在此不再重复叙述。模封材料222可包含环氧树脂或其他适合的材料。模封材料222可借由模压(molding)、层压(lamination)或其他适当的方式形成于可挠性基板120及第一金属层141上，但不限于此。

参阅图9，图9为根据本发明的一些实施例的电子装置30的剖面示意图。在一些实施例，可将可挠性电路板10A设置在显示面板20上，以形成电子装置30。显示面板20可包含多个薄膜晶体管(未绘示)，例如开关晶体管、驱动晶体管、重置晶体管，或其他薄膜晶体管。显示面板20亦可包含显示介质(未绘示)，显示介质例如为无机发光二极管、有机发光二极管、液晶层、量子点、荧光、磷光、其他适合的材料、或上述材料的组合，但不限于此。

在一些实施例，无机发光二极管可例如包含微型发光二极管(micro LED或miniLED)或量子点发光二极管(QLED或QDLED)，但不限于此。无机发光二极管可包含发光层，发光层可包含同质接面(homojunction)、异质接面(heterojunction)、单一量子井(single-quantum well,SQW)、多重量子井(multiple-quantum well,MQW)或其它类似的结构。在一些实施例，发光层可例如包含未掺杂的n型In_xGa_(1-x)N、Al_xIn_yGa_(1-x-y)N、或其它常用的材料。另外，发光层可为包含多重井层(例如为InGaN)和阻障层(例如为GaN)交错排列的多重量子井结构，但不限于此。

在一些实施例，有机发光二极管可包含发光层(emitting layer，EML)、电洞注入层(hole injection layer，HIL)、电洞传输层(hole transport layer，HTL)、电子注入层(electron injection layer，EIL)与电子传输层(electron transport layer，ETL)中的至少一者。

在一些实施例，液晶层的材料可包含向列型液晶(nematic)、层列型液晶(smectic)、胆固醇液晶(cholesteric)、蓝相液晶(blue phase)其它适合的液晶材料、或上述材料的组合，但不限于此。

参阅图10A-12A、图10B-12B，其绘示本发明的另一些实施例的制造可挠性电路板10B的俯视图及剖面图。图10A和图10B所示的结构形成的组件及其制造方法可与图1A-4A和图1B-4B所形成的组件及其制造方法相同或相似，在此不再赘述。如图10A和图10B所示，对可挠性基板120执行切割制程，形成多个电路条150，其中电路条150分别包含多个电路区140，电路区140包含经图案化的第一金属层141及防焊层142。在一些实施例，图10A-12A、图10B-12B中的电路区140可包含经图案化的第一金属层141及第二金属层190，所形成的组件及其制造方法与图6A-6C相同或相似，在此不再赘述。以下以一层金属层141进行说明，但不以此为限。

参阅图11A和图11B，在一些实施例，可在形成电路条150后，且在接合一部分的电路条150前，将芯片220连接于第一金属层141。之后，可执行与图4A-7B相同或相似的制程，形成电路卷210。接下来，对电路卷210执行切割制程，形成如图12A和图12B所示的可挠性电路板10B。在一些实施例，可在形成电路串130后，在形成电路条150前，将芯片220连接于第一金属层141，但不以此为限。此外，承前述，在一些实施例，电路区140可包含经图案化的第二金属层190，如图12B的可挠性电路板10B所示。

参阅图13A和图13B，其绘示本发明的另一些实施例的制造可挠性电路板10C中某一阶段的俯视图及剖面图。图13A和图13B所示的结构形成的组件及其制造方法可与图1A-2A和图1B-2B所形成的组件及其制造方法相同或相似，在此不再赘述。在一些实施例，如图13A和图13B所示，在形成电路区140时，并未形成开口O。之后，可执行与图4A-7B相同或相似的制程，形成电路卷210。接下来，对电路卷210执行切割制程，形成多个如图14所示的可挠性电路板10C。在此实施例，并未形成芯片220于第一金属层141上。

在一些实施例，可挠性电路板10B、可挠性电路板10C亦可设置在显示面板20上，形成电子装置30。在一些实施例，电子装置可例如为显示设备、照明装置、感测装置、天线装置、拼接装置、其他适合的装置、或上述装置的组合，但本发明并不限于此。

虽然本发明的实施例及其优点已公开如上，但应该了解的是，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (10)

1.一种可挠性电路板的制造方法，包括：

提供一承载基板；

形成一可挠性基板于该承载基板上；以及

形成多个电路串于该可挠性基板上。

2.如权利要求1所述的可挠性电路板的制造方法，更包括：

切割该可挠性基板成为多个电路条。

3.如权利要求2所述的可挠性电路板的制造方法，更包括：

在切割该可挠性基板前，移除该承载基板。

4.如权利要求2所述的可挠性电路板的制造方法，其特征在于，该多个电路条的至少一者包括多个电路区，且该多个电路区的数量介于3至350的范围。

5.如权利要求2所述的可挠性电路板的制造方法，其特征在于，该多个电路条的至少一者的一长度介于300mm至5000mm的范围。

6.如权利要求2所述的可挠性电路板的制造方法，更包括：

在切割该可挠性基板后，将该多个电路条的至少一部分接合，形成一电路链。

7.如权利要求6所述的可挠性电路板的制造方法，其特征在于，借由至少一个连接结构，以接合该多个电路条的至少该部分。

8.如权利要求6所述的可挠性电路板的制造方法，更包括：

卷绕该电路链，形成一电路卷。

9.如权利要求8所述的可挠性电路板的制造方法，更包括：

切割该电路卷。

10.如权利要求第8所述的可挠性电路板的制造方法，更包括：

将多个芯片，结合于该电路链上。

Images