JP2015207710A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015207710A
JP2015207710A JP2014088420A JP2014088420A JP2015207710A JP 2015207710 A JP2015207710 A JP 2015207710A JP 2014088420 A JP2014088420 A JP 2014088420A JP 2014088420 A JP2014088420 A JP 2014088420A JP 2015207710 A JP2015207710 A JP 2015207710A
Authority
JP
Japan
Prior art keywords
wiring
layer
conductor
insulating layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014088420A
Other languages
English (en)
Inventor
えり奈 宮本
Erina Miyamoto
えり奈 宮本
佐藤 裕紀
Hironori Sato
裕紀 佐藤
拓弥 鳥居
Takuya Torii
拓弥 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014088420A priority Critical patent/JP2015207710A/ja
Publication of JP2015207710A publication Critical patent/JP2015207710A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】導体層及び絶縁層が各々1層以上積層された配線基板において、配線が絶縁層から浮いたり剥がれたりする不具合を効果的に抑制できる配線基板を提供すること。
【解決手段】本発明に係る配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された配線基板であって、前記導体層は、前記絶縁層上に形成され、前記絶縁層と当接する当接面及び前記絶縁層の表面と対向する面の端部に形成された、前記絶縁層と当接しない離間面を有する第1の配線と、前記絶縁層と前記離間面との間に充填され、前記第1の配線間を電気的に接続する第2の配線とを備えることを特徴とする。
【選択図】図5

Description

本発明は、導体層及び絶縁層が各々1層以上積層された配線基板に関する。
導体層及び絶縁層を積層した配線基板が知られている。このような配線基板では、絶縁層上に無電解銅めっきにより金属層を形成した後、該金属層を所望の形状にエッチングすることで導体層を構成する配線等を形成している。
しかしながら、配線をエッチングにより形成する場合、マスクが必要となる。このため試作品や小ロットの製品を製造する場合には、かえって高コストとなることが指摘されている。そこで、従来の配線基板には、導電性ペーストをインクジェットから吐出して形成されるインクジェット膜により、島状に配置された導電膜間を接続することによりマスクを使用することなく所望の配線を形成する手法が提案されている(例えば、特許文献1)。
特開2008−218850号公報
しかしながら、特許文献1に提案される手法では、島状に配置された導電膜間に絶縁膜を形成し、絶縁膜と島状に配置された導電膜の上面とをインクジェット膜が覆っているだけである。そのため、形成したインクジェット膜(配線)が絶縁膜(絶縁層)から浮いたり剥がれたりする不具合が生じる虞があった。
本発明は、導体層及び絶縁層が各々1層以上積層された配線基板において、配線が絶縁層から浮いたり剥がれたりする不具合を効果的に抑制できる配線基板を提供することを目的とする。
上記目的を達成すべく、本発明の配線基板は、絶縁層及び導体層がそれぞれ1層以上積層された配線基板であって、前記導体層は、前記絶縁層上に形成され、前記絶縁層と当接する当接面及び前記絶縁層の表面と対向する面の端部に形成された、前記絶縁層と当接しない離間面を有する第1の配線と、前記絶縁層と前記離間面との間に充填され、前記第1の配線間を電気的に接続する第2の配線とを備えることを特徴とする。
本発明によれば、第2の配線が、絶縁層と第1の配線の離間面との間に充填されているので、第2の配線が絶縁層から浮いたり、剥がれたりすることを抑制することができる。
なお、本発明の一態様では、前記第2の配線は、前記離間面と連続する前記第1の配線の側面まで覆っていることを特徴とする。
本発明の一態様によれば、第2の配線が、離間面と連続する第1の配線の側面まで覆っているので、第2の配線が絶縁層から浮いたり、剥がれたりすることをより効果的に抑制することができる。
本発明の他の態様では、前記第2の配線のシート抵抗は、前記第1の配線のシート抵抗よりも高いことを特徴とする。
本発明の他の態様によれば、前記第2の配線のシート抵抗は、前記第1の配線のシート抵抗よりも高いので第2の配線を高抵抗配線として使用することができる。
以上説明したように、本発明によれば、導体層及び絶縁層が各々1層以上積層された配線基板において、配線が絶縁層から浮いたり剥がれたりする不具合を効果的に抑制することができる。
実施形態に係る配線基板の平面図(表面側)。 実施形態に係る配線基板の平面図(裏面側)。 実施形態に係る配線基板の一部拡大断面図。 第1,第2の配線の平面図。 第1,第2の配線の断面図。 第2の配線の断面図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の第1,第2の配線の製造工程図。 実施形態に係る配線基板の第1,第2の配線の製造工程図。 実施形態に係る配線基板の第1,第2の配線の製造工程図。 実施形態に係る配線基板の第1,第2の配線の製造工程図。 実施形態に係る配線基板の第1,第2の配線の製造工程図。 他の実施形態に係る配線基板の第1,第2の配線の拡大断面図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る配線基板はあくまでも一例であり、導体層と絶縁層とをそれぞれ少なくとも1層有する配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、半導体チップ等の電子部品が接続される側を表面側とし、マザーボードやソケット等(以下、マザーボード等と称する)が接続される側を裏面側として説明する。
(配線基板)
初めに本実施形態に係る配線基板100の構成について説明する。図1は、配線基板100の表面側の平面図である。図2は、配線基板100の裏面側の平面図である。図3は、図1及び2に示すI−I線に沿って配線基板100を切断した一部を拡大した断面図である。
図1〜図3に示す配線基板100は、コア基板2と、コア基板2上に交互に積層された絶縁層41〜44及び導体層33〜36と、導体層35,36上にそれぞれ積層されたソルダーレジスト層61,62とを備える。
コア基板2は、表面及び裏面にそれぞれ導体層31及び導体層32が形成された耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状の樹脂製基板である。コア基板2には、ドリル等により穿設されたスルーホール21が形成され、その内壁面には導体層31及び導体層32を電気的に接続するスルーホール導体22が形成されている。さらに、スルーホール導体22内は、エポキシ樹脂等の樹脂製穴埋め材23により充填されている。
コア基板2の表面側には、絶縁層41,43及び導体層33,35が交互に積層されている。また、コア基板2の裏面側には、絶縁層42,44及び導体層34,36が交互に積層されている。
絶縁層41〜44は、例えば、エポキシ系の樹脂フィルムで構成されている。絶縁層41〜44には、厚さ方向に貫通するビアホール41A〜44Aがそれぞれ形成されている。ビアホール41A〜44A内には、ビアホール41A〜44Aを埋設するようにしてビア導体51〜54がそれぞれ充填されている。ビア導体51は導体層31及び導体層33を、ビア導体52は導体層32及び導体層34を、ビア導体53は導体層33及び導体層35を、ビア導体54は導体層34及び導体層36をそれぞれ電気的に接続する。
導体層31〜34は、各々ビア導体51〜54と電気的に接触するビアランド31A〜34Aと、ビア導体51〜54と接触していない第1の配線31B〜34B及び第2の配線31C〜34Cとをそれぞれ備える。導体層31〜34のうち、ビアランド31A〜34A及び第1の配線31B〜34Bは、電気的良導体である銅(Cu)等で構成される。また、第2の配線31C〜34Cは、金属粒子又はこれら金属の合金粒子を含む導電性ペーストを塗布して形成される。第2の配線31C〜34Cは、第1の配線31B〜34B間をそれぞれ接続する高抵抗配線である。
導体層35、36は、各々ビア導体53,54と電気的に接触するビアランド35A,36Aと、ビア導体53,54と接触していない第1の配線35B,36B及び第2の配線35C,36Cと、接続端子35D,36Dとをそれぞれ備える。導体層35,36のうち、ビアランド35A,36A及び第1の配線35B,36Bは、電気的良導体である銅(Cu)等で構成される。また、第2の配線35C,36Cは、第1の配線35B,36B間をそれぞれ接続する高抵抗配線である。第2の配線35B,36Bは、金属粒子又はこれら金属の合金粒子を含む導電性ペーストを塗布して形成される。
接続端子35Dは、半導体チップ(不図示)をフリップチップ接続するためのパッド(FCパッド)であり半導体素子搭載領域35E内にアレイ(格子)状に設けられている。半導体素子搭載領域35Eは、配線基板100表面の中心部に設けられた矩形状の領域である。接続端子36Dは、配線基板100をマザーボードに接続するためのランド(LGAパッド)であり、配線基板100の裏面にアレイ状に配列されている。
接続端子35D,36Dは、電気的良導体である銅(Cu)等で構成される。なお、接続端子35D,36D上に金属めっき層を形成してもよい。金属めっき層は、例えば、Ni層、Sn層、Ag層、Pd層、Au層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のOSP(Organic Solderability Preservative)処理を施してもよい。
ソルダーレジスト層61,62は、厚み方向に貫通する開口部61A,62Aがそれぞれ形成され、各開口部61A,62Aからは、接続端子35D,36Dがそれぞれ露出している。
図4は、絶縁層41上に形成された第1の配線33B及び第2の配線33Cの平面図である。図5は、図4に示すII−II線に沿って切断した絶縁層41と導体層33の拡大断面図である。図6は、図4に示すIII−III線に沿って切断した絶縁層41と導体層33の拡大断面図である。ここでは、図4〜図6を参照して、導体層33を構成する第1の配線33B及び第2の配線33Cについて詳細に説明する。なお、導体層31,32,34〜36を構成する第1の配線31B,32B,34B〜36B及び第2の配線31C,32C,34C〜36Cの構成は、第1の配線33B及び第2の配線33Cとそれぞれ略同一であるため、重複する説明を省略する。
図4に示すように、第2の配線33Cは、第1の配線33B間を電気的に接続する。第2の配線33Cは、第1の配線33Bと比べて抵抗の高い高抵抗配線であり、導電性ペーストを塗布した後、熱処理(焼結処理)を行うことで形成される。ここで言う高抵抗とは、第2の配線33Cのシート抵抗が、第1の配線33Bのシート抵抗よりも高いことを意味しており、必ずしも抵抗が所定の値(例えば、数十Ω)以上であることを意味しない。
なお、微細配線では、完成後の配線基板100から第1の配線33Bと第2の配線33Cのシート抵抗を直接測定することは難しい。しかし、第1の配線33Bに対して第2の配線33Cのシート抵抗が高いか低いかを特定する手法として、第2の配線33Cと第1の配線33Bとを含む配線のシート抵抗を、第2の配線33Cを含まない第1の配線33Bだけのシート抵抗と比較することにより特定することが可能である。
また、第1の配線33Bは主に電解銅めっきで形成されるため、断面を拡大して観察すると金属粒子が緻密な状態で存在する。一方、第2の配線33Cは、導電性ペーストを塗布した後、焼結処理を行うことで形成される。そして、焼結処理の際に導電性ペーストに含まれる有機溶媒が蒸発するため、金属粒子が第1の配線33Bと異なる状態で存在する。このため、断面観察を行うことで、第1の配線33Bと第2の配線33Cとを特定することも可能である。
図5に示すように、第1の配線33Bは、絶縁層41と当接する当接面331及び絶縁層41の表面と対向する対向面332の端部に形成され、絶縁層41と当接しない、つまり絶縁層41と離間した離間面333を有する。このため、絶縁層41と第1の配線33Bの対向面332の端部との間には、隙間Sが存在する。
第2の配線33Cは、絶縁層41と第1の配線33Bの離間面333との間に充填されるようにして第1の配線33B間を電気的に接続している。第2の配線33Cは、導電性ペーストの塗布により形成されるため、毛細管現象により、絶縁層41と第1の配線33Bの離間面333との間の隙間Sに導電性ペーストが入り込む。
上記のように、第2の配線33Cが、絶縁層41と第1の配線33Bの離間面333との間に充填されているので、第2の配線33Cが絶縁層41から浮いたり、剥がれたりすることを抑制することができる。また、この実施形態では、第2の配線33は、離間面333と連続する第1の配線33Bの側面334まで覆っている。このため、第2の配線33Cが絶縁層41から浮いたり、剥がれたりすることをより効果的に抑制することができる。
また、第2の配線33Cは、導電性ペーストを塗布して形成されるため、図6に示すように、表面が曲面形状をなし、第2の配線33Cの幅方向における断面形状が上端Tから下端Bに向かって幅が広がる順テーパ形状となっている。なお、必要に応じて、導電性ペーストを複数回塗り重ねて第2の配線33Cを形成してもよい。
ここで、導電性ペーストとしては、金属粒子又はこれら金属の合金粒子を可溶性バインダー等の有機溶媒に分散させたものが使用できる。なお、第2の配線33Cは、抵抗が高くてもよいため、分散させる金属の種類は特に問わない。また、分散させる金属粒子は、ナノメートルオーダーの大きさである、いわゆるナノ粒子であることが好ましい。ナノ粒子が分散した導電性ペーストを用いる場合は、導電性ペーストを塗布した後に行う焼結処理の温度を低くでき配線基板100への熱によるダメージを低減することができる。このため絶縁材料として有機材料を用いた、いわゆるオーガニック基板に好適である。
導電性ペーストは、インクジェット方式、インジェクション方式及びマスク印刷方式により塗布することができる。なお、これらの方式のうち位置精度や吐出量の精度の観点からインクジェット方式を好適に用いることができる。なお、塗布後の導電性ペーストは、アニール、プラズマへの暴露、レーザ光の照射等により焼結処理を行うことができる。
(配線基板の製造方法)
次に、図3及び図7〜図13を参照して、本実施形態における配線基板100の製造方法について説明する。なお、図7〜図13に示す断面図は、図3に示す配線基板100の断面図に対応している。
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール21となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール21形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール21の内壁にスルーホール導体22を形成し、銅張積層板の両面に銅めっき層を形成する。 その後、スルーホール導体22内をエポキシ樹脂等の樹脂穴埋め材23で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層31,32を構成するビアランド31A,32A及び第1の配線31B,32Bをそれぞれ形成する(図7参照)。
なお、導体層31,32を構成するビアランド31A,32A及び第1の配線31B,32Bの表面は、銅表面粗化剤(例えば、メックエッチンボンドCZ:メック社製)により粗化しておくことが好ましい。
次に、必要な箇所に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い、導体層31,32を構成する第2の配線31C,32Cをそれぞれ形成する(図8参照)。
次に、コア基板2の表面側及び裏面側に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層41,42を形成する。これにより、コア基板2の表面及び裏面が絶縁層41,42により覆われる。
次に、絶縁層41,42に対して、例えばCOガスレーザやYAGレーザから所定強度のレーザ光を照射し、ビアホール41A,42Aをそれぞれ形成する。その後、ビアホール41A,42Aを含む絶縁層41,42に対して粗化処理を実施する。なお、絶縁層41,42がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層41,42上に残存するため適宜水洗を行う。
次に、ビアホール41A,42Aに対してデスミア処理及びアウトラインエッチングを施し、ビアホール41A,42A内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
次に、絶縁層41,42に対して、電解めっきのためのシード層(第1の導体層)を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ(PVD)や真空蒸着等により形成することができる。
その後、絶縁層41,42上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第2の導体層を形成する。その結果、ビア導体51,52をそれぞれ形成するとともに、導体層33,34を構成するビアランド33A,34A及び第1の配線33B,34Bがそれぞれ形成される。なお、ビア導体51,52、ビアランド33A,34A及び第1の配線33B,34Bをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する(図9参照)。
なお、導体層33,34を構成するビアランド33A,34A及び第1の配線33B,34Bの表面は、銅表面粗化剤(例えば、メックエッチンボンドCZ:メック社製)により粗化しておくことが好ましい。
次に、必要な箇所に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い導体層33,34を構成する第2の配線33C,34Cを形成する(図10参照)。
次に、導体層33,34を覆うようにして、絶縁層41,42上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層43,44をそれぞれ形成する。
次に、図9を参照して説明した場合と同様にして、絶縁層43,44に対して、例えばCOガスレーザやYAGレーザから所定強度のレーザ光を照射し、ビアホール43A,44Aをそれぞれ形成した後、ビアホール43A,44Aを含む絶縁層43,44に対して粗化処理を実施する。
次に、ビアホール43A,44Aに対してデスミア処理及びアウトラインエッチングを施し、ビアホール43A,44A内を洗浄する。次に、絶縁層43,44に対して、電解めっきのためのシード層(第1の導体層)を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ(PVD)や真空蒸着等により形成することができる。
その後、絶縁層43,44上のシード層上に所望のパターンの開口を有するレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第2の導体層を形成する。その結果、ビア導体53,54及び導体層35,36を構成するビアランド35A,36A,第1の配線35B,36B及び接続端子35D,36Dがそれぞれ形成される。なお、ビア導体53,54、ビアランド35A,36A,第1の配線35B,36B及び接続端子35D,36Dをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する(図11参照)。
なお、導体層35,36を構成するビアランド35A,36A、第1の配線35B,36Bの表面は、銅表面粗化剤(例えば、メックエッチンボンドCZ:メック社製)により粗化しておくことが好ましい。
次に、必要な箇所に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い導体層35,36を構成する第2の配線35C,36Cを形成する(図12参照)。
次に、感光性樹脂からなるフィルム状のソルダーレジスト材を、導体層35,36を含む絶縁層43,44上にそれぞれ積層し、ソルダーレジスト層61,62を形成する(図13参照)。次に、接続端子35D,36Dを露出させる開口部61A,62Aをソルダーレジスト層61,62に形成し、本実施形態の配線基板100を得る(図3参照)。
なお、本実施形態においては、必要に応じて、ソルダーレジスト層61,62の開口部61A,62Aから露出する接続端子35D,36Dを覆うようにして、例えばNi/Auめっき膜からなるバリアメタル層を形成してもよい。
図14〜図18は、第1の配線33B及び第2の配線33Cの形成方法を説明する図である。ここでは、図5,図14〜図18を参照して、導体層33を構成する第1の配線33B及び第2の配線33Cの製造方法について詳細に説明する。なお、導体層31,32,34〜36を構成する第1の配線31B,32B,34B〜36B及び第2の配線31C,32C,34C〜36Cの構成は、第1の配線33B及び第2の配線33Cとそれぞれ略同一であるため、重複する説明を省略する。
初めに、絶縁層41上に、電解めっきのためのシード層M1(第1の導体層)を形成する(図14参照)。シード層M1は、従来公知の手法、例えば、無電解銅めっき、スパッタ(PVD)や真空蒸着等により形成することができる。
次に、絶縁層41のシード層M1上に感光性樹脂からなるレジスト層Rを積層し、所望のパターンに開口Aを形成する(図15参照)。次に、電解銅めっきにより、レジスト層Rの開口Aから露出するシード層M1上に銅めっき層M2(第2の導体層)を形成する(図16参照)。
次に、レジスト層RをKOH等の剥離液を用いて剥離する(図17参照)。次に、レジスト層Rの除去により露出したシード層M1を薬液を用いたエッチング処理により除去し(図18参照)、シード層M1及び銅めっき層M2により構成される第1の配線33Bを形成する。なお、シード層M1を薬液により除去する際に、エッチング処理の時間を長く設定することにより銅めっき層M2直下のシード層M1を局所的にエッチングする。これにより、第1の配線33Bの絶縁層41の表面と対向する対向面332の端部に、絶縁層41と当接しない、つまり絶縁層41と離間した離間面333が形成される。
次に、インクジェット方式、インジェクション方式及びマスク印刷方式等により、第1の配線33B間を接続するようにして導電性ペーストを塗布する。この際、毛細管現象により、絶縁層41と第1の配線33Bの離間面333との間の隙間Sに導電性ペーストが入り込む。導電性ペーストを塗布後、アニール、プラズマへの暴露、レーザ光の照射等により焼結処理を行い、第1の配線33B間を接続する第2の配線33Cを得る(図5参照)。
以上のように本実施形態に係る配線基板100は、第2の配線が、第1の配線の離間面と絶縁層との隙間に充填されているので、第2の配線が絶縁層から浮いたり、剥がれたりすることを抑制することができる。
また、第2の配線は、離間面と連続する第1の配線の側面まで覆っているので、第2の配線が絶縁層から浮いたり、剥がれたりすることをより効果的に抑制することができる。
また、第2の配線は、導電性ペーストを塗布した後、焼結処理を行うことにより形成している。このため、電解めっきにより形成される第1の配線のシート抵抗に比べ、第2の配線のシート抵抗は、高くなる。このため、第2の配線を高抵抗配線として使用することができる。
さらに、高抵抗配線となる第2の配線を、導電性ペーストを塗布することにより形成しているので、高抵抗配線を容易に形成することができる。
(その他の実施形態)
上記の実施形態では、図5に示すように、第2の配線が第1の配線33Bの側面の一部分しか覆っていなかったが、図19に示すように、第1の配線33Bの上端335の少なくとも一部を覆うように金属ペーストを塗布して第2の配線33Cを形成してもよい。この場合、第2の配線33Cが絶縁層41から浮いたり、剥がれたりすることをさらに効果的に抑制することができる。また、上記実施形態では、第2の配線を全ての導体層31〜36に形成したが、特定の導体層にのみ形成するようにしてもよい。
2…コア基板
21…スルーホール
22…スルーホール導体
23…樹脂製穴埋め材
31〜36…導体層
31A〜36A…ビアランド
31B〜36B…第1の配線
31C〜36C…第2の配線
35D,36D…接続端子
41〜44…絶縁層
41A〜44A…ビアホール
51〜54…ビア導体
61,62…ソルダーレジスト層
61A,62A…開口部
100…配線基板

Claims (3)

  1. 絶縁層及び導体層がそれぞれ1層以上積層された配線基板であって、
    前記導体層は、
    前記絶縁層上に形成され、前記絶縁層と当接する当接面及び前記絶縁層の表面と対向する面の端部に形成された、前記絶縁層と当接しない離間面を有する第1の配線と、
    前記絶縁層と前記離間面との間に充填され、前記第1の配線間を電気的に接続する第2の配線と
    を備えることを特徴とする配線基板。
  2. 前記第2の配線は、
    前記離間面と連続する前記第1の配線の側面を覆っていることを特徴とする請求項1に記載の配線基板。
  3. 前記第2の配線のシート抵抗は、前記第1の配線のシート抵抗よりも高いことを特徴とする請求項1又は請求項2に記載の配線基板。
JP2014088420A 2014-04-22 2014-04-22 配線基板 Pending JP2015207710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014088420A JP2015207710A (ja) 2014-04-22 2014-04-22 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014088420A JP2015207710A (ja) 2014-04-22 2014-04-22 配線基板

Publications (1)

Publication Number Publication Date
JP2015207710A true JP2015207710A (ja) 2015-11-19

Family

ID=54604286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014088420A Pending JP2015207710A (ja) 2014-04-22 2014-04-22 配線基板

Country Status (1)

Country Link
JP (1) JP2015207710A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017164415A1 (ja) * 2016-03-25 2017-09-28 タツタ電線株式会社 導電性補強部材、フレキシブルプリント配線板、及び、フレキシブルプリント配線板の製造方法
JP6705612B1 (ja) * 2019-09-17 2020-06-03 三菱電機株式会社 高周波回路および高周波回路の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017164415A1 (ja) * 2016-03-25 2017-09-28 タツタ電線株式会社 導電性補強部材、フレキシブルプリント配線板、及び、フレキシブルプリント配線板の製造方法
TWI728082B (zh) * 2016-03-25 2021-05-21 日商拓自達電線股份有限公司 導電性補強構件、可撓式印刷配線板、以及可撓式印刷配線板的製造方法
JP6705612B1 (ja) * 2019-09-17 2020-06-03 三菱電機株式会社 高周波回路および高周波回路の製造方法
WO2021053720A1 (ja) * 2019-09-17 2021-03-25 三菱電機株式会社 高周波回路および高周波回路の製造方法

Similar Documents

Publication Publication Date Title
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
CN107393899B (zh) 芯片封装基板
TWI617225B (zh) 印刷電路板及其製造方法
JP6467814B2 (ja) 配線基板の製造方法、並びに半導体装置の製造方法
JP4990826B2 (ja) 多層印刷回路基板の製造方法
US11026327B2 (en) Printed circuit board
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2023022267A (ja) プリント回路基板
JP7379511B2 (ja) 印刷配線板および印刷配線板の製造方法
JP2019176068A (ja) 印刷配線板および印刷配線板の製造方法
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
TWI450656B (zh) 電路板及其製作方法
JP2015207710A (ja) 配線基板
JP5865769B2 (ja) 多層配線基板の製造方法
JP5233929B2 (ja) プリント配線板の製造方法
TWI596738B (zh) 電子封裝及其製造和使用方法
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR100688697B1 (ko) 패키지 기판의 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
KR101171100B1 (ko) 회로기판 제조방법
JP2015207711A (ja) 配線基板の製造方法、配線基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161007