JP7379511B2 - 印刷配線板および印刷配線板の製造方法 - Google Patents

印刷配線板および印刷配線板の製造方法 Download PDF

Info

Publication number
JP7379511B2
JP7379511B2 JP2021548063A JP2021548063A JP7379511B2 JP 7379511 B2 JP7379511 B2 JP 7379511B2 JP 2021548063 A JP2021548063 A JP 2021548063A JP 2021548063 A JP2021548063 A JP 2021548063A JP 7379511 B2 JP7379511 B2 JP 7379511B2
Authority
JP
Japan
Prior art keywords
insulating resin
layer
resin layer
substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021548063A
Other languages
English (en)
Other versions
JPWO2021059416A1 (ja
Inventor
淳男 川越
尚輝 麻場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021059416A1 publication Critical patent/JPWO2021059416A1/ja
Application granted granted Critical
Publication of JP7379511B2 publication Critical patent/JP7379511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、キャビティを有する印刷配線板および印刷配線板の製造方法に関する。
近年、基板と配線が高集積化および高密度化するに伴い、多層基板にキャビティを設けて、そこに電子部品を実装する場合がある。キャビティに電子部品を実装する場合、キャビティ底部に形成する配線パターンのピール強度を向上することが望まれる。
従来の印刷配線板では、以下に示すようにキャビティを形成している。例えばドリル又はレーザを利用したザグリ加工で印刷配線板にキャビティを形成する場合、印刷配線板は予め内部に剥離層を設けておく。次いでドリル又はレーザは印刷配線板の表面から剥離層まで加工する。剥離層を境に剥離層の上部構造体は除去してキャビティを形成する。その後、剥離層は除去する。
これ以外に、例えば剥離層と類似した目的で、印刷配線板は予め内部にダミーパターンを設ける。次いで、レーザは印刷配線板の表面からダミーパターンまで照射し、上部構造体は除去し、キャビティを形成する技術がある。この場合、ダミーパターンは、エッチングで除去する。
特開2016-122728号公報
上述した従来の技術では、以下のような場合がある。
印刷配線板の内部に剥離層を設ける技術では、副資材である剥離層を使用するため、部材コストおよび剥離層の形成コストが増える場合がある。また、この技術の場合、剥離層の上層と周辺の層との層構成の調整が難しく、さらに絶縁層又は配線がたわみ、周囲の板厚が厚くなる場合もある。また、ダミーパターンを設ける従来の技術では、最終的にダミーパターンはエッチングで除去する。そのため、パッドに接続する配線が形成できず、キャビティに収容する電子部品は底部の回路配線と接続することが困難になる。
また、ダミーパターン又は剥離層を用いずにドリル加工で底部を平坦化する技術もあるが、切削加工時の深さ調整に精細な精度が必要であり、削りすぎや切削不足になることがある。
本開示はキャビティ内の電子部品はキャビティ外の回路との接続をキャビティ底部で行えるようにする。更に、キャビティ底部に形成する配線パターンのピール強度が高い印刷配線板および印刷配線板の製造方法を提供する。
本開示の印刷配線板は、絶縁樹脂製の基板の下層に絶縁樹脂層と導体層とを積層した多層基板の一部領域に、前記基板側に開口し前記基板を貫通し前記絶縁樹脂層の面を底面とするキャビティを有し、前記導体層は、前記絶縁樹脂層の面と同等の高さの面を有しその面が前記底面の一部を形成するように前記絶縁樹脂層に埋め込まれている。
本開示の印刷配線板の製造方法は、第1の面および第2の面を有する絶縁樹脂製の基板の前記第2の面に設けたシード層の一部領域の上にパターンめっきを施して導体層を形成する工程と、前記基板の前記第1の面に第1の絶縁樹脂層を形成し、前記基板の前記第2の面に前記導体層を埋め込むように第2の絶縁樹脂層を形成する工程と、前記第1の絶縁樹脂層の側から前記シード層の一部領域に向けて積層方向にドリル加工して、前記第1の絶縁樹脂層を貫通し、前記基板を構成する絶縁樹脂を前記基板内部の前記シード層の一部領域の上に前記基板の一部が残るように除去してキャビティを形成する工程と、前記キャビティに残した前記基板の残部を、前記シード層の一部領域をレーザ光の遮蔽部材にして、レーザ加工により除去し、前記シード層の一部領域を前記キャビティの底部に露出させる工程と、前記キャビティの底部に露出した前記シード層の一部領域をフラッシュ・エッチングにより除去して、前記第2の絶縁樹脂層の面と前記第2の絶縁樹脂層に埋め込まれた前記導体層の面とを露出させる工程とを有する。
本開示によれば、キャビティ内の電子部品がキャビティ外の回路との接続をキャビティ底部で行えるようにする。更に、キャビティ底部に形成する配線パターンはピール強度を向上することができる。
一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。 一つの実施の形態の印刷配線板の製造方法を説明する断面図である。
以下、本開示に係る実施の形態は図面を参照して説明する。
図10は本開示に係る一つの実施の形態の印刷配線板の構成である。
図10に示すように、この実施の形態の印刷配線板は、多層基板54の一部領域であるキャビティ形成領域65に、上方が開口するキャビティ20を有する。印刷配線板は、絶縁樹脂製の基板11(以下、絶縁樹脂基板11)を具備するコア基板51を有し、絶縁樹脂基板11の上面(第1の面)に第1のビルドアップ層61を積層し、絶縁樹脂基板11の下面(第2の面)に第2のビルドアップ層62を積層した多層の基板構造体である。第1のビルドアップ層61は、絶縁樹脂基板11側から順に第1の絶縁樹脂層61aおよび第3の絶縁樹脂層61bを有する。第2のビルドアップ層62は、絶縁樹脂基板11側から順に第2の絶縁樹脂層62aおよび第4の絶縁樹脂層62bを有する。多層基板54は、さらに、絶縁樹脂基板11及び上記各絶縁樹脂層の層間又は層上に、導体層16、17、63、64を有する。
前記キャビティ20は第1のビルドアップ層61および絶縁樹脂基板11を貫通し、第2のビルドアップ層62が有する第2の絶縁樹脂層62aの絶縁樹脂の面79を底面とする断面凹形状の凹部である。印刷配線板は、第2のビルドアップ層62が有する第2の絶縁樹脂層62aの面79と同等の高さの面を有し、その面がキャビティ20の底面の一部を形成するように第2の絶縁樹脂層62aに埋め込まれた導体層17を備える。
なお、図10に示す印刷配線板において、第1のビルドアップ層61を有しない構成も本開示に係る実施の形態の印刷配線板の範疇である。さらに、第1のビルドアップ層61および第2のビルドアップ層62の第4の絶縁樹脂層62bを有しない構成も本開示に係る実施の形態の印刷配線板の範疇である。
また、図10に示す印刷配線板において、キャビティ20が第2の絶縁樹脂層62aの上面を底面とするかわりに第4の絶縁樹脂層62bの上面を底面とするように構成されていてもよい。その場合、実施の形態の印刷配線板は、第4の絶縁樹脂層62bの上面と同等の高さの面を有し、その面がキャビティ20の底面の一部を形成するように第4の絶縁樹脂層62bに埋め込まれた導体層17を備える構成である。
印刷配線板は、上記キャビティ20の底面の一部を形成する導体層17を含む導体層(導体層16、導体層17)を前記キャビティ20の部位以外の任意の部位に有する。ビア15は導体層(導体層16、導体層17)を層間接続する。多層基板54は、両端の導体層63、導体層64と導体層17を上下(積層方向)に貫通して接続するスルーホール10を有する。なお、導体層16と導体層17は、電気的には同じものではあるが、ビア15と一体的に形成される導体層を導体層16といい、後述するシード層12に積層される導体層を導体層17という。
第1のビルドアップ層61は、第1の絶縁樹脂層61aの絶縁樹脂基板11側と、第3の絶縁樹脂層61bの絶縁樹脂基板11側に、それぞれ導体層16を有する。第1の絶縁樹脂層61aおよび第3の絶縁樹脂層61bには、それぞれビア15が設けられている。コア基板51は、絶縁樹脂基板11を貫通し第1の絶縁樹脂層61aの絶縁樹脂基板11側の導体層16と接続するビア15を有する。第3の絶縁樹脂層61bの上面には、該層に設けられたビア15に接続する導体層63が形成されている。
第2のビルドアップ層62が有する第2の絶縁樹脂層62aおよび第4の絶縁樹脂層62bには、それぞれキャビティ形成領域65の範囲内でかつキャビティ20直下にビア15が設けられている。キャビティ20直下のビア15は、キャビティ20底面の一部を形成する上面を有する導体層17と接続されている。キャビティ20の底面の導体層17は、例えば、以下のようにしてコア基板51の絶縁樹脂基板11の下面に形成された導体層17がキャビティ形成後に残ったものである。
印刷配線板の製造過程で、絶縁樹脂基板11の下面にはキャビティ形成領域65を含む範囲にシード層12が形成され、さらにシード層12の下面に導体層17が形成され、コア基板51とされる。コア基板51を用いた多層基板にキャビティ20を形成する際に、ザグリ加工、エッチング等によりコア基板51の絶縁樹脂基板11およびシード層12が除去されて、上記のとおり導体層17のみが残った状態になる。
キャビティ20には、多層基板54の所定の層(図10においては、第2の絶縁樹脂層62a)の一部の領域の絶縁樹脂の面79と、例えば、上記の加工で残された接続パッドとなる導体層17の上面とが同等の高さで(平坦な状態で)露出するように底面が形成されており、ほぼ同一面とされている。なお「ほぼ」と記載しているのは、シード層12をエッチングして導体層17を露出させるため、エッチングの状態によっては、若干(2μm~3μm)の凹凸(段差)を生じる場合があるからである。なお、キャビティ20は、詳細には、例えば、後述の方法で形成できる。
導体層17は、例えば、その一部がキャビティ20底面において電子部品との接続パッドとなる。また、導体層17は、接続パッドに面方向に接続される回路配線になってもよい。導体層17は、多層基板54の内層の回路接続が必要な層に形成されるものであり、スルーホール10に接続されている。
スルーホール10は、多層基板54のキャビティ20の領域外の部分に多層基板54を上下(基板の積層方向)に貫通して設けられている。
スルーホール10の上下には、必要に応じて後工程で導体層73、導体層74(図13参照)及びソルダーレジスト71、ソルダーレジスト72(図13参照)が形成される。ソルダーレジスト71、ソルダーレジスト72は、多層基板54の最上層および/または最下層の表面に形成される。導体層73、導体層74は、ソルダーレジスト71、ソルダーレジスト72によりその周囲が絶縁被膜されて接続パッドとして機能する。
キャビティ20に収容される電子部品は、例えばベアチップ(パッケージ化されていない端子なしのIC(Integrated Circuit))などであり、底部に多層基板54との接続用の電極を備える。電子部品底部の電極は、キャビティ底部に平坦に露出した導体層17の面を部品実装ランドとして接続してもよく、導体層17の上にめっきを施して形成した金属めっき層80(図13参照)を介して接続してもよい。この場合の金属めっき層80は、ニッケルめっき、金めっきなどのめっき層を積層して形成するものとする。
導体層63、導体層64は、この多層基板54(コア基板51とその上下の第1、第2のビルドアップ層61、62)の表面に形成されるものであり、後のエッチングで回路配線の一部(導体層63a)として形成される。導体層63、導体層64は、銅ベタパターンであり、例えば銅箔(厚み9μm程度)に銅めっき(厚み15μm程度)を施して形成したものである。
導体層63、導体層64の延伸先(面に沿う方向)にはビア15が接続されている。ビア15は、多層基板54の任意の絶縁樹脂層(絶縁樹脂基板を含む)の上面または下面に設けられる導体層(導体層16、導体層17、導体層63、導体層64など)を層間接続する。
コア基板51は、上下の面にシード層12を形成した絶縁樹脂基板11(図5参照)を加工しビア15を形成したものである。
絶縁樹脂基板11を形成する絶縁樹脂としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル(PPE)樹脂、フェノール樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ポリフェニレンサルファイド(PPS)樹脂、ポリフェニレンオキシド(PPO)樹脂などが挙げられる。これらの樹脂は2種以上を混合してもよい。
ビア15は、めっき処理によりビア下穴14(図2参照)に金属めっきが充填されたものである。ビア15は、多層基板54(図6参照)の各層(内層、外層を含む)に設けられる導体層(導体層63、導体層64、導体層16、導体層17など)を層間接続するものである。図6では、上面の導体層63はビア15を通じて導体層16に接続され、また下面の導体層64はビア15を通じて導体層16に接続されている。
シード層12は、例えば1μm以上10μm以下の厚みの銅であり、一部が導体層17の絶縁樹脂基板11側に残った状態で配置されている。シード層12としては、電気的に接続され、かつレーザを遮蔽できるならば特に制限されないが、例えば薄銅箔または無電解銅めっきなどを用いる。金属組成が緻密な薄銅箔の方が、より適している。
コア基板51は、絶縁樹脂基板11の上面および下面にモディファイド・セミアディティブ・プロセス(M-SAP)またはセミアディティブプロセス(SAP)などの手法で回路形成したものである。導体層17(図5のコア基板51下面の中央部分)はシード層12の一部領域に設けた接続パッドや回路配線となり、図5のシード層12はエッチングレジストでフラッシュ・エッチングから保護しつつ露出させたものである。
以下、図1乃至図13は印刷配線板の製造方法の一つの実施形態である。
(絶縁層加工工程)
図1に示すように、絶縁樹脂基板11は、第1の面と、この第1の面と背中合わせの第2の面とを有する。絶縁樹脂基板11の第1の面および第2の面のうちどちらかを下面とし、以下の説明においては、絶縁樹脂基板11の第2の面が下面とされる。絶縁樹脂基板11の上面(第1の面)および下面(第2の面)にシード層12を積層形成する。またはシード層12が形成済みの絶縁樹脂基板11を準備してもよい。シード層12は、例えば1μm~10μm程度の厚みで、例えば薄銅箔などの導電性金属箔であってもよい。
続いて、図2に示すように、シード層12が形成された絶縁樹脂基板11は上面から下面にレーザ加工にてビア下穴14を形成する。
レーザ加工によってビア下穴14を形成すると、ビア下穴14の底部に薄い樹脂膜が残存する場合がある。この場合、デスミア処理が行われる。デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤(例えば、クロム酸、過マンガン酸塩水溶液など)を用いて樹脂を分解除去する。
この他、樹脂膜は、例えば研磨材によるウェットブラスト処理又はプラズマ処理によって、除去してもよい。さらに、めっき処理のためにビア下穴14の内壁面は粗面化処理をしてもよい。粗面化処理としては、例えば、酸化剤(例えば、クロム酸、過マンガン酸塩水溶液など)によるウェットプロセスや、プラズマ処理又はアッシング処理などのドライプロセスなどが挙げられる。
(パターンめっき処理工程)
この工程は、図3に示すように、絶縁樹脂基板11の上面、下面に設けたシード層12の一部領域の上およびビア下穴14にパターンめっきを施して導体層16、導体層17およびビア15を形成する工程である。
具体的には、シード層12の上部にドライフィルム13(めっきレジスト)をラミネート加工で貼り付ける。その後、露光および現像する。ドライフィルム13は、絶縁樹脂基板11の上面のシード層12上面の導体層16、ビア15などの回路部、および絶縁樹脂基板11の下面のシード層12下面の導電回路である導体層17となる箇所を除去する。
続いて、ドライフィルム13の一部を除去した絶縁樹脂基板11に、回路部形成用のビア下穴14とその周囲のシード層12にパターンめっき処理を施す。絶縁樹脂基板11に、絶縁樹脂基板11の上面のシード層12上面の導体層16と導体層17、絶縁樹脂基板11内部のビア15および絶縁樹脂基板11の下面のシード層12下面の導体層17を形成する。
パターンめっきは、銅めっきが基本である。しかし、後工程でシード層12を除去する際に、パターンめっき部分はややエッチングされてしまうことがある。この場合、シード層12の除去に対するバリアとして、パターンニッケルめっき+パターン銅めっきの連続めっきを行う。ニッケルめっきの厚みは、2μm以上とする。
このニッケルめっき処理を「バリアめっき」という。この段階のめっきで、部品実装の表面処理用のめっきも兼ねる場合は、ニッケルめっき、金めっき、ニッケルめっき、銅めっきの順で連続めっきを行う。この場合もニッケルめっきの厚みは、1回目を2μm以上、2回目を3μm以上とし、金めっきは、部品の実装方法によるが、ワイヤボンディングの場合は0.3μm以上とする。
回路幅の補正は、通常のM-SAP又はセミアディティブ法と同じでよく、設計値+6μm程度太く補正して露光すればよい。
(ドライフィルム剥離工程)
パターンめっき処理の後、残ったドライフィルム13は剥離して、シード層12は露出させる。
(キャビティ形成領域の加工工程)
図4に示すように、絶縁樹脂基板11の下面のシード層12および導体層17に、ドライフィルム18(感光性エッチングレジスト)をラミネート加工で貼り付ける。その後、露光および現像する。キャビティ形成領域65を含む範囲はドライフィルム18を残し、それ以外の箇所はドライフィルム18を除去する。露出させたシード層12のうちドライフィルム18以外の導電回路として不要な箇所をフラッシュ・エッチングにより除去し、最後にドライフィルム18を剥離する。
このようにして、図5に示すようなコア基板51が完成する。このコア基板51は絶縁樹脂基板11の上面に、ビア15に接続される回路の一部としての導体層16が形成され、絶縁樹脂基板11の下面にはキャビティ形成領域65の範囲を含むようにシード層12が形成される。シード層12のうちキャビティ形成領域65を含む範囲の部分は、後述するレーザ加工の際のレーザの受け(遮蔽部材)となる。また絶縁樹脂基板11の下面のシード層12のキャビティ形成領域65の下面に、導電回路としての導体層17が形成される。この例では、M‐SAPを例にして回路を形成したが、無電解銅めっきをシード層に用いるSAPでも回路形成は可能である。
(ビルドアップ層形成工程)
この工程は、図6に示すように、コア基板51の絶縁樹脂基板11の上面にビルドアップ層として第1のビルドアップ層61を形成し、コア基板51の絶縁樹脂基板11の下面にビルドアップ層としての第2のビルドアップ層62を形成する工程である。
すなわち、コア基板51は上層(絶縁樹脂基板11の上面)および下層(絶縁樹脂基板11の下面)のうち少なくとも下層に、任意回数のビルドアップを行ない、多層基板54を作製する。つまりこの工程ではシード層12が内部の絶縁樹脂基板11と第2のビルドアップ層62との間に埋め込まれた多層基板54を形成する。
第1のビルドアップ層61、第2のビルドアップ層62の回路形成には、例えば回路として不要な導体をエッチングで除去するサブトラクティブ法のみならず、コア基板51の場合と類似した、M-SAP、SAPなどが適用できる。第1のビルドアップ層61、第2のビルドアップ層62の積層には、多段プレスまたは樹脂ラミネートなどの技術が利用される。
この例では、上層の第1のビルドアップ層61は、2つの絶縁樹脂層、すなわち第1の絶縁樹脂層61a、第3の絶縁樹脂層61b、導体層16、導体層17で構成される。最も上の層(表層)の第3の絶縁樹脂層61bの上面には、ビア15と接続された導体層63が形成される。キャビティ形成領域65の範囲は多層基板54の上面に導体層63を形成する際に、除去しておく。これは後述のキャビティ形成工程でのザグリ加工をし易くするためである。
第2のビルドアップ層62は、2つの絶縁樹脂層、すなわち第2の絶縁樹脂層62a、第4の絶縁樹脂層62b、導体層16、導体層17で構成される。コア基板51の直下の第2の絶縁樹脂層62aには、キャビティ形成領域65の範囲内にビア15が形成され、上部ではコア基板51の導体層17と接続され、下部では下層の第4の絶縁樹脂層62bのビア15と接続されている。最も下の層(表層)の第4の絶縁樹脂層62bの下面には、ビア15と接続された導体層64が形成される。第2の絶縁樹脂層62a、第4の絶縁樹脂層62bの左右の下面には、導体層17が形成されている。この導体層17をスルーホール10が貫通して形成されることで、他層の導体層17、最上層の導体層63および最下層の導体層64と層間接続される。
(キャビティ形成工程)
この工程は、ザグリ加工1およびザグリ加工2の二つの工程を有する。ザグリ加工1は第1のビルドアップ層61の上面から絶縁樹脂基板11の下面のシード層12に向けてキャビティ形成領域65を積層方向にドリル加工する。第1のビルドアップ層61を貫通し、絶縁樹脂基板11を構成する絶縁樹脂を、絶縁樹脂基板11内部のシード層12の一部領域の上に絶縁樹脂基板11の一部68が残るように除去して、キャビティ20を形成する。ザグリ加工2はシード層12をレーザ光の遮蔽部材にして、キャビティ20に残した絶縁樹脂基板11の一部である残部68をレーザ加工により除去し、シード層12をキャビティ20の底部に露出させる。
ザグリ加工1(ドリル加工)
この工程では、多層基板54の上方から、キャビティ形成領域65の第1のビルドアップ層61を貫通してコア基板51内の絶縁樹脂基板11までザグリ加工(ドリル加工とレーザ加工を併用した切削加工も可)する。絶縁樹脂基板11の下面のシード層12上に絶縁樹脂基板11の一部68は残し、大半の絶縁樹脂は除去してキャビティ20を形成する。ザグリ加工1では、例えば、絶縁樹脂基板11を、その上面から板厚中心以上の深さまで切削する。板厚中心以上とは、絶縁樹脂基板11の板厚の1/2以上でかつシード層12に到達しない深さまでをいう。
具体的には、図7に示すように、ザグリ加工1はキャビティ形成領域65の一端(例えば図に向かって左端)に、ビット先端にセンサーを有するドリル66を配置する。コア基板51の表面のシード層12の上面の位置(キャビティ20の底部に至る手前の位置)まで削り込み、ドリル66をその位置から積層面と平行方向Aへ移動させてドリル66による絶縁樹脂基板11の除去を実施する。
なお、この例では、キャビティ20の底部の上に絶縁樹脂基板11の一部68を残しているが、ドリル加工精度が高い場合は、シード層12の面ぎりぎりまで削り込んでもよい。
ザグリ加工を後述するレーザ加工のみではなく、ドリル加工を加えた2段階にしている理由は、後述するレーザ加工のレーザの受け導体(遮蔽部材)として、シード層12を使い、絶縁樹脂基板11の一部である残部68を除去するからである。
ザグリ加工2(レーザ加工)
この工程では、図8に示すように、キャビティ20の開口上方から積層面と垂直方向である矢印B方向にレーザ光を照射して、図7のドリル加工でキャビティ20底部に残した絶縁樹脂基板11の残部68を除去する。レーザ加工には、例えば炭酸ガスレーザ(COレーザ)又はYAGレーザなどの加工用レーザが適用可能である。
このようにキャビティ20の底部はシード層12をレーザ光の遮蔽部材にして、キャビティ20の底部に残した絶縁樹脂基板11の残部68をレーザ加工により除去し、図9に示すように、シード層12の一部領域を露出させる。
レーザ加工によってキャビティ20の底部の絶縁樹脂基板11の残部68を加工すると、その部分に薄い樹脂膜(微細樹脂クズ)が残存する場合がある。このように残った微細樹脂クズを除去するには、レーザによって炭化した部分をクリーニングする。このために、高圧水洗などの水洗処理またはプラズマ処理、過マンガン処理などによるデスミア処理を行う。これらの処理は2重3重に行ってもよい。
デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤(例えば、クロム酸、過マンガン酸塩水溶液など)を用いて樹脂を分解除去する処理である。また、研磨材によるウェットブラスト処理又はプラズマ処理によって樹脂膜を除去してもよい。プラズマ処理をする際には、表面基材を保護するために、ドライフィルムでマスキングを実施してもよい。
また、デスミア処理をする際には、最外層基材及び最外層回路を保護するために、工程を入れ替えて、キャビティ20を形成してから最外層の回路形成を実施してもよい。その場合は、キャビティ20を保護するために、ドライフィルムなどで保護してもよい。電着レジスト(ED(electrodeposition)など)も使用できる。
レーザ光の受け導体(レーザ光の遮蔽部材)であるシード層12の面積は、キャビティ20の底面の面積よりも広く形成してもよい。この場合、キャビティ20の底面の延長線上のキャビティ20の隣の第2のビルドアップ層62の第2の絶縁樹脂層62aにシード層12が入り込んだ形で残るため、この一部のシード層12を回路の一部として利用することが可能である。
逆に、第2の絶縁樹脂層62aにシード層12が入り込んでいることで、導体層17からキャビティ外に複数の回路を延ばそうとすると、複数の回路同士がシード層12でショートしてしまうことになる。これを避けるために、シード層12をキャビティ20の底面よりやや狭く形成すると、シード層12が第2の絶縁樹脂層62aに入り込まなくなる。なお、シード層12の有無で、第2の絶縁樹脂層62aの面位置はシード層12の厚さ分の差が出るため、本開示の適用可否を容易に検証できる。
すると、キャビティ20底部の端部にシード層12のない領域が存在し、その領域はシード層12でレーザを遮蔽できなくなる場合が生じる。しかし、1μmから10μmの薄い銅であるシード層12で遮蔽できるように出力を調整したレーザならば、シード層12がなくても、第2の絶縁樹脂層62aを際限なく掘ることはなく、複数の回路同士はショートすることなくキャビティ外に延ばすことができる。
キャビティ20の底部のシード層12の銅箔(バリア層)は、プロファイルフリー箔、またはロープロファイル箔、スタンダード箔等、色々使用できる。
本実施形態では、最外層回路の形成を行った後、キャビティ20を形成するという順序であるが、キャビティ20はレーザ処理後に過マンガン酸処理等のデスミア処理をする場合には、表面基材を保護、及び回路ピール強度劣化を防ぐために、最外層回路形成前に形成してもよい。また、最外層回路をM-SAPなどのパターンめっきで形成する場合、後述のシード層除去工程と兼ねることで、工程を削減できる。
なお、キャビティ20加工の際にレーザが当たる箇所が凹凸形状になっている場合、キャビティ20の底部のパターン設計によってはレーザ光が当たり難い箇所があり、レーザで絶縁樹脂基板11の残部68を除去できない場合もある。レーザ加工後、残部68が残っている場合は、後工程のフラッシュ・エッチングで、バリア層を完全に除去できない場合もある。この例では、レーザが当る面は、シード層12の銅箔(バリア層)でフラットな面であるため、レーザ光が当たり易く、絶縁樹脂基板11の残部68を綺麗に除去することが可能である。このため、後工程のフラッシュ・エッチングでは、バリア層であるシード層12を残さず除去でき、歩留まりがよい。
(シード層除去工程)
この工程は、図10に示すように、キャビティ20の底部に露出したシード層12をフラッシュ・エッチングにより除去して、第2のビルドアップ層62の第2の絶縁樹脂層62aの面79と絶縁樹脂に埋め込まれた導体層17の面とを露出させる工程である。
詳述すると、この工程では、キャビティ形成領域65の底部をフラッシュ・エッチングすることにより、バリア層であるシード層12(銅箔)を除去する。これにより、コア基板51の下層の第2の絶縁樹脂層62aの面79と、この面79と同等な高さ(位置)に表面が露出して第2の絶縁樹脂層62aに埋め込まれた導体層17がキャビティ20の底面の一部を形成する。このようにキャビティ20の底面に平坦に露出した導体層17が部品実装ランドとして機能し、この多層基板54内の回路配線とキャビティ20に収容される電子部品とを接続できるようになる。
フラッシュ・エッチングによって、最外層の導体厚みを減らしたくない場合には、フラッシュ・エッチングはソルダーレジスト後に実施する。またはソルダーレジスト後にドライフィルムによるマスキングを実施し、任意にエッチング処理される箇所を選択してもよい。
なお、前段で、シード層以外にパターンめっき部分もややエッチングされてしまう場合について説明したが、エッチング量は2μm程度で、フラッシュ・エッチング液は積層面と垂直方向に均一にエッチングして行く性質があるため、導体厚に悪影響がでる可能性は低い。
バリアめっきとしてニッケルめっきした場合は、さらにニッケルをエッチングする。ニッケルのエッチングは、ニッケル除去剤NH-1860シリーズ(メック株式会社製)などを使用してもよい。
ワイヤボンディング用途でバリアめっきのニッケルめっきの下に金めっきをしている場合、サブトラクティブ法の代表的なエッチング液である塩化第二鉄溶液、塩化第二銅溶液は金を溶かさないので原理的には可能である。しかし、界面への浸透力が強いために、金めっきと絶縁樹脂層の界面に浸透し、金めっきの更に下のニッケルめっき、銅めっきを溶かすサイドエッチングが起きるため、不適である。
(外層回路形成工程)
この工程では、図10のように形成した多層基板54の下部の第2のビルドアップ層62の導体層64に対して、エッチングを行い、一部領域を除去することで、図11に示すように、回路として導体層64aを形成する。また、基板上部の第1のビルドアップ層61の導体層63に対してエッチングを行うことで一部領域を除去して回路配線または配線パターンとしての導体層63aを形成する。なお、外層回路の形成は、凹みや貫通孔の壁面への追従性が優れた電着レジストをエッチングレジストに用いたサブトラクティブ法を適用してもよい。なお電着レジストは、電着塗装の性質を応用したエッチングレジストである。
(ソルダーレジスト工程)
この工程では、図11に示した第1のビルドアップ層61、第2のビルドアップ層62に対して導体層63a、64aの一部を含めて絶縁被膜し、図12に示すように、ソルダーレジスト71、ソルダーレジスト72を形成する。ソルダーレジストは、ドライフィルムタイプ、液状タイプが使用可能である。
(電子部品装着場所形成工程)
この工程以降は、部品実装ランドに段差が必要な場合に行うものとする。
この工程では、図13に示すように、キャビティ20の底部に露出した導体層17の上にめっきを施して金属めっき層80を形成し、底面から段差を持たせた部品実装ランドである接続パッドを形成する。
導体層73は多層基板54の上部の第1のビルドアップ層61の導体層63aの上にも同様にめっきを施して形成してもよい。この際、スルーホール10が樹脂または金属で充填されていれば、ソルダーレジスト71のないスルーホール10の上下の部分にもめっきが施されるので、ここにも導体層73が形成される。導体層74も同様である。
必要に応じて電子部品を実装する工程は以下のように追加してもよい。この工程では、キャビティ20に電子部品を収容し、電子部品の底部に設けた電極と金属めっき層80(接続パッド)とを当接させて互いの回路を接続する。なお、ここで電子部品は実装せず、他で実装する場合は電子部品実装工程以下の工程は不要である。
このようにこの実施の形態の印刷配線板によれば、第1の面(上面)と、この第1の面(上面)と背中合わせの第2の面(下面)とを有する絶縁樹脂基板11と第2の面(下面)に形成されたシード層12とその一部領域にパターンめっきして形成された導体層17とを有するコア基板51の少なくとも下層(絶縁樹脂基板11の下面)に絶縁樹脂でビルドアップしてビルドアップ層62を形成した複数層の基板(多層基板54)に対して第1の面(上面)の側から絶縁樹脂基板11の一部領域(キャビティ形成領域65)をザグリ加工して絶縁樹脂基板11の第2の面(下面)のシード層12が底部に露出するように加工して形成したキャビティ20と、このキャビティ20の底部に露出したシード層12をフラッシュ・エッチングにより除去して残ったコア基板51の下に位置するビルドアップ層62の第2の絶縁樹脂層62aの面79に上面がほぼ面一に並ぶように埋め込まれた導体層17とを備えることで、キャビティ20内に収容した電子部品と基板側との回路接続を電子部品の底部で行うことができるようになる。
また、図10に示す印刷配線板において、キャビティ20が第2の絶縁樹脂層62aの上面を底面とするかわりに第4の絶縁樹脂層62bの上面を底面とするように構成された印刷配線板を製造する場合を以下に説明する。なお、図10に示す印刷配線板の製造方法との重複部分は省略する。
(絶縁層加工工程~ビルドアップ層形成工程)
この場合、上記において絶縁樹脂基板11の第2の面(下面)に設けたシード層の一部領域の上にパターンめっきを施して導体層17を形成する工程の代わりに、第2の絶縁樹脂層62a上(下面)にシード層12を設け、シード層12の一部領域の上にパターンめっきを施して導体層17を形成する工程を有する。シード層12の形成方法およびパターンめっきを施して導体層17を形成する方法は上記と同様に実施できる。
第1のビルドアップ層61および第2のビルドアップ層62の形成は、第2の絶縁樹脂層62a上(下面)に第4の絶縁樹脂層62bを形成する際に、導体層17を埋め込むように第4の絶縁樹脂層62bを形成する以外、上記と同様である。
(キャビティ形成工程)
ザグリ加工1は第1のビルドアップ層61の上面から第2の絶縁樹脂層62aの下面のシード層12に向けてキャビティ形成領域65を積層方向にドリル加工する。第1のビルドアップ層61および前記基板を貫通し、第2の絶縁樹脂層62aを構成する絶縁樹脂を、第2の絶縁樹脂層62a内部のシード層12の一部領域の上に、第2の絶縁樹脂層62aの一部68が残るように除去して、キャビティ20を形成する。ザグリ加工2はシード層12をレーザ光の遮蔽部材にして、キャビティ20に残した第2の絶縁樹脂層62aの一部である残部68をレーザ加工により除去し、シード層12をキャビティ20の底部に露出させる。ドリル加工およびレーザ加工は上記と同様の操作により実施できる。
(シード層除去工程)
この工程は、キャビティ20の底部に露出したシード層12をフラッシュ・エッチングにより除去して、第4の絶縁樹脂層62bの面79と絶縁樹脂に埋め込まれた導体層17の面とを露出させる工程であり、上記と同様の操作により実施できる。さらに、外層回路形成工程~電子部品装着場所形成工程は上記と同様に実施できる。
このようにキャビティ20の底面とほぼ面一の導体層17を接続パッド(部品実装ランド)として形成して電子部品の底部の電極と接続することで、キャビティ20の底部の配線パターンとしての部品実装ランドのピール強度を向上することができる。
上記各実施形態における印刷配線板の製造手順の例は一例であり、各処理工程を入れ替え、また新たな処理工程を追加し、一部の処理工程を削除することで、処理工程をさまざまに変えることも可能である。
本開示の実施の形態を説明したが、この実施の形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。
10…スルーホール
11…絶縁樹脂基板
12…シード層
13、18…ドライフィルム
14…ビア下穴
15…ビア
16、17、63、64…導体層
20…キャビティ
51…コア基板
54…多層基板
61…第1のビルドアップ層
62…第2のビルドアップ層
61a、61b、62a、62b…絶縁樹脂層
66…ドリル
68…絶縁樹脂基板の一部(残部)
71、72…ソルダーレジスト
79…絶縁樹脂層の面
80…金属めっき層

Claims (11)

  1. 絶縁樹脂製の基板の下層に絶縁樹脂層と導体層とを積層した多層基板の一部領域に、前記基板側に開口し前記基板を貫通し前記絶縁樹脂層の面を底面とするキャビティを有し、
    前記絶縁樹脂層は、前記キャビティの底面となる上面を有する底面絶縁樹脂層を含み、
    前記底面絶縁樹脂層の前記上面は、前記底面をなす第1領域と、前記基板または前記絶縁樹脂層と接する第2領域とを含み、
    前記第1領域は前記第2領域より低く、
    前記導体層は、前記第1領域より低い高さの面を有しその面が前記底面の一部を形成するように前記絶縁樹脂層に埋め込まれていることを特徴とする印刷配線板。
  2. 前記導体層が、電子部品との接続パッドを含むことを特徴とする請求項1記載の印刷配線板。
  3. 前記導体層が、前記接続パッドに面方向に接続される回路配線を含むことを特徴とする請求項2記載の印刷配線板。
  4. 第1の面および第2の面を有する絶縁樹脂製の基板の前記第2の面に設けたシード層の一部領域の上にパターンめっきを施して導体層を形成する工程と、
    前記基板の前記第1の面に第1の絶縁樹脂層を形成し、前記基板の前記第2の面に前記導体層を埋め込むように第2の絶縁樹脂層を形成する工程と、
    前記第1の絶縁樹脂層の側から前記シード層の一部領域に向けて積層方向にドリル加工して、前記第1の絶縁樹脂層を貫通し、前記基板を構成する絶縁樹脂を前記基板内部の前記シード層の一部領域の上に前記基板の一部が残るように除去してキャビティを形成する工程と、
    前記キャビティに残した前記基板の残部を、前記シード層の一部領域をレーザ光の遮蔽部材にして、レーザ加工により除去し、前記シード層の一部領域を前記キャビティの底部に露出させる工程と、
    前記キャビティの底部に露出した前記シード層の一部領域をフラッシュ・エッチングにより除去して、前記キャビティの底部を形成する前記第2の絶縁樹脂層の上面である第1領域を、前記基板と接する前記第2の絶縁樹脂層の上面である第2領域よりも低くし、前記第1領域前記第2の絶縁樹脂層に埋め込まれ、前記第1領域より低い高さの前記導体層の面とを露出させる工程と
    を有することを特徴とする印刷配線板の製造方法。
  5. 前記ドリル加工する工程において、前記絶縁樹脂を、前記基板の板厚の1/2以上でかつ前記シード層の一部領域に到達しない位置まで除去することを特徴とする請求項4記載の印刷配線板の製造方法。
  6. 第1の面および第2の面を有する絶縁樹脂製の基板の前記第1の面に第1の絶縁樹脂層を形成し、前記基板の前記第2の面に第2の絶縁樹脂層を形成する工程と、
    前記第2の絶縁樹脂層上にシード層を設け、前記シード層の一部領域の上にパターンめっきを施して導体層を形成する工程と、
    前記第1の絶縁樹脂層上に第3の絶縁樹脂層を形成し、前記第2の絶縁樹脂層上に前記導体層を埋め込むように第4の絶縁樹脂層を形成する工程と、
    前記第3の絶縁樹脂層の側から前記シード層の一部領域に向けて積層方向にドリル加工して、前記第3の絶縁樹脂層、前記第1の絶縁樹脂層、および前記基板を貫通し、前記第2の絶縁樹脂層を構成する絶縁樹脂を前記第2の絶縁樹脂層内部の前記シード層の一部領域の上に前記第2の絶縁樹脂層の一部が残るように除去してキャビティを形成する工程と、
    前記シード層の一部領域をレーザ光の遮蔽部材にして、前記キャビティに残した前記第2の絶縁樹脂層の残部をレーザ加工により除去し、前記シード層の一部領域を前記キャビティの底部に露出させる工程と、
    前記キャビティの底部に露出した前記シード層の一部領域をフラッシュ・エッチングにより除去して、前記キャビティの底部を形成する前記第4の絶縁樹脂層の上面である第1領域を、前記第2の絶縁樹脂層と接する前記第4の絶縁樹脂層の上面である第2領域よりも低くし、前記第1領域前記第4の絶縁樹脂層に埋め込まれ、前記第1領域より低い高さの前記導体層の面とを露出させる工程と
    を有することを特徴とする印刷配線板の製造方法。
  7. 前記ドリル加工する工程において、前記第2の絶縁樹脂層を、前記第2の絶縁樹脂層の層間厚の1/2以上でかつ前記シード層の一部領域に到達しない位置まで除去することを特徴とする請求項6記載の印刷配線板の製造方法。
  8. 前記基板または前記第2の絶縁樹脂層の所定の領域にビア下穴を形成する工程と、
    前記ビア下穴を含む前記領域にパターンめっきを施す工程と
    を有することを特徴とする請求項4または5に記載の印刷配線板の製造方法。
  9. 前記基板または前記第4の絶縁樹脂層の所定の領域にビア下穴を形成する工程と、
    前記ビア下穴を含む前記領域にパターンめっきを施す工程と
    を有することを特徴とする請求項6または7に記載の印刷配線板の製造方法。
  10. 前記パターンめっきは、ニッケル、銅の順に連続して行うことを特徴とする請求項4乃至9いずれか1項に記載の印刷配線板の製造方法。
  11. 前記パターンめっきは、ニッケル、金、ニッケル、銅の順に連続して行うことを特徴とする請求項4乃至9いずれか1項に記載の印刷配線板の製造方法。
JP2021548063A 2019-09-25 2019-09-25 印刷配線板および印刷配線板の製造方法 Active JP7379511B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/037724 WO2021059416A1 (ja) 2019-09-25 2019-09-25 印刷配線板および印刷配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021059416A1 JPWO2021059416A1 (ja) 2021-04-01
JP7379511B2 true JP7379511B2 (ja) 2023-11-14

Family

ID=75165650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021548063A Active JP7379511B2 (ja) 2019-09-25 2019-09-25 印刷配線板および印刷配線板の製造方法

Country Status (5)

Country Link
US (2) US11849546B2 (ja)
EP (1) EP4037443A4 (ja)
JP (1) JP7379511B2 (ja)
CN (1) CN114402703A (ja)
WO (1) WO2021059416A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組
CN113966096A (zh) * 2021-09-26 2022-01-21 东莞康源电子有限公司 一种微型倒装焊接类腔体载板的加工方法
DE102022124238A1 (de) * 2022-09-21 2024-03-21 Valeo Schalter Und Sensoren Gmbh Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011837A (ja) 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
JP2011129808A (ja) 2009-12-21 2011-06-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015126182A (ja) 2013-12-27 2015-07-06 エルナー株式会社 プリント配線板
JP2016162977A (ja) 2015-03-04 2016-09-05 株式会社イースタン 配線基板およびその製造方法
JP2016201424A (ja) 2015-04-08 2016-12-01 イビデン株式会社 プリント配線板およびその製造方法
JP2019047063A (ja) 2017-09-06 2019-03-22 イビデン株式会社 プリント配線板およびその製造方法
JP2019046860A (ja) 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法
JP2019121626A (ja) 2017-12-28 2019-07-22 京セラ株式会社 印刷配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093251A (ja) * 1996-09-10 1998-04-10 Airex:Kk 多層プリント基板の加工方法
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2016082089A (ja) * 2014-10-17 2016-05-16 イビデン株式会社 プリント配線板
JP2016082143A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
JP6473619B2 (ja) 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2017174953A (ja) * 2016-03-23 2017-09-28 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP6778709B2 (ja) * 2018-03-29 2020-11-04 京セラ株式会社 印刷配線板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011837A (ja) 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
JP2011129808A (ja) 2009-12-21 2011-06-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015126182A (ja) 2013-12-27 2015-07-06 エルナー株式会社 プリント配線板
JP2016162977A (ja) 2015-03-04 2016-09-05 株式会社イースタン 配線基板およびその製造方法
JP2016201424A (ja) 2015-04-08 2016-12-01 イビデン株式会社 プリント配線板およびその製造方法
JP2019046860A (ja) 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法
JP2019047063A (ja) 2017-09-06 2019-03-22 イビデン株式会社 プリント配線板およびその製造方法
JP2019121626A (ja) 2017-12-28 2019-07-22 京セラ株式会社 印刷配線板の製造方法

Also Published As

Publication number Publication date
US20220338357A1 (en) 2022-10-20
EP4037443A1 (en) 2022-08-03
JPWO2021059416A1 (ja) 2021-04-01
EP4037443A4 (en) 2023-07-12
CN114402703A (zh) 2022-04-26
WO2021059416A1 (ja) 2021-04-01
US11849546B2 (en) 2023-12-19
US20240121903A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US8404981B2 (en) Process for making stubless printed circuit boards
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
JP6778709B2 (ja) 印刷配線板の製造方法
JP7016256B2 (ja) 印刷配線板の製造方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP6870608B2 (ja) 印刷配線板及びその製造方法
JP2006237088A (ja) 多層プリント配線板の製造方法
JP6778667B2 (ja) 印刷配線板およびその製造方法
KR20120069987A (ko) 인쇄회로기판의 제조방법
JP3775970B2 (ja) 電子部品実装用基板の製造方法
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
JP6820892B2 (ja) 印刷配線板および印刷配線板の製造方法
TWI450656B (zh) 電路板及其製作方法
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
TWI715214B (zh) 印刷配線板及印刷配線板之製造方法
JP2013062293A (ja) 多層配線基板の製造方法
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
WO2021107116A1 (ja) 印刷配線板および印刷配線板の製造方法
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005136282A (ja) 多層配線基板及びその製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
KR101171100B1 (ko) 회로기판 제조방법
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
KR100771352B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150